CN101834204A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101834204A
CN101834204A CN201010125521A CN201010125521A CN101834204A CN 101834204 A CN101834204 A CN 101834204A CN 201010125521 A CN201010125521 A CN 201010125521A CN 201010125521 A CN201010125521 A CN 201010125521A CN 101834204 A CN101834204 A CN 101834204A
Authority
CN
China
Prior art keywords
layer
electrode
semiconductor device
type
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010125521A
Other languages
English (en)
Other versions
CN101834204B (zh
Inventor
郑志昌
柳瑞兴
姚智文
段孝勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101834204A publication Critical patent/CN101834204A/zh
Application granted granted Critical
Publication of CN101834204B publication Critical patent/CN101834204B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种半导体装置提供高崩溃电压和低开启电阻。该半导体装置包括：一基底；一埋藏n+层设置于该基底中；一n型外延层设置于该埋藏n+层之上；一p型阱设置于该n型外延层中；一源极n+区域设置于该p型阱中且一端连接至一源极接触；一第一绝缘层设置于该p型阱和该n型外延层的顶部；一栅极设置于该第一绝缘层的顶部；以及一金属电极自该埋藏n+层延伸至一漏极接触，其中该金属电极通过一第二绝缘层而与该n型外延层和该p型阱绝缘。本发明因为介电隔离(例如氧化物)而降低元件面积，并提高操作电压(例如于一实施例中，达到大于700V)，以及因为比硅更强的介电绝缘(例如氧化物)而得到更强健的崩溃电压。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种集成电路，特别涉及一种金属-氧化物-半导体(MOS)装置，更特别有关于一种MOS结构用于高电压操作。
背景技术
许多用于高电压应用(具有高崩溃电压)的金属-氧化物-半导体场效应晶体管(MOSFET)包括一垂直构造。通过使用垂直构造，使该晶体管可能维持该阻隔电压和高电流。在NMOS例子中，该晶体管的电压规格为n型外延层(又称n-epi层)的掺杂和厚度的函数，而电压规格为通道宽度的函数(亦即通道愈宽，则电流愈大)。于一平面构造中，电流和崩溃电压规格二者皆为通道维度(通道各自的宽度和长度)的函数，导致“硅资产(silicon estate)”未被充分地利用。通过使用垂直构造，元件区域大致上正比于其所维持的电流，且该元件的厚度(实际上为该n-epi层的厚度)为正比于崩溃电压。垂直式MOSFET通常设计用于开关的应用。一般而言，于许多应用上使用NMOS，而非PMOS，基于在相同的尺度下具较佳的效能(因为电子比空穴具有较高的移动性)。
于一传统的垂直式NMOS中，一般使用n+沉区(n+sinker)于垂直漏极电流收集。图1显示传统的垂直式NMOS具有一p型基底的剖面示意图。该垂直式NMOS具有一p型基底102、一n+埋藏层(NBL)104以及一n型沉区108用于垂直漏极电流收集、一n型外延层106、一p型基体110、源极n+区112和p+区114二者皆连接至源极接触116、一栅极118、以及一漏极接触120。该n型沉区108需要一个大的横向空间122，以将源极116和漏极120隔离。然而，用于隔离的所需的空间122会增加元件的面积并且导致于开启状态下漏极至源极的电阻(drain to source resistance in on-state，简称RDson)增加。再者，因为不同的热预算，很难控制该n型沉区108的轮廓。该n型沉区108系用于该NBL 104和漏极接触120之间的一垂直连接。由于高能量注入步骤有注入深度的限制，因此需要较大的热驱入(thermal drive-in)将注入的原子更深地推进。在此热工艺中，该n型沉区108受到大的热预算(温度×时间)并且导致一等方向性扩散。因此，该n型沉区108的轮廓变的较广且较深，此导致NBL 104与n型沉区108的连接具有不想要的元件区域。更又甚者，需要一多重注入步骤用于形成一深n型沉区108。因此，该n型沉区108的基体将变得较预期的更广，并且该n型沉区108的基体占据额外的元件面积。
图2显示另一传统的具有一绝缘层上有硅(SOI)基底的垂直式NMOS的剖面示意图。该NMOS具有一p型基底102、一埋藏氧化物(BOX)层202、一n+区域204连接至一漏极接触120、一n型外延层106、p型阱210、源极n+区112和p+区114二者皆连接至源极接触116、一栅极118、以及一绝缘氧化物层206和208。该氧化物层206和208提供pn结隔离和较高的崩溃电压。该BOX层202亦为高电压操作所需。此结构仍然需要大的横向空间122，以将源极116和漏极120之间隔离。
有鉴于此，业界急需新的方法与结构以降低所需的元件空间和高崩溃电压用于高边(high-side)操作。
发明内容
本发明的实施例在此描述一金属-氧化物-半导体(MOS)装置结构用于高崩溃电压(BV)和低开启电阻RDSon高电压应用。可实现两一般的目的：其一为降低元件面积，且另一为实现具高边能力的元件。为了降低元件面积，漏极电流于一垂直方向流动，且由一n+埋藏层(NBL)收集。被一绝缘体环绕的一深电极(例如金属或多晶硅)连接至NBL用于漏极电流提取。由于已选定一高介电强度的绝缘体(例如氧化物)，可达成在源极和漏极之间具一小的横向空间。由该深电极、绝缘体、及NBL的形成可允许降低源极面积及高边操作。
根据本发明的一实施例，一种半导体装置包括：一基底；一埋藏n+层设置于该基底中；一n型外延层设置于该埋藏n+层之上；一p型阱设置于该n型外延层中；一源极n+区域设置于该p型阱中且一端连接至一源极接触；一第一绝缘层设置于该p型阱和该n型外延层的顶部；一栅极设置于该第一绝缘层的顶部；以及一金属电极自该埋藏n+层延伸至一漏极接触，其中该金属电极通过一第二绝缘层而与该n型外延层和该p型阱绝缘。该埋藏n+层接触该金属电极的部分可进一步地以n+掺杂。该p型阱邻接该源极n+区域的部分可进一步地以p+掺杂，且连接至该源极接触。该第一绝缘层可以为一高电压氧化层。该第二绝缘层具有一环形，环绕该金属电极。该第二绝缘层为一介电层，例如氧化物。于另一实施例中，可使用一多晶硅电极而非金属电极。
根据本发明又一实施例，一种半导体装置的制造方法包括：提供一半导体基底；注入一埋藏n+层于该基底中；形成一n型外延层于该埋藏n+层之上；注入一p型阱于该n型外延层中；沉积一第一绝缘层于该p型阱和该n型外延层的顶部，其中该第一绝缘层仅覆盖用于一栅极的一特定区域；形成该栅极于该第一绝缘层的顶部；注入一源极n+区域于该p型阱中；蚀刻一沟槽于该n型外延层中及/或该p型阱中以露出该埋藏n+层且提供用来形成一漏极电极和一氧化物绝缘层的空间；沉积一氧化物于该沟槽中；实施该氧化物的化学机械研磨(CMP)步骤；蚀刻位于该沟槽中的氧化物以形成一孔洞，其延伸至该埋藏n+层；进一步注入一n+区域于该孔洞所露出的该埋藏n+层区域中；以及形成一漏极电极于该孔洞中。该第一绝缘层可以为一高电压氧化(HVOX)层。该栅极可通过实施多晶硅沉积和蚀刻步骤而形成。于一实施例中，该漏极电极可以为金属且通过实施沉积和蚀刻金属于孔洞中而形成。于另一实施例中，该漏极电极可以为多晶硅且通过实施沉积和蚀刻多晶硅于孔洞中而形成。该方法可包括注入一p+区域邻接该源极n+区域于该p型阱中；以及形成一源极接触连接该p+区域和该源极n+区域。
本发明所公开实施例的特征包括因为介电隔离(例如氧化物)而降低元件面积，并提高操作电压(例如于一实施例中，达到大于700V)，以及因为比硅更强的介电绝缘(例如氧化物)而得到更强健的崩溃电压。
为使本发明能更明显易懂，下文特举实施例，并配合所附附图，作详细说明如下。
附图说明
图1显示传统具有一p型基底的垂直式NMOS的剖面示意图。
图2显示另一传统具有一绝缘层上有硅(SOI)基底的垂直式NMOS的剖面示意图。
图3显示一垂直式NMOS元件的实施范例的剖面示意图，并且此垂直式NMOS元件包括一用于垂直漏极电流收集的深电极。
图4是显示图3的结构的电位(电压)分布示意图。
图5显示本发明的一实施例的NMOS装置的制造步骤的流程图。
图6是显示图3的结构的几何参数示意图。
并且，上述附图中的附图标记说明如下：
102～p型基底；
104～n+埋藏层；
106～n型外延层；
108～n型沉区；
110～p型基体；
112～源极n+区；
114～p+区；
116～源极接触；
118～栅极；
120～漏极接触；
122～横向空间；
202～埋藏氧化物层；
204～n+区域；
206～氧化物层；
208～氧化物层；
210～p型阱；
302～深电极；
304～绝缘层；
306～n+区域；
308～第一绝缘层；
502-526～工艺步骤。
具体实施方式
以下以各实施例详细说明并伴随着附图说明的范例，做为本发明的参考依据。在附图或说明书描述中，相似或相同的部分皆使用相同的图号。且在附图中，实施例的形状或是厚度可扩大，并以简化或是方便标示。再者，附图中各元件的部分将以分别描述说明之，值得注意的是，图中未绘示或描述的元件，为本领域普通技术人员所知的形式，另外，特定的实施例仅为公开本发明使用的特定方式，其并非用以限定本发明。
本发明的实施例提供一金属-氧化物-半导体(MOS)装置结构，用于高崩溃电压(BV)和低开启电阻RDSon的高电压应用。实施例亦提供此结构及此结构的制造方法，以及讨论该结构和方法的各种变化例。整个说明书中各种图示的实施例，相似标号用以表示相似的构件。
图3显示一垂直式NMOS元件的实施范例的剖面示意图，并且此垂直式NMOS元件包括一深电极用于垂直漏极电流收集。该垂直式NMOS元件具有一p型基底102、一n+埋藏层(NBL)104、一n型外延层106、p型阱210、源极n+区112和p+区114二者皆连接至源极接触116、一栅极118、以及一漏极接触120。再者，具有深电极302连接至漏极接触120用于垂直漏极电流收集，一n+区域306位于深电极302下方以降低接触电阻，以及绝缘层304环绕该深电极302。该深电极302可以通过使用例如金属或多晶硅达成。环绕该深电极302的绝缘层304可以是介电材料，例如氧化物，并且可以是一环形。该结构，包括电极302和NBL 104以收集垂直漏极电流，能达成高边操作(high-side operation)。
于一实施例中，金属电极302和氧化物绝缘层304能够达成高于700V的高电压操作。再者，因为使用比硅更强的氧化介电绝缘层304，使较强健的崩溃电压成为可能。更有甚者，由于该有效的绝缘使用绝缘层304环绕金属电极302，因而可降低元件区域，这是因为降低了源极116和漏极120之间所需用于隔离的横向空间122。
图4是显示图3的结构的电位(电压)分布示意图，其中于图4中电极302为金属且绝缘层304为氧化物。于图4中，该p型基底102、源极接触116、栅极118、及p型阱210在靠近表面(顶部或底部)，具有相对低的电压，约低于100V。该电位(电压)随着该剖面图中的位置接近该电极302、NBL 104、及漏极接触120增加，直至超过700V。该氧化物绝缘层304、n型外延层106、及p型基底102显示电位的逐渐变化，从低于100V至超过700V，此显示该结构可维持高边操作(high-side operation)超过700V。
图5显示本发明的一实施例的NMOS装置的制造步骤的流程示意图。于步骤502中，提供一半导体基底(例如p型基底102)以制造该NMOS装置。于步骤504中，注入一埋藏n+层于该基底中以形成该NBL 104。于步骤506中，形成一n型外延层106于该埋藏n+层104之上。于步骤508中，注入一p型阱210于该n型外延层106中。于步骤510中，沉积一第一绝缘层308于该n型外延层106和该p型阱210的顶部，其中该第一绝缘层308仅覆盖用于一栅极118的一特定区域。于一实施例中，该第一绝缘层308为一高电压氧化层。于步骤512中，形成该栅极118于该第一绝缘层308的顶部。于步骤514中，注入一源极n+区域112于该p型阱210中。于一实施例中，可注入一p+区域邻接该源极n+区域以一起连接到源极接触116。于步骤516中，蚀刻一沟槽于该n型外延层106中及/或该p型阱210中，以露出该埋藏n+层104且提供一空间供一漏极电极302和一环绕该漏极电极302的氧化物绝缘层304。于步骤518中，沉积一氧化物于该沟槽中以形成一绝缘层304。于步骤520中，实施一氧化物的化学机械研磨(CMP)步骤。于另一实施例中，可能仅使用“回蚀刻法(etch-back method)”而非化学机械研磨法，尤其是用于崩溃电压小于500V。于步骤522中，蚀刻位于该沟槽中的氧化物以形成一孔洞，其延伸至该埋藏n+层以提供做为电极302的空间。于步骤524中，进一步注入一n+区域306于该孔洞所露出的该埋藏n+层区域中，以改善该电极302至该埋藏n+层区域104的接触电阻。于步骤526中，形成一漏极电极302于该孔洞中。该漏极电极302可为金属及多晶硅的其中之一，并且其可通过沉积和蚀刻金属或多晶硅而形成。
图6是显示图3的结构的几何参数示意图。图6显示该绝缘层304环绕该电极302的一对称的横向长度L1，该电极302的横向长度L2、以及该绝缘层304的高度H1。高宽比(aspect ratio)为高度(例如H1)对横向长度(例如L1或L2)的比值。于此实施例中，当L1＝24μm，H1＝50μm～80μm，则该高宽比为2.08～3.33。关于L2的数值，于此范例中为3μm～10μm，且相对应的高宽比为10～20。此高宽比可依据工艺中的蚀刻能力而决定，例如对于一小面积蚀刻一深沟槽可达到的深度和精度。
以上公开的实施例的特征包括因为介电隔离(例如氧化物)而降低元件的面积，并提高操作电压(例如于一实施例中，达到大于700V)，以及因为比硅更强的介电绝缘(例如氧化物)，而达到更强健的崩溃电压。
本发明虽以各种实施例公开如上，然而其并非用以限定本发明的范围，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰。本发明的保护范围当视随附的权利要求所界定的范围为准。

Claims (11)

1.一种半导体装置，包括：
一基底；
一埋藏n+层，设置于该基底中；
一n型外延层，设置于该埋藏n+层之上；
一p型阱，设置于该n型外延层中；
一源极n+区域，设置于该p型阱中且一端连接至一源极接触；
一第一绝缘层，设置于该p型阱和该n型外延层的顶部；
一栅极，设置于该第一绝缘层的顶部；以及
一电极，自该埋藏n+层延伸至一漏极接触，其中该电极通过一第二绝缘层而与该n型外延层和该p型阱绝缘。
2.如权利要求1所述的半导体装置，其中该电极为一金属电极或一多晶硅电极。
3.如权利要求1所述的半导体装置，其中该埋藏n+层接触该金属电极的一部分为n+型掺杂。
4.如权利要求1所述的半导体装置，其中该p型阱邻接该源极n+区域的一部分为p+型掺杂且连接至该源极接触。
5.如权利要求1所述的半导体装置，其中该第一绝缘层为一高电压氧化层。
6.如权利要求1所述的半导体装置，其中该第二绝缘层为一氧化层，且具有一环形，环绕该金属电极。
7.一种半导体装置的制造方法，包括：
提供一半导体基底；
注入一埋藏n+层于该基底中；
形成一n型外延层于该埋藏n+层之上；
注入一p型阱于该n型外延层中；
沉积一第一绝缘层于该p型阱和该n型外延层的顶部，其中该第一绝缘层仅覆盖用于一栅极的一特定区域；
形成该栅极于该第一绝缘层的顶部；
注入一源极n+区域于该p型阱中；
蚀刻一沟槽于该n型外延层中及/或该p型阱中以露出该埋藏n+层且提供用来形成一漏极电极和一氧化物绝缘层的空间；
沉积一氧化物于该沟槽中；
实施该氧化物的化学机械研磨步骤；
蚀刻位于该沟槽中的氧化物以形成一孔洞，其延伸至该埋藏n+层；
进一步注入一n+区域于该孔洞所露出的该埋藏n+层区域中；以及
形成一漏极电极于该孔洞中。
8.如权利要求7所述的半导体装置的制造方法，其中该栅极是通过实施多晶硅沉积和蚀刻步骤而形成。
9.如权利要求7所述的半导体装置的制造方法，其中该漏极电极为金属，且该漏极电极是通过沉积和蚀刻于孔洞中的金属而形成。
10.如权利要求7所述的半导体装置的制造方法，其中该漏极电极为多晶硅，且该漏极电极是通过沉积和蚀刻于孔洞中的多晶硅而形成。
11.如权利要求7所述的半导体装置的制造方法，还包括：
注入一p+区域邻接该p型阱中的该源极n+区域；以及
形成一源极接触连接该p+区域和该源极n+区域。
CN2010101255211A 2009-02-27 2010-02-26 半导体装置及其制造方法 Expired - Fee Related CN101834204B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15627909P 2009-02-27 2009-02-27
US61/156,279 2009-02-27
US12/699,397 2010-02-03
US12/699,397 US8445955B2 (en) 2009-02-27 2010-02-03 Quasi-vertical structure for high voltage MOS device

Publications (2)

Publication Number Publication Date
CN101834204A true CN101834204A (zh) 2010-09-15
CN101834204B CN101834204B (zh) 2012-03-14

Family

ID=42666655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101255211A Expired - Fee Related CN101834204B (zh) 2009-02-27 2010-02-26 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US8445955B2 (zh)
CN (1) CN101834204B (zh)
TW (1) TWI427789B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8445955B2 (en) * 2009-02-27 2013-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Quasi-vertical structure for high voltage MOS device
US9013004B2 (en) * 2009-02-27 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Quasi-vertical structure having a sidewall implantation for high voltage MOS device
TWI587503B (zh) * 2012-01-11 2017-06-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US9337178B2 (en) * 2012-12-09 2016-05-10 Semiconductor Components Industries, Llc Method of forming an ESD device and structure therefor
US9466698B2 (en) * 2013-03-15 2016-10-11 Semiconductor Components Industries, Llc Electronic device including vertical conductive regions and a process of forming the same
KR102059131B1 (ko) * 2013-04-05 2019-12-24 삼성전자주식회사 그래핀 소자 및 이의 제조 방법
US9735232B2 (en) * 2013-09-18 2017-08-15 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing a semiconductor structure having a trench with high aspect ratio
US10217733B2 (en) 2015-09-15 2019-02-26 Semiconductor Components Industries, Llc Fast SCR structure for ESD protection

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831346B1 (en) * 2001-05-04 2004-12-14 Cypress Semiconductor Corp. Buried layer substrate isolation in integrated circuits
US7297597B2 (en) * 2004-07-23 2007-11-20 Promos Technologies, Inc. Method for simultaneously fabricating ONO-type memory cell, and gate dielectrics for associated high voltage write transistors and gate dielectrics for low voltage logic transistors by using ISSG
US7122876B2 (en) * 2004-08-11 2006-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation-region configuration for integrated-circuit transistor
US7868394B2 (en) * 2005-08-09 2011-01-11 United Microelectronics Corp. Metal-oxide-semiconductor transistor and method of manufacturing the same
US7476591B2 (en) * 2006-10-13 2009-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral power MOSFET with high breakdown voltage and low on-resistance
US8445955B2 (en) * 2009-02-27 2013-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Quasi-vertical structure for high voltage MOS device

Also Published As

Publication number Publication date
US20130240982A1 (en) 2013-09-19
US8445955B2 (en) 2013-05-21
US20100219463A1 (en) 2010-09-02
CN101834204B (zh) 2012-03-14
TWI427789B (zh) 2014-02-21
TW201041138A (en) 2010-11-16
US8779505B2 (en) 2014-07-15

Similar Documents

Publication Publication Date Title
CN101834204B (zh) 半导体装置及其制造方法
US10978587B2 (en) Semiconductor device
US8324683B2 (en) Oxide terminated trench MOSFET with three or four masks
CN101345259B (zh) 垂直型mos晶体管及其方法
JP4601603B2 (ja) パワーｍｉｓｆｅｔ、半導体装置およびｄｃ／ｄｃコンバータ
CN106663699A (zh) 用于具有经级联resurf植入部及双缓冲器的ldmos装置的方法及设备
CN101299438B (zh) 一种半导体结构
KR102068842B1 (ko) 반도체 전력소자
US8482066B2 (en) Semiconductor device
US9735244B2 (en) Quasi-vertical structure having a sidewall implantation for high voltage MOS device and method of forming the same
CN102956706B (zh) 具有翼结构的晶体管
CN108666363B (zh) Ldmos器件及其制造方法
JP2005093456A (ja) 横型短チャネルｄｍｏｓ及びその製造方法並びに半導体装置
Wang Power MOSFETs with enhanced electrical characteristics
CN101431099B (zh) 半导体元件
CN102983162A (zh) 半导体装置及其制造方法
CN101442073B (zh) 半导体器件及其制造方法
CN103579298A (zh) 高压半导体元件的场元件
CN102569397A (zh) 高电压半导体元件
CN104934321A (zh) 具有局部绝缘结构的半导体元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120314