CN113410303A - Ldmos器件及其制作方法 - Google Patents

Ldmos器件及其制作方法 Download PDF

Info

Publication number
CN113410303A
CN113410303A CN202010999057.2A CN202010999057A CN113410303A CN 113410303 A CN113410303 A CN 113410303A CN 202010999057 A CN202010999057 A CN 202010999057A CN 113410303 A CN113410303 A CN 113410303A
Authority
CN
China
Prior art keywords
region
ldmos device
control valve
conductivity type
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010999057.2A
Other languages
English (en)
Inventor
葛薇薇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joulwatt Technology Co Ltd
Original Assignee
Joulwatt Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joulwatt Technology Co Ltd filed Critical Joulwatt Technology Co Ltd
Priority to CN202010999057.2A priority Critical patent/CN113410303A/zh
Publication of CN113410303A publication Critical patent/CN113410303A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种LDMOS器件，包括衬底、形成于所述衬底上的外延层、形成于所述外延层中的LDMOS器件区，所述LDMOS器件区包括源极区、漏极区以及栅极区，所述源极区和漏极区之间设有漂移区，所述漂移区中还形成有第一导电类型顶部区，该第一导电类型顶部区上还设有类栅结构的控制阀。本发明将LDMOS器件通过在P_top区上方设置场板结构，该场板结构可在LDMOS器件的栅极处于第一电位时，在P_top区上部形成反型区即电子的低阻流通路径，可有效提升器件的电流能力，降低器件的比导通电阻；在LDMOS器件的栅极处于第二电位时，起到辅助耗尽漂移区的作用，进而有效地调节漂移区电场，增加器件的耐压。

Description

LDMOS器件及其制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种LDMOS器件及其制作方法。
背景技术
在半导体功率器件中，MOS器件占有重要的地位，其中双扩散金属氧化物半导体场效应管(Double-Diffused MOSFET，简称DMOS)是最普遍使用的功率器件形式之一，DMOS器件主要分为两种类型，纵向DMOS(简称VDMOS)和横向DMOS(简称LDMOS)。LDMOS器件是电压控制型器件，相比较于双极型器件，具有高耐压、高输入阻抗、良好的安全工作区、低功耗等优势，一般常在电机驱动、汽车电子、工业控制、开关电源电路中作为高压功率器件应用。
在LDMOS器件应用过程中，需要提升LDMOS器件的电学特性，通常需要提升其BV，并降低其比导通电阻。现有的技术有resurf技术、超结技术等。其中，resurf技术是一种被大量广泛应用的技术，其可以有效调节漂移区电场，提升器件的BV，并且可以在耐压状态下，辅助耗尽漂移区，在相同的耐压条件下可以有更大的掺杂浓度，更低的导通电阻。
然而，现有的double resurf结构，P_top区虽然可以辅助耗尽漂移区，在相同的耐压条件下可以有更大的掺杂浓度，更低的导通电阻，但其提升性能有限。
在CN106549062A中，给出了双栅极P-top的resurf方案，在该专利中，通过设置P栅极和N栅极两个栅极，能够在N型沟道和P-top区形成的P型沟道中，分别对应电子和空穴建立两个不同的电流传输沟道，以此提高Ids-n。然而这种设计由于需要让两个栅极分别于重掺的P+区域交叠，除了带来额外的寄生电容外，也会对栅极氧化层在工作装填下的耐压性能提出挑战。
因此，针对上述问题，有必要提出进一步地的解决方案。
发明内容
本发明的目的在于提供一种LDMOS器件及其制作方法，以克服现有技术中存在的不足。
为实现上述发明目的，本发明提供一种LDMOS器件，包括衬底、形成于所述衬底上的外延层、形成于所述外延层中具有第二导电类型的LDMOS器件区，所述LDMOS器件区包括源极区、漏极区以及栅极区，所述源极区和漏极区之间设有漂移区，所述漂移区中还形成有第一导电类型顶部区，该第一导电类型顶部区上还设有类栅结构的控制阀；
当所述LDMOS器件处于导通状态时，所述控制阀接入第一电位信号，使器件表面会形成电子的低阻通道，当所述LDMOS器件在耐压状态时，所述控制阀接入第二电位信号，使所述第一导电类型顶部区与所述外延层之间的耗尽区增大。
优选的，所述LDMOS器件为N型LDMOS器件，所述第一导电类型顶部区为P型顶部区，所述第一电位信号为高电位信号，所述第二电位信号为低电位信号。
优选的，所述控制阀包括与第一导电类型顶部区接触的氧化层以及位于该氧化层上的导电层，所述导电层上连接有接受外部电信号的独立电极。
优选的，所述独立电极与所述LDMOS器件的栅极、源极或漏极之一共联，或者所述独立电极单独接入一外部的电压控制信号。
优选的，所述第一导电类型顶部区与所述漏极区和栅极区都设有一定的间隔距离，使得所述第一导电类型顶部区占据漂移区中相对独立的一个区域。
优选的，所述第一导电类型顶部区与所述漏极区和/或栅极区之间的区域上，沿着所述漂移区表面还设有浅沟槽隔离或厚场氧结构。
优选的，所述控制阀部分延伸并覆盖在所述浅沟槽隔离或厚场氧结构上，形成场板。
优选的，所述控制阀具有比所示第一导电类型顶部区更长的长度，使得所示控制阀的部分延伸至所述外延层上。
本发明还提出了一种如上所述的LDMOS器件的制作方法，所述制作方法包括如下步骤：
提供一衬底，
在所述衬底上制作一外延层，对该外延层进行第二导电类型轻掺，
在所述外延层中定义源极区、漏极区、栅极区和第一导电类型顶部区，在对应区域内进行不同导电类型的离子注入工艺，以形成所需区域内的离子掺杂类型和浓度，
在栅极区和第一导电类型顶部区上分别制作氧化层和导电层，形成栅极和控制阀，
在漏极区、源极区、栅极区以及控制阀上制作接触金属，形成电极。
优选的，所述源极区包括一第一导电类型的重掺区，所述第一导电类型顶部区和所述第一导电类型重掺区在同一个重掺工艺中制作形成。
优选的，在所述第一导电类型顶部区上方的氧化层制作完成后，还包括在该第一导电类型顶部区与所述漏极区和/或栅极区之间的区域上，沿着漂移区表面制作浅沟槽隔离或厚场氧结构，并把所述第一导电类型顶部区的导电层延申至部分的浅沟槽隔离或厚场氧结构上。
优选的，所述控制阀具有比所示第一导电类型顶部区更长的长度，使得所示控制阀的部分延伸至所述外延层上。
与现有技术相比，本发明的有益效果是：本发明将LDMOS器件通过在P_top区上方设置类栅极控制阀，该类栅极控制阀可在LDMOS器件的栅极处于低电位时，起到辅助耗尽漂移区的作用，进而有效地调节漂移区电场，增加器件的耐压。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的LDMOS器件一实施例的结构示意图。
图2a-图2d是本发明第一实施方式下的LDMOS器件制作方法过程中对应各个步骤的器件剖面图。
具体实施方式
下面结合各实施方式对本发明进行详细说明，但应当说明的是，这些实施方式并非对本发明的限制，本领域普通技术人员根据这些实施方式所作的功能、方法、或者结构上的等效变换或替代，均属于本发明的保护范围之内。
如图1所示，本发明一实施例提供一种LDMOS器件，其包括：衬底1、形成于衬底1上的外延层2、形成于外延层2中的LDMOS器件区域。其中，衬底1可以为一P型衬底1，外延层2中通常掺杂有某一导电类型的杂质，从而使得该外延层2具有一定的电性质，该掺杂类型可以视LDMOS器件的类型而定，比如该LDMOS为N型LDMOS时，该外延层2的掺杂类型为N型掺杂，当该LDMOS为P型LDMOS时，该外延层2的掺杂类型为P型掺杂。进一步的，该外延层2通常采用轻掺工艺，使得该外延层为某一导电类型的轻掺高阻层。
下面以N型LDMOS器件为例，对本发明的LDMOS器件进行说明。
LDMOS器件具有自身的源极区S、漏极区D以及栅极区G。在一种较优的实施方式中，源极区S和漏极区D分别分布在栅极区G的两侧区域，其中源极区S和漏极区D之间设有漂移区5，在该寄生式LDMOS器件工作时，漂移区5可以形成供载流子移动的沟道，并且该区域受栅极区G的控制，可以在导通和截至的两种状态下切换，以实现寄生式LDMOS的器件功效。具体而言，漏极区D制作在漂移区5一侧上，包括一个重掺的N+区以及设置在所述N+区上，并且与该N+区进行欧姆接触的漏极电极。源极区S和栅极区G制作在该漂移区5的另一侧，该源极区S包括P阱S1、制作在P阱S1中的P型重掺区S2和N型重掺区S3，以及位于该P型重掺区S2和N型重掺区S3上且与该P型重掺区S2和N型重掺区S3欧姆接触的源极电极。栅极区G包括设置在P型掺杂区S1上的栅极氧化层G1以及设置在该栅极氧化层G1上的栅电极。在一种实施方式中，漂移区5的表面还可以制作浅沟槽隔离(STI)、场氧化层或厚氧化层，此时栅电极可以部分延伸至该STI、场氧化层或厚氧化层上，从而形成漂移区5上方的场板，以提高击穿电压。
在本发明中，为了提升LDMOS器件的电学特性，漂移区5中还形成有重掺的P型顶部区(P_top)3，该P型顶部区3占据漂移区的部分，并且位于该外延层2靠近表面的地方，如图中所示的实施方式中，该P型顶部区3与漏极区D和栅极区G都设有一定的间隔距离，使得该P型顶部区占据漂移区5中相对独立的一个区域，即该P型顶部区3在长度方向的两端，都具有部分N型沟道进行隔离。
不同于传统的P型顶部区，在本发明中，该P型顶部区3上还设有类栅结构的控制阀4，该控制阀4包括与P型顶部区3接触的氧化层41以及位于该氧化层41上的导电层42，同时导电层42上连接有能接入外部电信号的独立电极43，该独立电极43既可以与LDMOS器件中的某一电极共联，也可以单独接入一外部的电压控制信号。可以预见，在本发明的P型顶部区3在控制阀4的控制下，可以实现如下的特性：当独立电极43上接入高电位信号时，漂移区5中的电子上浮，形成可以供电子漂移的导电沟道，使得LDMOS器件的导通电阻降低。而当独立电极43接入低电位时，P型顶部区3与N型外延层2之间的耗尽区增大，提高了器件整体的耐压性能。
在一种较优的实施方式中，控制阀4具有比P型顶部区3更长的长度，使得控制阀4部分延伸至N型外延层2上，这部分延伸出去的控制阀4，具有场板的效果，可以对P型顶部区3两侧的耗尽区进行有效的调控，更好的达到本发明的效果。
在一种较优的实施方式中，在该P型顶部区与漏极区D和/或栅极区G之间的区域上，沿着所述漂移区5表面还设有浅沟槽隔离或厚场氧结构。此时延申出去的控制阀4可以覆盖在该部分浅沟槽隔离或厚场氧结构上，形成场板。
基于相同的发明构思，本发明还提供一种LDMOS器件的制作方法。具体地，本实施例的LDMOS器件的制作方法包括如下步骤：
提供衬底，在衬底上制作外延层并进行n型轻掺，然后在外延层中进行离子掺杂，分别制作出LDMOS器件区中的源极区、漏极区、栅极区和P型顶部区，然后在栅极区和P型顶部区制作氧化层，在氧化层上分别制作导电层，最后制作各个电极，形成LDMOS的源极、漏极、栅极和P型顶部区的独立栅极。
下面结合具体的实施例，对LDMOS器件的制作方法进行举例说明。
实施例1
请参见图2a-图2d，图2a-图2d是本发明第一实施方式下的LDMOS器件制作方法过程中对应各个步骤的器件剖面图，如图所示，该方法包括步骤：
提供一衬底，该衬底为P型衬底。
如图2a所示，在衬底1上制作一外延层2，对该外延层2进行N型轻掺，该外延层用来形成LDMOS器件区和P型顶部区。
如图2b所示，在外延层2中定义源极区S、漏极区D、栅极区G和P型顶部区3，在对应区域内按器件的功能要求进行不同导电类型的离子注入工艺，以形成对应区域内所需的离子类型和浓度，比如源极区中的P阱S1、P+区S2和N+区S3，漏极区中的N+区D1，以及P型顶部区3中的P+区等。
在栅极区D和P型顶部区3上分别制作氧化层和导电层，形成栅极G1和控制阀4。
在漏极区D、源极区S、栅极区G以及控制阀4上制作接触金属，形成各个电极。
其中，P型顶部区3中的P+区可以和源极区S中的P+区S1在同一个重掺工艺中制作形成，这样可以节省光刻的次数，降低器件的制作成本。
实施例2
在实施例2中，在P型顶部区上方的氧化层制作完成后，还可以在该P型顶部区与漏极区和/或栅极区之间的区域上，沿着漂移区表面制作浅沟槽隔离(STI)，然后把P型顶部区的导电层延申至部分的STI上，使得该导电层的长度大于P型顶部区的长度，多余部分形成在漂移区上方的场板。其余和实施例1中的步骤相同，在此不再赘述。
实施例3
在实施例3中，在P型顶部区上方的氧化层制作完成后，还可以沿着该氧化层的两端制作厚场氧结构，然后把P型顶部区的导电层延申至部分的厚场氧结构上，使得该导电层的长度大于P型顶部区的长度，多余部分形成在漂移区上方的场板。其余和实施例1中的步骤相同，在此不再赘述。
以上实施方式中仅以N沟道LDMOS器件作为说明，应当理解的是，当换成P型LDMOS器件时，仅仅对实现沟道导通的各个功能区进行相反类型的离子掺杂即可实现，且对控制阀4上施加的电位反转，比如N型沟道时加高电位的，在P型沟道下加上低电位，N型沟道时加低电位的，在P型沟道下加电位，其它相似之处，在此不再赘述。
综上所述，本发明将LDMOS器件通过在P_top区上方设置类栅结构的控制阀4，当LDMOS器件处于导通状态时，该控制阀4接入高电位，使下方形成电子积累层，从而在器件表面会形成电子的低阻通道，有效降低器件的导通电阻。在耐压状态下，接入低电位，此时P型顶部区两侧的场版会起到辅助耗尽漂移区的功效，有效低调节漂移区电场，增加器件的耐压。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (12)

1.一种LDMOS器件，包括衬底、形成于所述衬底上具有第二导电类型的外延层、形成于所述外延层中的LDMOS器件区，所述LDMOS器件区包括源极区、漏极区以及栅极区，所述源极区和漏极区之间设有漂移区，其特征在于：
所述漂移区中还形成有第一导电类型顶部区，该第一导电类型顶部区上还设有类栅结构的控制阀；
当所述LDMOS器件处于导通状态时，所述控制阀接入第一电位信号，使器件表面会形成电子的低阻通道，当所述LDMOS器件在耐压状态时，所述控制阀接入第二电位信号，使所述第一导电类型顶部区与所述外延层之间的耗尽区增大。
2.根据权利要求1所述的LDMOS器件，其特征在于，所述LDMOS器件为N型LDMOS器件，所述第一导电类型顶部区为P型顶部区，所述第一电位信号为高电位信号，所述第二电位信号为低电位信号。
3.根据权利要求1所述的LDMOS器件，其特征在于，所述控制阀包括与第一导电类型顶部区接触的氧化层以及位于该氧化层上的导电层，所述导电层上连接有接受外部电信号的独立电极。
4.根据权利要求3所述的LDMOS器件，其特征在于，所述独立电极与所述LDMOS器件的栅极、源极或漏极之一共联，或者所述独立电极单独接入一外部的电压控制信号。
5.根据权利要求1所述的LDMOS器件，其特征在于，所述第一导电类型顶部区与所述漏极区和栅极区都设有一定的间隔距离，使得所述第一导电类型顶部区占据漂移区中相对独立的一个区域。
6.根据权利要求5所述的LDMOS器件，其特征在于，所述第一导电类型顶部区与所述漏极区和/或栅极区之间的区域上，沿着所述漂移区表面还设有浅沟槽隔离或厚场氧结构。
7.根据权利要求6所述的LDMOS器件，其特征在于，所述控制阀部分延伸并覆盖在所述浅沟槽隔离或厚场氧结构上，形成场板。
8.根据权利要求1所述的LDMOS器件，其特征在于，所述控制阀具有比所示第一导电类型顶部区更长的长度，使得所示控制阀的部分延伸至所述外延层上。
9.一种如权利要求1-8任意一项所述的LDMOS器件的制作方法，其特征在于，所述制作方法包括如下步骤：
提供一衬底，
在所述衬底上制作一外延层，对该外延层进行第二导电类型轻掺，
在所述外延层中定义源极区、漏极区、栅极区和第一导电类型顶部区，在对应区域内进行不同导电类型的离子注入工艺，以形成所需区域内的离子掺杂类型和浓度，
在栅极区和第一导电类型顶部区上分别制作氧化层和导电层，形成栅极和控制阀，
在漏极区、源极区、栅极区以及控制阀上制作接触金属，形成电极。
10.根据权利要求9所述的LDMOS器件的制作方法，其特征在于，所述源极区包括一第一导电类型的重掺区，所述第一导电类型顶部区和所述第一导电类型重掺区在同一个重掺工艺中制作形成。
11.根据权利要求9所述的LDMOS器件的制作方法，其特征在于，在所述第一导电类型顶部区上方的氧化层制作完成后，还包括在该第一导电类型顶部区与所述漏极区和/或栅极区之间的区域上，沿着漂移区表面制作浅沟槽隔离或厚场氧结构，并把所述第一导电类型顶部区的导电层延申至部分的浅沟槽隔离或厚场氧结构上。
12.根据权利要求9所述的LDMOS器件的制作方法，其特征在于，所述控制阀具有比所示第一导电类型顶部区更长的长度，使得所示控制阀的部分延伸至所述外延层上。
CN202010999057.2A 2020-09-22 2020-09-22 Ldmos器件及其制作方法 Pending CN113410303A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010999057.2A CN113410303A (zh) 2020-09-22 2020-09-22 Ldmos器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010999057.2A CN113410303A (zh) 2020-09-22 2020-09-22 Ldmos器件及其制作方法

Publications (1)

Publication Number Publication Date
CN113410303A true CN113410303A (zh) 2021-09-17

Family

ID=77677353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010999057.2A Pending CN113410303A (zh) 2020-09-22 2020-09-22 Ldmos器件及其制作方法

Country Status (1)

Country Link
CN (1) CN113410303A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110057263A1 (en) * 2009-09-10 2011-03-10 Sung-Nien Tang Ultra high voltage mos transistor device
US20120187485A1 (en) * 2011-01-26 2012-07-26 Kabushiki Kaisha Toshiba Semiconductor device and method for producing the same
CN107180873A (zh) * 2016-03-14 2017-09-19 马克西姆综合产品公司 包括resurf层和阶跃栅极的ldmos晶体管以及相关联的系统和方法
CN107871778A (zh) * 2017-10-30 2018-04-03 济南大学 带有电位浮动型场板的横向双扩散金属氧化物半导体场效应管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110057263A1 (en) * 2009-09-10 2011-03-10 Sung-Nien Tang Ultra high voltage mos transistor device
US20120187485A1 (en) * 2011-01-26 2012-07-26 Kabushiki Kaisha Toshiba Semiconductor device and method for producing the same
CN107180873A (zh) * 2016-03-14 2017-09-19 马克西姆综合产品公司 包括resurf层和阶跃栅极的ldmos晶体管以及相关联的系统和方法
CN107871778A (zh) * 2017-10-30 2018-04-03 济南大学 带有电位浮动型场板的横向双扩散金属氧化物半导体场效应管

Similar Documents

Publication Publication Date Title
KR100859701B1 (ko) 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
KR101175228B1 (ko) 반도체 장치
CN110176454B (zh) 多晶体管器件
US20030193067A1 (en) High voltage lateral DMOS transistor having low on-resistance and high breakdown voltage
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
US10700193B2 (en) Power device
KR100871550B1 (ko) 반도체 소자 및 그 제조방법
KR20100064264A (ko) 반도체 소자 및 이의 제조 방법
TW201719890A (zh) 具有改良的導通電阻値和改良的崩潰電壓的高電壓積體電路
CN112993021B (zh) 横向双扩散金属氧化物半导体场效应管
CN115274859B (zh) Ldmos晶体管及其制造方法
CN112909082B (zh) 一种高压低阻功率ldmos
CN112909081B (zh) 一种横向功率器件
CN113410303A (zh) Ldmos器件及其制作方法
CN112186028A (zh) 一种集成npn穿通三极管的屏蔽栅mosfet器件
US10374077B2 (en) Semiconductor device having auxiliary electrode formed in field plate region
TWI531064B (zh) 橫向擴散金屬氧化物半導體電晶體結構
CN111477681A (zh) 双通道均匀电场调制横向双扩散金属氧化物元素半导体场效应管及制作方法
US10008594B2 (en) High voltage semiconductor device
CN111969064B (zh) 寄生式ldmos器件及其制作方法
WO2024070021A1 (ja) 半導体装置
CN216871980U (zh) 金属-氧化物半导体场效应晶体管结构
CN116031303B (zh) 超结器件及其制作方法和电子器件
CN112713193B (zh) 一种具有凸型扩展埋氧区的沟槽ldmos晶体管
EP4184590A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination