JP5657816B1 - モジュール、モジュール組合体及びモジュールの製造方法 - Google Patents

モジュール、モジュール組合体及びモジュールの製造方法 Download PDF

Info

Publication number
JP5657816B1
JP5657816B1 JP2013558261A JP2013558261A JP5657816B1 JP 5657816 B1 JP5657816 B1 JP 5657816B1 JP 2013558261 A JP2013558261 A JP 2013558261A JP 2013558261 A JP2013558261 A JP 2013558261A JP 5657816 B1 JP5657816 B1 JP 5657816B1
Authority
JP
Japan
Prior art keywords
conductor layer
insulating substrate
conductor
switch element
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013558261A
Other languages
English (en)
Other versions
JPWO2014132397A1 (ja
Inventor
康亮 池田
康亮 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP5657816B1 publication Critical patent/JP5657816B1/ja
Publication of JPWO2014132397A1 publication Critical patent/JPWO2014132397A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

モジュールは、第一絶縁性基板１１と、第一絶縁性基板１１の上方に設けられた第一導体層１２と、第一導体層１２の上方に設けられた第一電子素子３１ａ，３２ａと、を有する第一絶縁性基板側部材１０と、第二絶縁性基板６１と、第二絶縁性基板６１の下方に設けられた第二導体層６２と、前記第二導体層６２の下方に設けられた第二電子素子３１ｂ，３２ｂと、を有する第二絶縁性基板側部材６０と、前記第一絶縁性基板１１と前記第二絶縁性基板６１との間に設けられた封止材８０と、を備えている。第一電子素子３１ａ，３２ａと第二電子素子３１ｂ，３２ｂとは対向して配置されている。第一電子素子３１ａ，３２ａと第二電子素子３１ｂ，３２ｂとは導電性を有する素子接続導体柱５１で接続されている。

Description

本発明は、複数の電子素子を備えたモジュール、モジュール組合体及びモジュールの製造方法に関する。
従来から、一つの平面にトランジスタやダイオード等の電子素子を配置し、これらの電子素子の両面を電極で挟んだモジュールが知られている（例えば特許文献１参照）。このようなモジュールにおいて高出力を得るために、電子素子１１０のサイズを大きくしたり電子素子１１０の数を多くしたりすることが試みられている（２ｉｎ１、４ｉｎ１、６ｉｎ１等）（図７参照）。
しかしながら、他方ではモジュールの小型化が求められており、上述したように大きなサイズの電子素子１１０を用いたり多くの電子素子１１０を用いたりしつつもモジュールの大きさを小型化しようとすると、放熱性が低下してしまい、モジュールが熱暴走する可能性がある。
また、多くの電子素子１１０を用いた際に、ワイヤ１２０等で電子素子１１０の間を接続した場合には（図７参照）、ワイヤ１２０の長さが長くなってしまう箇所があり、寄生インダクタンスや配線抵抗が大きくなってしまう。ちなみに、図７では、６つの電子素子１１０が設けられている「６ｉｎ１」の態様が示されている。
特開２００５−７３３４２号
以上のような点に鑑み、本発明は、多くの電子素子を配置した場合であっても、大きさを小さくし、かつ、放熱性を維持することができ、さらには、寄生インダクタンスや配線抵抗が小さくすることができるモジュール及びモジュール組合体と、このようなモジュールの製造方法を提供する。
本発明のモジュールは、
第一絶縁性基板と、前記第一絶縁性基板の上方に設けられた第一導体層と、前記第一導体層の上方に設けられた第一電子素子と、を有する第一絶縁性基板側部材と、
第二絶縁性基板と、前記第二絶縁性基板の下方に設けられた第二導体層と、前記第二導体層の下方に設けられた第二電子素子と、を有する第二絶縁性基板側部材と、
前記第一絶縁性基板と前記第二絶縁性基板との間に設けられた封止材と、
を備え、
前記第一電子素子と前記第二電子素子とが対向して配置され、
前記第一電子素子と前記第二電子素子とが導電性を有する素子接続導体柱で接続されている。
本発明のモジュールにおいて、
前記第一電子素子は、第一スイッチ素子と第一整流素子とを有し、
前記第二電子素子は、第二スイッチ素子と第二整流素子とを有し、
前記素子接続導体柱は複数の素子接続導体柱ユニットを有し、
前記素子接続導体柱ユニットのうちの一つが、前記第一スイッチ素子と前記第二整流素子とを接続し、
前記素子接続導体柱ユニットのうちの別の一つが、前記第二スイッチ素子と前記第一整流素子とを接続してもよい。
本発明のモジュールにおいて、
前記第一導体層は複数の第一導体層ユニットを有し、
前記第二導体層は複数の第二導体層ユニットを有し、
前記第一導体層ユニットのうちの一つの上に前記第一スイッチ素子が設けられ、
前記第一導体層ユニットのうちの別の一つの上に前記第一整流素子が設けられ、
前記第二導体層ユニットのうちの一つの上に前記第二スイッチ素子が設けられ、
前記第二導体層ユニットのうちの別の一つの上に前記第二整流素子が設けられてもよい。
本発明のモジュールは、
導電性を有し、前記第一導体層ユニットと前記第二導体層ユニットとを接続する層接続導体柱をさらに備え、
前記層接続導体柱は複数の層接続導体柱ユニットを有し、
前記層接続導体柱ユニットのうちの一つが、前記第一スイッチ素子が設けられた前記第一導体層ユニットと前記第二整流素子が設けられた前記第二導体層ユニットとを接続し、
前記層接続導体柱ユニットのうちの別の一つが、前記第二スイッチ素子が設けられた前記第二導体層ユニットと前記第一整流素子が設けられた前記第一導体層ユニットとを接続してもよい。
本発明のモジュールにおいて、
前記第一スイッチ素子と前記第一整流素子とが導電性を有する導体箔で接続される、又は、前記第二スイッチ素子と前記第二整流素子とが導電性を有する導体箔で接続されてもよい。
本発明のモジュールは、
前記第一スイッチ素子に接続された第一制御端子と、
前記第二スイッチ素子に接続された第二制御端子と、
をさらに備えてもよい。
本発明のモジュールは、
前記第一スイッチ素子、前記第一整流素子、前記第二スイッチ素子又は前記第二整流素子に接続された外部端子をさらに備えてもよい。
本発明のモジュールにおいて、
前記第一スイッチ素子及び前記第二スイッチ素子の各々がバイポーラトランジスタであってもよい。
本発明のモジュールにおいて、
前記第一整流素子及び前記第二整流素子の各々がダイオードであってもよい。
本発明のモジュールは、
前記第一絶縁性基板の下方に設けられた第一放熱部材と、
前記第二絶縁性基板の上方に設けられた第二放熱部材と、
をさらに備えてもよい。
本発明のモジュールにおいて、
前記第一放熱部材及び前記第二放熱部材の各々は、熱伝導性を有する放熱箔であってもよい。
本発明のモジュール組合体は、
電力を制御するパワーモジュールと、
前記パワーモジュールを制御する制御モジュールと、
を備え、
前記パワーモジュールは上述した本発明によるモジュールであり、
前記パワーモジュールの前記第一絶縁性基板の下方又は前記第二絶縁性基板の上方に設けられることを特徴とするモジュール組合体。
本発明のモジュールの製造方法は、
第一絶縁性基板と、前記第一絶縁性基板の上方に設けられた第一導体層と、前記第一導体層の上方に設けられた第一電子素子と、を有する第一絶縁性基板側部材を準備する工程と、
第二絶縁性基板と、前記第二絶縁性基板の上方に設けられた第二導体層と、前記第二導体層の上方に設けられた第二電子素子と、を有する第二絶縁性基板側部材を準備する工程と、
前記第二絶縁性基板の上下を反転させたうえで、前記第一電子素子と前記第二電子素子とを対向して配置し、前記第一電子素子と前記第二電子素子とを導電性を有する素子接続導体柱で接続する工程と、
前記第一絶縁性基板と前記第二絶縁性基板との間に封止材を注入して配置する工程と、
を備える。
本発明によれば、第一絶縁性基板と、第一絶縁性基板に設けられた第一導体層と、第一導体層に設けられた第一電子素子と、を有する第一絶縁性基板側部材と、第二絶縁性基板と、第二絶縁性基板に設けられた第二導体層と、第二導体層に設けられた第二電子素子と、を有する第二絶縁性基板側部材と、が設けられている。このため、第一絶縁性基板側部材と第二絶縁性基板側部材の両方に電子素子を配置することができ、小さなスペースで多くの電子素子を配置することができる。
また、第一電子素子の熱を主として第一絶縁性基板側から放熱し、第二電子素子の熱を主として第二絶縁性基板側から放熱することができるので、高い放熱性を実現することができる。
また、第一電子素子と第二電子素子とが対向して配置され、第一電子素子と第二電子素子とが導電性を有する素子接続導体柱で接続されている。このため、第一電子素子と第二電子素子とを近い距離に位置づけることができ、かつ、ワイヤと比べ電気抵抗の低い素子接続導体柱で第一電子素子と第二電子素子とを接続することができるので、寄生インダクタンスや配線抵抗が小さくすることができる。
図１は、本発明の第１の実施の形態によるモジュールを示した概略斜視図である。 図２は、本発明の第１の実施の形態によるモジュールにおいて制御モジュールを搭載していない状態を示した概略斜視図である。 図３は、図２に示したモジュールに封止材を設けた態様を側方から見た概略側方図である。 図４（ａ）は、本発明の第１の実施の形態によるモジュールにおいて、第一絶縁性基板側部材を示した概略斜視図であり、図４（ｂ）は、第二絶縁性基板側部材を示した概略斜視図である。 図５は、本発明の第１の実施の形態によるモジュールで用いられている回路を示した図である。 図６（ａ）は、本発明の第２の実施の形態によるモジュールにおいて、第一絶縁性基板側部材を示した概略斜視図であり、図６（ｂ）は、第二絶縁性基板側部材を示した概略斜視図である。 図７は、従来のモジュールを示した概略斜視図である。
第１の実施の形態
《構成》
以下、本発明に係るモジュール、モジュール組合体及びモジュールの製造方法の第１の実施の形態について、図面を参照して説明する。ここで、図１乃至図５は本発明の第１の実施の形態を説明するための図である。
図１に示すように、本実施の形態のモジュール組合体１００は、電力を制御するパワーモジュール１と、パワーモジュール１を制御する制御モジュール９０と、を備えている。なお、本実施の形態のモジュール組合体１００は例えばインバータモジュールである。
本実施の形態では、図１に示すように、パワーモジュール１の第二絶縁性基板６１（後述する）の上面（上方）に制御モジュール９０が設けられている。図１では、このような態様となっているが、これに限られることはなく、パワーモジュール１の第一絶縁性基板１１（後述する）の下面（下方）に制御モジュール９０が設けられてもよい。
本実施の形態では、以下、４つの電子素子３１ａ，３１ｂ，３２ａ，３２ｂが設けられている「４ｉｎ１」の態様を用いて説明する。
本実施の形態のパワーモジュール１は、図４（ａ）に示すように、第一絶縁性基板１１と、第一絶縁性基板１１の上方に設けられた第一導体層１２と、第一導体層１２の上方に設けられた第一電子素子３１ａ，３２ａと、を有する第一絶縁性基板側部材１０を備えている。また、パワーモジュール１は、図４（ｂ）に示すように、第二絶縁性基板６１と、第二絶縁性基板６１の上方に設けられた第二導体層６２と、第二導体層６２の上方に設けられた第二電子素子３１ｂ，３２ｂと、を有する第二絶縁性基板側部材６０を備えている。
なお、図４（ｂ）では、第二絶縁性基板側部材６０が第一絶縁性基板側部材１０に貼り合わされる前であることから（図２及び図３参照）、最終的なパワーモジュール１における構成とは上下方向が逆転して示されている。すなわち、最終的なパワーモジュール１では、第二絶縁性基板６１の下方に第二導体層６２が設けられ、第二導体層６２の下方に第二電子素子３１ｂ，３２ｂが設けられることとなる（図２及び図３参照）。
ちなみに、本実施の形態のパワーモジュール１では、図４（ａ）（ｂ）に示されるように、左右対称（図４（ａ）の直線Ａ１−Ａ１及び図４（ｂ）の直線Ａ２−Ａ２に対して対称）の配置構造となっている。
第一絶縁性基板１１及び第二絶縁性基板６１の材料としては例えばセラミックを挙げることができる。また、第一導体層１２及び第二導体層６２の材料としては例えば銅を挙げることができる。
そして、図３に示すように、第一絶縁性基板１１と第二絶縁性基板６１との間には樹脂材料等からなる封止材８０が設けられている。なお、図３では「点線」で封止材８０が示されている。
第一電子素子３１ａ，３２ａと第二電子素子３１ｂ，３２ｂとは対向して配置されることとなる。そして、第一電子素子３１ａ，３２ａと第二電子素子３１ｂ，３２ｂとが、導電性を有し直線状で上下方向に延びた素子接続導体柱５１で接続されることとなる。なお、素子接続導体柱５１の材料としては例えば銅を挙げることができる。そして、後述する導体箔５４ａ，５４ｂと比較して厚みの厚い銅箔で素子接続導体柱５１を形成することができる。
図４（ａ）に示すように、第一電子素子３１ａ，３２ａは、第一スイッチ素子３１ａと第一整流素子３２ａとを有している。また、図４（ｂ）に示すように、第二電子素子３１ｂ，３２ｂは、第二スイッチ素子３１ｂと第二整流素子３２ｂとを有している。そして、パワーモジュール１では、第一スイッチ素子３１ａと第二整流素子３２ｂとが対向され、かつ、第二スイッチ素子３１ｂと第一整流素子３２ａとが対向されて配置される。また、素子接続導体柱５１は複数の素子接続導体柱ユニット５１ａ，５１ｂを有している。そして、素子接続導体柱ユニット５１ａ，５１ｂのうちの一つである素子接続導体柱ユニット５１ａが第一スイッチ素子３１ａと第二整流素子３２ｂとを接続し、素子接続導体柱ユニット５１ａ，５１ｂのうちの別の一つである素子接続導体柱ユニット５１ｂが第二スイッチ素子３１ｂと第一整流素子３２ａとを接続している。
本実施の形態で用いられるスイッチ素子３１ａ，３１ｂ、つまり第一スイッチ素子３１ａ及び第二スイッチ素子３１ｂの各々は例えばバイポーラトランジスタからなっている。また、本実施の形態で用いられる整流素子３２ａ，３２ｂ、つまり第一整流素子３２ａ及び第二整流素子３２ｂの各々は例えばダイオードからなっている。
図４（ａ）に示すように、第一導体層１２は複数の第一導体層ユニット１２ａ−１２ｄを有している。また、図４（ｂ）に示すように、第二導体層６２も複数の第二導体層ユニット６２ａ−６２ｃを有している。そして、図４（ａ）に示すように、第一導体層ユニット１２ａ−１２ｄのうちの一つである第一導体層ユニット１２ｂの上に第一スイッチ素子３１ａが設けられ、第一導体層ユニット１２ａ−１２ｄのうちの別の一つである第一導体層ユニット１２ａの上に第一整流素子３２ａが設けられている。また、図４（ｂ）に示すように、第二導体層ユニット６２ａ−６２ｃのうちの一つである第二導体層ユニット６２ｂの上に第二スイッチ素子３１ｂが設けられ、第二導体層ユニット６２ａ−６２ｃのうちの別の一つである第二導体層ユニット６２ａの上に第二整流素子３２ｂが設けられている。
本実施の形態のパワーモジュール１は、第一導体層ユニット１２ａ，１２ｂと第二導体層ユニット６２ａ，６２ｂとを接続する層接続導体柱５２もさらに備えている。なお、層接続導体柱５２は導電性を有しており、その材料としては例えば銅を挙げることができる。そして、例えば素子接続導体柱５１とほぼ同じ厚みからなる銅箔で層接続導体柱５２を形成することができる。
層接続導体柱５２は複数の層接続導体柱ユニット５２ａ，５２ｂを有している。図４（ｂ）に示すように、層接続導体柱ユニット５２ａ，５２ｂのうちの一つである層接続導体柱ユニット５２ｂが第二導体層ユニット６２ａに設けられ、当該第二導体層ユニット６２ａと第一導体層ユニット１２ｂとを接続している。また、図４（ａ）に示すように、層接続導体柱ユニット５２ａ，５２ｂのうちの別の一つである層接続導体柱ユニット５２ａが第一導体層ユニット１２ａに設けられ、当該第一導体層ユニット１２ａと第二導体層ユニット６２ｂとを接続している。
図４（ｂ）に示すように、本実施の形態では、第二スイッチ素子３１ｂと第二整流素子３２ｂとが導体箔５３及び第二導体層ユニット６２ａを介して接続されている。この導体箔５３は、導電性を有する例えば銅箔等から形成されている。ちなみに、本実施の形態の導体箔５３は、素子接続導体柱ユニット５１ｂと一体となり、素子接続導体柱ユニット５１ｂの側壁から側方に延びて、第二導体層ユニット６２ａに接続されている。
図４（ａ）に示すように、第一スイッチ素子３１ａには導体箔５４ａ及び第一導体層ユニット１２ｄを介して第一制御端子５６ａが接続され、図４（ｂ）に示すように、第二スイッチ素子３１ｂには第二導体層ユニット６２ｂ、導体箔５４ｂ及び導体層ユニット６２ｃを介して第二制御端子５６ｂが接続されている。
また、図４（ａ）（ｂ）に示すように、第一スイッチ素子３１ａ、第一整流素子３２ａ、第二スイッチ素子３１ｂ及び第二整流素子３２ｂの各々には外部端子８１−８３が接続されている。より具体的には、第一整流素子３２ａには第一導体層ユニット１２ａを介して外部端子８１が接続されている。第二整流素子３２ｂには第二導体層ユニット６２ａを介して外部端子８２が接続されている。第一スイッチ素子３１ａには素子接続導体柱ユニット５１ａ、導体箔５５及び第一導体層ユニット１２ｃを介して外部端子８３が接続されている。ちなみに、本実施の形態の導体箔５５は、素子接続導体柱ユニット５１ａと一体となり、素子接続導体柱ユニット５１ａの側壁から側方に延びて、第一導体層ユニット１２ｃに接続されている。
本実施の形態では、図２及び図３に示すように、第一絶縁性基板１１の下方に、熱伝導性を有する平面状の第一放熱部材７１が設けられている。また、第二絶縁性基板６１の上方に、熱伝導性を有する平面状の第二放熱部材７２が設けられている。なお、第一放熱部材７１及び第二放熱部材７２の材料としては例えば銅を挙げることができる。また、第一放熱部材７１及び第二放熱部材７２の各々を放熱箔とすることもでき、例えば銅箔とすることができる。なお、本実施の形態では、上述したように、銅箔等からなる第二放熱部材７２の上面に制御モジュール９０が設けられている。
《製造方法》
次に、本実施の形態によるパワーモジュール１の製造方法について、簡単に説明する。
まず、第一絶縁性基板側部材１０及び第二絶縁性基板側部材６０を準備する。
なお、本実施の形態では、図４（ａ）に示すように、第一絶縁性基板側部材１０が、第一絶縁性基板１１と、第一絶縁性基板１１の上方に設けられた第一導体層ユニット１２ａ−１２ｄと、第一導体層ユニット１２ａ−１２ｄのうちの一つである第一導体層ユニット１２ｂの上方に設けられた第一スイッチ素子３１ａと、第一導体層ユニット１２ａ−１２ｄのうちの別の一つである第一導体層ユニット１２ａの上方に設けられた第一整流素子３２ａと、第一スイッチ素子３１ａの上方に設けられた素子接続導体柱ユニット５１ａと、第一導体層ユニット１２ａの上方に設けられた層接続導体柱ユニット５２ａと、第一絶縁性基板１１の下方に設けられた第一放熱部材７１と、を有している。また、図４（ｂ）に示すように、第二絶縁性基板側部材６０が、第二絶縁性基板６１と、第二絶縁性基板６１の上方に設けられた第二導体層ユニット６２ａ−６２ｃと、第二導体層ユニット６２ａ−６２ｃのうちの一つである第二導体層ユニット６２ｂの上方に設けられた第二スイッチ素子３１ｂと、第二導体層ユニット６２ａ−６２ｃのうちの別の一つである第二導体層ユニット６２ａの上方に設けられた第二整流素子３２ｂと、第二スイッチ素子３１ｂの上方に設けられた素子接続導体柱ユニット５１ｂと、第二導体層ユニット６２ａの上方に設けられた層接続導体柱ユニット５２ｂと、第二絶縁性基板６１の下方に設けられた第二放熱部材７２と、を有している。
次に、第二絶縁性基板側部材６０の上下を反転させたうえで、第一電子素子３１ａ，３２ａと第二電子素子３１ｂ，３２ｂとを対向して配置する（図２及び図３参照）。より具体的には、第一スイッチ素子３１ａに第二整流素子３２ｂが対向し、かつ、第一整流素子３２ａに第二スイッチ素子３１ｂが対向するように配置する。そして、第一スイッチ素子３１ａと第二整流素子３２ｂとを第一スイッチ素子３１ａに設けられた素子接続導体柱ユニット５１ａで接続し、第一整流素子３２ａに第二スイッチ素子３１ｂを第二スイッチ素子３１ｂに設けられた素子接続導体柱ユニット５１ｂで接続する。この際、第一導体層ユニット１２ｂと第二導体層ユニット６２ａとを当該第二導体層ユニット６２ａに設けられた層接続導体柱ユニット５２ｂで接続し、第一導体層ユニット１２ａと第二導体層ユニット６２ｂとを第一導体層ユニット１２ａに設けられた層接続導体柱ユニット５２ａで接続する。
以上の工程を経たうえで、第一絶縁性基板１１と前第二絶縁性基板６１との間に封止材８０を注入して配置する（図３参照）。
以上のようにして、本実施の形態によるパワーモジュール１が製造される。
そして、図１に示すような態様で、パワーモジュール１の第二放熱部材７２の上面（上方）に制御モジュール９０を設けることで、モジュール組合体１００を製造することができる。
《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果について説明する。
本実施の形態によれば、第一絶縁性基板１１と、第一絶縁性基板１１に設けられた第一導体層１２と、第一導体層１２に設けられた第一電子素子３１ａ，３２ａと、を有する第一絶縁性基板側部材１０と、第二絶縁性基板６１と、第二絶縁性基板６１に設けられた第二導体層６２と、第二導体層６２に設けられた第二電子素子３１ｂ，３２ｂと、を有する第二絶縁性基板側部材６０と、を備えている（図４（ａ）（ｂ）参照）。このため、第一絶縁性基板側部材１０と第二絶縁性基板側部材６０の両方に電子素子３１ａ，３１ｂ，３２ａ，３２ｂを配置することができ、小さなスペースで多くの電子素子３１ａ，３１ｂ，３２ａ，３２ｂを配置することができる。
つまり、従来であれば、電子素子１１０の数を多くするとモジュールの平面方向の大きさが大きくなってしまっていた（図７参照）。また、封止材を設ける空間が必要となるので、モジュールの厚みを劇的に薄くすることは難しかった。これに対して、本実施の形態よれば、第一絶縁性基板側部材１０と第二絶縁性基板側部材６０の両方に電子素子３１ａ，３１ｂ，３２ａ，３２ｂを配置し、これら電子素子３１ａ，３１ｂ，３２ａ，３２ｂを覆うようにして封止材８０を設けることから、小さなスペースで、かつ、厚みもそれほど厚くせずに、多くの電子素子３１ａ，３１ｂ，３２ａ，３２ｂを配置することができる。
また、本実施の形態によれば、第一電子素子３１ａ，３２ａの熱を主として第一絶縁性基板１１側から放熱し、第二電子素子３１ｂ，３２ｂの熱を主として第二絶縁性基板６１側から放熱することができるので、高い放熱性を実現することができる。
つまり、従来であれば、平面状に設けられた電子素子１１０の熱を主に裏面等の一方の面からしか放出させることができず（図７参照）、放熱性が十分なものではなかった。これに対して、本実施の形態によれば、第一絶縁性基板１１側に設けられた第一電子素子３１ａ，３２ａからの熱を主に第一絶縁性基板１１側から放熱し、第二絶縁性基板６１側に設けられた第二電子素子３１ｂ，３２ｂからの熱を主に第二絶縁性基板６１側から放熱するので、高い放熱性を実現することができる。なお、本実施の形態によれば、当然、第一電子素子３１ａ，３２ａからの熱を素子接続導体柱５１を介して第二絶縁性基板６１側から放熱し、第二電子素子３１ｂ，３２ｂからの熱を素子接続導体柱５１及び層接続導体柱５２を介して第一絶縁性基板１１側から放熱することもできる。
また、第一電子素子３１ａ，３２ａと第二電子素子３１ｂ，３２ｂとが対向して配置され、第一電子素子３１ａ，３２ａと第二電子素子３１ｂ，３２ｂとが導電性を有する素子接続導体柱５１で接続されている（図２及び図３参照）。このため、第一電子素子３１ａ，３２ａと第二電子素子３１ｂ，３２ｂとを近い距離に位置づけることができ、かつ、ワイヤと比べ電気抵抗の低い素子接続導体柱５１で第一電子素子３１ａ，３２ａと第二電子素子３１ｂ，３２ｂとを接続することができるので、寄生インダクタンスや配線抵抗が小さくすることができる。
つまり、従来であれば、電子素子１１０が平面方向で設けられるので、各電子素子１１０の距離が遠くなっていた（図７参照）。また、従来では、電子素子１１０がワイヤ１２０で接続されていることから電気抵抗が高くなっていた。これに対して、本実施の形態によれば、第一電子素子３１ａ，３２ａと第二電子素子３１ｂ，３２ｂとが対向して配置され、第一電子素子３１ａ，３２ａと第二電子素子３１ｂ，３２ｂとを近い距離に位置づけ、かつ、第一電子素子３１ａ，３２ａと第二電子素子３１ｂ，３２ｂとをワイヤではなく素子接続導体柱５１で接続することができる。このため、従来のものと比較して、寄生インダクタンスや配線抵抗が小さくすることができる。
また、本実施の形態では、第一スイッチ素子３１ａと第二整流素子３２ｂとを対向させ、かつ、第二スイッチ素子３１ｂと第一整流素子３２ａとを対向させる（図２−図４（ａ）（ｂ）参照）。そして、素子接続導体柱ユニット５１ａが第一スイッチ素子３１ａと第二整流素子３２ｂとを接続し、素子接続導体柱ユニット５１ｂが第二スイッチ素子３１ｂと第一整流素子３２ａとを接続する。
一般に、バイポーラトランジスタ等のスイッチ素子からの発熱は、ダイオード等の整流素子からの発熱と比較して大きくなっている。この点、本実施の形態によれば、発熱の比較的大きい第一スイッチ素子３１ａと発熱の比較的小さい第二整流素子３２ｂとを上下方向で近接させ、かつ、発熱の比較的大きい第二スイッチ素子３１ｂと発熱の比較的小さい第一整流素子３２ａとを上下方向で近接させることとなる。このため、発熱の大きいスイッチ素子３１ａ，３１ｂ同士が上下方向で近接することを避けることができ、高い放熱性を実現することができる。
なお、本実施の形態では、第一電子素子３１ａ，３２ａと第二電子素子３１ｂ，３２ｂとを接続する素子接続導体柱ユニット５１ａ，５１ｂの太さが、面内で第一スイッチ素子３１ａと第一整流素子３２ａ及び第二スイッチ素子３１ｂと第二整流素子３２ｂとを接続する導体箔５３よりも太くなっている。このため、素子接続導体柱ユニット５１ａ，５１ｂの熱伝導性を導体箔５３による熱伝導性よりも高くすることができる。このような状況において、発熱の比較的大きい第一スイッチ素子３１ａと発熱の比較的小さい第二整流素子３２ｂとを対向させ、かつ、発熱の比較的大きい第二スイッチ素子３１ｂと発熱の比較的小さい第一整流素子３２ａとを対向させることには、重要な意義がある。
また、図４（ａ）（ｂ）に示すように、本実施の形態では、左右対称（図４（ａ）の直線Ａ１−Ａ１及び図４（ｂ）の直線Ａ２−Ａ２に対して対称）の配置構造となっていることから、左右対称でバランスよく放熱することができる。
また、本実施の形態では、第一導体層ユニット１２ｂの上に第一スイッチ素子３１ａが設けられ、第一導体層ユニット１２ａの上に第一整流素子３２ａが設けられている。また、第二導体層ユニット６２ｂの上に第二スイッチ素子３１ｂが設けられ、第二導体層ユニット６２ａの上に第二整流素子３２ｂが設けられている。そして、層接続導体柱ユニット５２ｂが第一導体層ユニット１２ｂと第二導体層ユニット６２ａとを接続し、層接続導体柱ユニット５２ａが第二導体層ユニット６２ｂと第一導体層ユニット１２ａとを接続している。このため、図５で示すように、第一スイッチ素子３１ａ（図５ではバイポーラトランジスタ）と第二整流素子３２ｂ（図５ではダイオード）とを並列で配置し、第二スイッチ素子３１ｂ（図５ではバイポーラトランジスタ）と第一整流素子３２ａ（図５ではダイオード）とを並列で配置することができる。なお、図５では、左側がＵ相となり、右側がＶ相となっている。
なお、図５に示した態様では、第一スイッチ素子３１ａ及び第二スイッチ素子３１ｂの各々がＮＰＮバイポーラトランジスタであり、このＮＰＮバイポーラトランジスタのコレクタ側の端子がダイオードのカソード側の端子に接続され、エミッタ側の端子がダイオードのアノード側の端子に接続されている。
また、本実施の形態では、第一スイッチ素子３１ａと第一整流素子３２ａとがワイヤではなく導体箔５３で接続され、第二スイッチ素子３１ｂと第二整流素子３２ｂとがワイヤではなく導体箔５３で接続されている。このため、配線抵抗や寄生インダクタンスを小さくすることができ、ひいては、発熱を抑えることができる。また、このように配線抵抗や寄生インダクタンスを小さくすることによって、スイッチング動作時におけるノイズの影響を受け難くすることもできる。
また、本実施の形態では、第一スイッチ素子３１ａには第一制御端子５６ａが接続され、第二スイッチ素子３１ｂには第二制御端子５６ｂが接続されている。このため、これら第一制御端子５６ａ及び第二制御端子５６ｂを、図５に示すように、スイッチ素子（バイポーラトランジスタ）３１ａ，３１ｂのベースとして機能させることができる。
また、本実施の形態では、第一整流素子３２ａに外部端子８１が接続され、第二整流素子３２ｂに外部端子８２が接続され、第一スイッチ素子３１ａに外部端子８３が接続されている。そして、図５に示すように、外部端子８１をコレクタとして機能させ、外部端子８３をエミッタとして機能させることができる。なお、外部端子８２は中間端子として機能させることができる。
また、本実施の形態では、第一制御端子５６ａ、第二制御端子５６ｂ及び外部端子８１−８３の各々を介して放熱することができ、第一絶縁性基板１１及び第二絶縁性基板６１の面の法線方向からだけではなく、これらの面の延在する方向（以下「面内方向」と言う。）でも放熱することができる。この点、本実施の形態では導体箔５３が用いられることから、面内方向における熱伝導性も高くなっている。このため、このように第一制御端子５６ａ、第二制御端子５６ｂ及び外部端子８１−８３の各々からも放熱することができることは、非常に有益である。
なお、第一絶縁性基板１１及び第二絶縁性基板６１の面の法線方向への放熱は当該法線方向から４５度以下の範囲で主に行われると考えられている。この点、本実施の形態による面内方向における放熱は当該４５度の範囲以外の範囲で主に行われることから、放熱効率の高いものとなっている。
また、本実施の形態では、第一絶縁性基板１１の下側に第一放熱部材７１が設けられ、かつ、第二絶縁性基板６１の上側に第二放熱部材７２が設けられている。このため、第一絶縁性基板１１の面の法線方向における放熱性及び第二絶縁性基板６１の面の法線方向における放熱性の両方をさらに高めることができる。
第２の実施の形態
次に、本発明の第２の実施の形態について説明する。
上述した第１の実施の形態では、４つの電子素子が設けられている「４ｉｎ１」を用いた態様であったが、これに限られることはなく、２つの電子素子が設けられている「２ｉｎ１」、６つの電子素子が設けられている「６ｉｎ１」等、ｎ個の電子素子が設けられている「「ｎ」ｉｎ１」の態様を用いることができる。
このようないずれの態様でも、上述した実施の形態と同様の効果を奏することができる。
第２の実施の形態としては、一例として、２つの電子素子が設けられている「２ｉｎ１」の態様を用いて説明する。なお、達成される効果については第１の実施の形態で詳細に説明したことから、第２の実施の形態で達成される効果については適宜省略しつつ簡単に説明する。
まず、第一絶縁性基板側部材１０と第二絶縁性基板側部材６０の両方に電子素子３１ａ，３１ｂ，３２ａ，３２ｂを配置することができ、小さなスペースで多くの電子素子３１ａ，３１ｂ，３２ａ，３２ｂを配置することができる。
また、第一電子素子３１ａ，３２ａの熱を主として第一絶縁性基板１１側から放熱し、第二電子素子３１ｂ，３２ｂの熱を主として第二絶縁性基板６１側から放熱することができるので、高い放熱性を実現することができる。
また、第一電子素子３１ａ，３２ａと第二電子素子３１ｂ，３２ｂとを近い距離に位置づけることができ、かつ、ワイヤと比べ電気抵抗の低い素子接続導体柱５１で第一電子素子３１ａ，３２ａと第二電子素子３１ｂ，３２ｂとを接続することができるので、寄生インダクタンスや配線抵抗が小さくすることができる。
また、発熱の比較的大きい第一スイッチ素子３１ａと発熱の比較的小さい第二整流素子３２ｂとを対向させ、かつ、発熱の比較的大きい第二スイッチ素子３１ｂと発熱の比較的小さい第一整流素子３２ａとを対向させるので、発熱の大きいスイッチ素子３１ａ，３１ｂ同士が上下方向で近接することを避けることができる。このため、高い放熱性を実現することができる。
また、第一スイッチ素子３１ａと第一整流素子３２ａとを導体箔５３で接続し、第二スイッチ素子３１ｂと第二整流素子３２ｂと導体箔５３で接続するので、配線抵抗や寄生インダクタンスを小さくすることができ、ひいては、発熱を抑えることができる。また、このように配線抵抗や寄生インダクタンスを小さくすることによって、スイッチング動作時におけるノイズの影響を受け難くすることもできる。
また、第一制御端子５６ａ、第二制御端子５６ｂ及び外部端子８１−８３の各々を介して放熱することができる。このため、第一絶縁性基板１１及び第二絶縁性基板６１の面の法線方向からだけではなく、第一絶縁性基板１１及び第二絶縁性基板６１の面内方向からも放熱することができる。
なお、第１の実施の形態と同様に、第一放熱部材７１及び第二放熱部材７２を設けた場合には、第一絶縁性基板１１の面の法線方向における放熱性及び第二絶縁性基板６１の面の法線方向における放熱性の両方をさらに高めることができる。
最後になったが、上述した各実施の形態の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。
１ パワーモジュール
１０ 第一絶縁性基板側部材
１１ 第一絶縁性基板
１２ 第一導体層
１２ａ−１２ｄ 第一導体層ユニット
３１ａ 第一スイッチ素子（第一電子素子）
３２ａ 第一整流素子（第一電子素子）
３１ｂ 第二スイッチ素子（第二電子素子）
３２ｂ 第二整流素子（第二電子素子）
６０ 第二絶縁性基板側部材
６１ 第二絶縁性基板
６２ 第二導体層
６２ａ−６２ｃ 第二導体層ユニット
５１ 素子接続導体柱
５１ａ，５１ｂ 素子接続導体柱ユニット

５２ 層接続導体柱
５２ａ，５２ｂ 層接続導体柱ユニット
５３ 導体箔
５６ａ 第一制御端子
５６ｂ 第二制御端子
７１ 第一放熱部材
７２ 第二放熱部材
８０ 封止材
８１ 外部端子
８２ 外部端子
８３ 外部端子
９０ 制御モジュール
１００ モジュール組合体

Claims (10)

  1. 第一絶縁性基板と、前記第一絶縁性基板の上方に設けられた第一導体層と、前記第一導体層の上方に設けられた第一電子素子と、を有する第一絶縁性基板側部材と、
    第二絶縁性基板と、前記第二絶縁性基板の下方に設けられた第二導体層と、前記第二導体層の下方に設けられた第二電子素子と、を有する第二絶縁性基板側部材と、
    前記第一絶縁性基板と前記第二絶縁性基板との間に設けられた封止材と、
    を備え、
    前記第一電子素子と前記第二電子素子とが対向して配置され、
    前記第一電子素子と前記第二電子素子とが導電性を有する素子接続導体柱で接続され、
    前記第一電子素子は、第一スイッチ素子と第一整流素子とを有し、
    前記第二電子素子は、第二スイッチ素子と第二整流素子とを有し、
    前記素子接続導体柱は複数の素子接続導体柱ユニットを有し、
    前記素子接続導体柱ユニットのうちの一つが、前記第一スイッチ素子と前記第二整流素子とを接続し、
    前記素子接続導体柱ユニットのうちの別の一つが、前記第二スイッチ素子と前記第一整流素子とを接続し、
    前記第一導体層は複数の第一導体層ユニットを有し、
    前記第二導体層は複数の第二導体層ユニットを有し、
    前記第一導体層ユニットのうちの一つの上に前記第一スイッチ素子が設けられ、
    前記第一導体層ユニットのうちの別の一つの上に前記第一整流素子が設けられ、
    前記第二導体層ユニットのうちの一つの上に前記第二スイッチ素子が設けられ、
    前記第二導体層ユニットのうちの別の一つの上に前記第二整流素子が設けられ、
    導電性を有し、前記第一導体層ユニットと前記第二導体層ユニットとを接続する層接続導体柱が設けられ、
    前記層接続導体柱は複数の層接続導体柱ユニットを有し、
    前記層接続導体柱ユニットのうちの一つが、前記第一スイッチ素子が設けられた前記第一導体層ユニットと前記第二整流素子が設けられた前記第二導体層ユニットとを接続し、
    前記層接続導体柱ユニットのうちの別の一つが、前記第二スイッチ素子が設けられた前記第二導体層ユニットと前記第一整流素子が設けられた前記第一導体層ユニットとを接続することを特徴とするモジュール。
  2. 前記第一スイッチ素子と前記第一整流素子とが導電性を有する導体箔で接続される、又は、前記第二スイッチ素子と前記第二整流素子とが導電性を有する導体箔で接続されることを特徴とする請求項１に記載のモジュール。
  3. 前記第一スイッチ素子に接続された第一制御端子と、
    前記第二スイッチ素子に接続された第二制御端子と、
    をさらに備えたことを特徴とする請求項１又は５のいずれかに記載のモジュール。
  4. 前記第一スイッチ素子、前記第一整流素子、前記第二スイッチ素子又は前記第二整流素子に接続された外部端子をさらに備えたことを特徴とする請求項１、５又は６のいずれか１項に記載のモジュール。
  5. 前記第一スイッチ素子及び前記第二スイッチ素子の各々がバイポーラトランジスタであることを特徴とする請求項１及び５乃至７のいずれか１項に記載のモジュール。
  6. 前記第一整流素子及び前記第二整流素子の各々がダイオードであることを特徴とする請求項１及び５乃至８のいずれか１項に記載のモジュール。
  7. 前記第一絶縁性基板の下方に設けられた第一放熱部材と、
    前記第二絶縁性基板の上方に設けられた第二放熱部材と、
    をさらに備えたことを特徴とする請求項１及び５乃至９のいずれか１項に記載のモジュール。
  8. 前記第一放熱部材及び前記第二放熱部材の各々は、熱伝導性を有する放熱箔であることを特徴とする請求項１０に記載のモジュール。
  9. 電力を制御するパワーモジュールと、
    前記パワーモジュールを制御する制御モジュールと、
    を備え、
    前記パワーモジュールは請求項１及び５乃至１１のいずれか１項に記載のモジュールであり、
    前記パワーモジュールの前記第一絶縁性基板の下方又は前記第二絶縁性基板の上方に設けられることを特徴とするモジュール組合体。
  10. 第一絶縁性基板と、前記第一絶縁性基板の上方に設けられた第一導体層と、前記第一導体層の上方に設けられた第一電子素子と、を有する第一絶縁性基板側部材を準備する工程と、
    第二絶縁性基板と、前記第二絶縁性基板の上方に設けられた第二導体層と、前記第二導体層の上方に設けられた第二電子素子と、を有する第二絶縁性基板側部材を準備する工程と、
    前記第二絶縁性基板の上下を反転させたうえで、前記第一電子素子と前記第二電子素子とを対向して配置し、前記第一電子素子と前記第二電子素子とを導電性を有する素子接続導体柱で接続する工程と、
    前記第一絶縁性基板と前記第二絶縁性基板との間に封止材を注入して配置する工程と、
    を備え、
    前記第一電子素子は、第一スイッチ素子と第一整流素子とを有し、
    前記第二電子素子は、第二スイッチ素子と第二整流素子とを有し、
    前記素子接続導体柱は複数の素子接続導体柱ユニットを有し、
    前記素子接続導体柱ユニットのうちの一つが、前記第一スイッチ素子と前記第二整流素子とを接続し、
    前記素子接続導体柱ユニットのうちの別の一つが、前記第二スイッチ素子と前記第一整流素子とを接続し、
    前記第一導体層は複数の第一導体層ユニットを有し、
    前記第二導体層は複数の第二導体層ユニットを有し、
    前記第一導体層ユニットのうちの一つの上に前記第一スイッチ素子が設けられ、
    前記第一導体層ユニットのうちの別の一つの上に前記第一整流素子が設けられ、
    前記第二導体層ユニットのうちの一つの上に前記第二スイッチ素子が設けられ、
    前記第二導体層ユニットのうちの別の一つの上に前記第二整流素子が設けられ、
    導電性を有し、前記第一導体層ユニットと前記第二導体層ユニットとを接続する層接続導体柱が設けられ、
    前記層接続導体柱は複数の層接続導体柱ユニットを有し、
    前記層接続導体柱ユニットのうちの一つが、前記第一スイッチ素子が設けられた前記第一導体層ユニットと前記第二整流素子が設けられた前記第二導体層ユニットとを接続し、
    前記層接続導体柱ユニットのうちの別の一つが、前記第二スイッチ素子が設けられた前記第二導体層ユニットと前記第一整流素子が設けられた前記第一導体層ユニットとを接続することを特徴とするモジュールの製造方法。
JP2013558261A 2013-02-28 2013-02-28 モジュール、モジュール組合体及びモジュールの製造方法 Active JP5657816B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/055443 WO2014132397A1 (ja) 2013-02-28 2013-02-28 モジュール、モジュール組合体及びモジュールの製造方法

Publications (2)

Publication Number Publication Date
JP5657816B1 true JP5657816B1 (ja) 2015-01-21
JPWO2014132397A1 JPWO2014132397A1 (ja) 2017-02-02

Family

ID=51427698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013558261A Active JP5657816B1 (ja) 2013-02-28 2013-02-28 モジュール、モジュール組合体及びモジュールの製造方法

Country Status (5)

Country Link
US (1) US9386698B2 (ja)
EP (1) EP2963683B1 (ja)
JP (1) JP5657816B1 (ja)
CN (1) CN104160503B (ja)
WO (1) WO2014132397A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463481B (zh) * 2015-04-28 2019-11-08 新电元工业株式会社 半导体模块以及半导体模块的制造方法
CN106463501B (zh) 2015-04-28 2019-08-30 新电元工业株式会社 半导体模块
CN105070695A (zh) * 2015-08-14 2015-11-18 株洲南车时代电气股份有限公司 双面散热电动汽车功率模块
CN105161477B (zh) * 2015-08-14 2019-10-18 株洲南车时代电气股份有限公司 一种平面型功率模块
CN108604588B (zh) * 2016-02-03 2021-12-17 新电元工业株式会社 半导体装置以及半导体装置的制造方法
JP6690280B2 (ja) * 2016-02-12 2020-04-28 株式会社豊田自動織機 半導体モジュール
CN109287129B (zh) * 2017-05-19 2022-04-08 新电元工业株式会社 电子模块
JP6423127B1 (ja) * 2017-11-10 2018-11-14 新電元工業株式会社 電子モジュール
JP7018459B2 (ja) * 2018-01-17 2022-02-10 新電元工業株式会社 電子モジュール
JP6999707B2 (ja) * 2018-01-17 2022-01-19 新電元工業株式会社 電子モジュール
US10517184B2 (en) 2018-02-09 2019-12-24 Eaton Intelligent Power Limited Configurable electronics packages

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006134990A (ja) * 2004-11-04 2006-05-25 Fuji Electric Holdings Co Ltd 半導体装置
JP2006186170A (ja) * 2004-12-28 2006-07-13 Nissan Motor Co Ltd 半導体装置
US20070229143A1 (en) * 2004-04-19 2007-10-04 Siemens Aktiengesellschaft Power Module
JP2009177038A (ja) * 2008-01-28 2009-08-06 Hitachi Ltd パワー半導体モジュール
WO2012157069A1 (ja) * 2011-05-16 2012-11-22 トヨタ自動車株式会社 パワーモジュール
JP2013021318A (ja) * 2011-07-11 2013-01-31 Internatl Rectifier Corp スタック型ハーフブリッジ電力モジュール
JP2013041939A (ja) * 2011-08-12 2013-02-28 Sanyo Electric Co Ltd 半導体モジュール及びそれを搭載したインバータ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350949B1 (en) * 2000-06-23 2002-02-26 Tyco Electronics Corp Sealed power distribution module
JP3941728B2 (ja) * 2003-04-07 2007-07-04 富士電機ホールディングス株式会社 電力用半導体装置
JP4075734B2 (ja) 2003-08-21 2008-04-16 株式会社デンソー 半導体装置の実装構造
JP5422466B2 (ja) * 2010-04-01 2014-02-19 日立オートモティブシステムズ株式会社 電力変換装置
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
JP2014199829A (ja) * 2011-07-29 2014-10-23 三洋電機株式会社 半導体モジュール及びそれを搭載したインバータ
JP2013038848A (ja) * 2011-08-04 2013-02-21 Honda Motor Co Ltd 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070229143A1 (en) * 2004-04-19 2007-10-04 Siemens Aktiengesellschaft Power Module
JP2006134990A (ja) * 2004-11-04 2006-05-25 Fuji Electric Holdings Co Ltd 半導体装置
JP2006186170A (ja) * 2004-12-28 2006-07-13 Nissan Motor Co Ltd 半導体装置
JP2009177038A (ja) * 2008-01-28 2009-08-06 Hitachi Ltd パワー半導体モジュール
WO2012157069A1 (ja) * 2011-05-16 2012-11-22 トヨタ自動車株式会社 パワーモジュール
JP2013021318A (ja) * 2011-07-11 2013-01-31 Internatl Rectifier Corp スタック型ハーフブリッジ電力モジュール
JP2013041939A (ja) * 2011-08-12 2013-02-28 Sanyo Electric Co Ltd 半導体モジュール及びそれを搭載したインバータ

Also Published As

Publication number Publication date
US9386698B2 (en) 2016-07-05
EP2963683A4 (en) 2016-11-23
WO2014132397A1 (ja) 2014-09-04
EP2963683A1 (en) 2016-01-06
JPWO2014132397A1 (ja) 2017-02-02
CN104160503B (zh) 2017-03-08
EP2963683B1 (en) 2017-08-30
CN104160503A (zh) 2014-11-19
US20150189756A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
JP5657816B1 (ja) モジュール、モジュール組合体及びモジュールの製造方法
KR101926854B1 (ko) 반도체 장치
JP4803241B2 (ja) 半導体モジュール
US10217690B2 (en) Semiconductor module that have multiple paths for heat dissipation
JP2010087400A (ja) 半導体装置
JP2015099846A (ja) 半導体装置および半導体装置の製造方法
JP2008270527A (ja) 電力用半導体モジュール
JP2020013987A (ja) パワーモジュール構造
KR20130045596A (ko) 전력 모듈 패키지 및 그 제조방법
KR20130011149A (ko) 전력 모듈 패키지 및 그 제조방법
JP2020129895A (ja) 電力変換装置
JP2017191904A (ja) 半導体装置の放熱構造
JP2019216189A (ja) 半導体装置
JP2012074730A (ja) 電力用半導体モジュール
WO2022059251A1 (ja) 半導体装置
JP5477157B2 (ja) 半導体装置
KR101776425B1 (ko) 파워 모듈
JP2010177619A (ja) 半導体モジュール
JP2017079307A (ja) 半導体装置および半導体装置の製造方法
JP2013062551A (ja) 半導体装置
JP5682511B2 (ja) 半導体モジュール
JP5277806B2 (ja) 半導体装置
JP2016195179A (ja) スイッチング素子ユニット
JP2016101071A (ja) 半導体装置
JP4810898B2 (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141126

R150 Certificate of patent or registration of utility model

Ref document number: 5657816

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150