JP2000031360A - マルチチップモジュール - Google Patents

マルチチップモジュール

Info

Publication number
JP2000031360A
JP2000031360A JP10192654A JP19265498A JP2000031360A JP 2000031360 A JP2000031360 A JP 2000031360A JP 10192654 A JP10192654 A JP 10192654A JP 19265498 A JP19265498 A JP 19265498A JP 2000031360 A JP2000031360 A JP 2000031360A
Authority
JP
Japan
Prior art keywords
solder
integrated circuit
semiconductor integrated
circuit element
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10192654A
Other languages
English (en)
Inventor
Toru Nishikawa
徹 西川
Masahide Harada
正英 原田
Kaoru Katayama
薫 片山
Takeshi Miitsu
健 三井津
Takayuki Uda
隆之 宇田
Takahiro Oguro
崇弘 大黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10192654A priority Critical patent/JP2000031360A/ja
Priority to EP99305307A priority patent/EP0997938A3/en
Priority to US09/348,260 priority patent/US6281575B1/en
Publication of JP2000031360A publication Critical patent/JP2000031360A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】発熱部材背面に冷却部材（構造体）がはんだに
より直接固着される場合、固着部の余剰はんだを多く吸
収するとともに、半導体集積回路素子の温度分布を均一
化する構造を提供することにある。 【解決手段】はんだ固着８するために冷却構造体上に形
成するメタライズが、半導体集積回路素子３のはんだ固
着用背面メタライズ４よりも大きくなるように固着する
ようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、はんだ固着構造を
もつマルチチップモジュールに関して、はんだ固着厚さ
が不均一であることにより、発生する余剰はんだを効率
よく処理すると共に、半導体集積回路素子の温度分布を
均一化する構造に関するものである。
【０００２】
【従来の技術】マルチチップモジュールにおける半導体
集積回路素子は、動作周波数の高速化とともに、発熱量
も増加する傾向にある。半導体集積回路素子からの発熱
の冷却としては、発熱量に応じて、空冷，風冷および水
冷方式が使われている。もっとも冷却性能の高い水冷方
式においても、発熱量が増大するにつれて、半導体集積
回路素子の背面と水冷用の冷却部材との間の伝熱構造に
関して、より効率の良いものを採用する必要が出てきて
いる。
【０００３】この伝熱方式としては、くし歯方式、熱伝
導グリースまたは接着剤伝熱方式およびはんだ固着伝熱
方式が検討されている。これらの中では、熱伝導率の高
いはんだ（低融点金属）により固着したはんだ固着方式
がもっとも高効率な冷却構造である。はんだによる固着
方式は、たとえばＵＳＰ５３２５２６５号公報，特開昭
６０−２５３２４８号公報，特開昭５４−７８９８２号
公報，特開平６−７７３６１号公報，特開平６−２１２
７８号公報，特開平５−１６０３０６号公報に開示され
ている。
【０００４】はんだ固着方式においては、半導体集積回
路素子、それらが搭載される搭載基板および冷却部材の
そり、厚さ不均一および凹凸等により、固着部のはんだ
の厚さにばらつきがある。このばらつきを固着部のはん
だで吸収するためには、（１）はんだの厚みに応じたは
んだ量を供給する、（２）一定量のはんだを供給し余っ
たはんだを処理することが考えられる。（１）のために
は、固着部のはんだ厚さを測定する工程が必要となる。
【０００５】そこで、工程簡略化のための余剰はんだ処
理技術が、特開昭５４−７８９８２号公報，特開平６−
２１２７８号公報，特開平５−１６０３０６号公報に開
示されている。これらには、半導体集積回路素子等の発
熱部品の背面にはんだ固着される冷却部材に、各発熱部
品に対応した場所に穴（孔）を設けておき、はんだを供
給（注入）することにより発熱部品と冷却部材との間の
隙間を埋めつつ、その穴（孔）部で余剰はんだを処理し
て、固着部のはんだ厚さばらつきを吸収することが示さ
れている。
【０００６】
【発明が解決しようとする課題】上記従来技術では、は
んだ固着部の厚さばらつきに伴う余剰はんだ処理技術が
示されているが、次に示すような課題があった。これら
の技術においては、余剰はんだは冷却部品にあけられた
穴に充填されるが、その量は、それぞれの固着部に使わ
れるはんだ量により異なる、すなわち露出する穴内部の
はんだ面の位置が異なるようになる。これは、特開昭５
４−７８９８２号公報，特開平５−１６０３０６号公報
に示されているように空冷方式で冷却する場合のような
比較的低発熱の場合には、有効な手段である。
【０００７】しかし、発熱量が大きい場合、水冷方式で
効率よく熱を伝えるためには、高さの違う穴の部分のは
んだ面からの熱伝導を工夫する必要がある。そこで、上
記特開平６−２１２７８号公報では、はんだ供給、処理
のための穴を含む熱伝導板と冷却水の流れる冷却構造体
の間を低粘性の熱伝導材料で接触させることにより、熱
伝導を確保している。
【０００８】しかし、半導体集積回路素子の高発熱化に
伴い、より高効率な冷却構造にする必要があり、冷却構
造体を半導体集積回路素子の背面に直接はんだ固着する
構造が望まれている。この場合、従来技術のように穴の
あいた構造で、固着部のはんだ厚さばらつきによるはん
だ量ばらつきを吸収することは不可能である。
【０００９】本発明の目的は、このような半導体集積回
路素子等の発熱部材からの高発熱を効率よく冷却するた
めに、発熱部材背面に冷却部材（構造体）がはんだによ
り直接固着されるようなマルチチップモジュールに関し
て、固着部の余剰はんだを多く吸収する構造を提供する
ことにある。さらに、半導体集積回路素子の不均一発熱
に伴う温度分布を、均一化する構造を提供することにあ
る。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、基板上に複数個の半導体集積回路素子を
搭載し、それらの背面に放熱用の冷却部材をはんだによ
り固着するマルチチップモジュールにおいて、はんだ固
着するために冷却部材上に形成するメタライズが、半導
体集積回路素子のはんだ固着用背面メタライズよりも大
きいことを特徴とするものである。また、冷却部材上に
形成するメタライズの中心と半導体集積回路素子の背面
メタライズの中心をずらしてはんだ固着したことを特徴
とする。また、半導体集積回路素子の不均一発熱による
温度分布の均一化のために、高発熱領域側のはんだ巾が
広くなるようにずらして固着したことを特徴とする。
【００１１】
【発明の実施の形態】以下、本発明の実施例を図に従っ
て説明する。
【００１２】図１は、本発明の一実施例を示すマルチチ
ップモジュールの断面図である。図１において、半導体
集積回路素子３は、はんだボール２を介して多層配線基
板１に電気的に接続してある。また、電気的接続のない
背面にはメタライズ４が形成されており、固着はんだ８
により冷却構造体６上のメタライズ５と接合されてい
る。冷却構造体６は、多層配線基板１上に封止はんだ９
により接合されており、半導体集積回路素子３の搭載さ
れた多層配線基板１を封止する構造となる。半導体集積
回路素子３から発生した熱は、主に、固着はんだ８、冷
却構造体６を通過して、冷媒７に伝導することにより高
効率に冷却される。
【００１３】冷却構造体上に形成されるメタライズ４
は、固着はんだ８が不必要な領域に流出するのを防ぎ、
冷却すべき半導体集積回路素子の背面部に固着はんだ８
を保持するとともに、多層配線基板１と半導体集積回路
素子３との間のはんだボール２を用いた電気的接続部に
接触してショートすることがないようにしている。固着
はんだ８部の厚さは、半導体集積回路素子３、それらが
搭載される多層配線基板１および冷却構造体６のそり、
厚さ不均一および凹凸等によりばらつきがある。
【００１４】したがって、固着はんだ８の厚さが最大の
部分にあわせて、一定量のはんだを供給した場合、厚さ
の小さい他の部分では余分なはんだが余剰はんだとして
側面に排出される。そこで、本発明では、このばらつき
による正規（必要）はんだ量の違いを吸収するために、
冷却構造体６上に形成するメタライズ５の形状を半導体
集積回路素子３の背面メタライズ４よりも大きくし、ま
た、それらの中心をずらして固着するようにする。
【００１５】本発明において、余剰はんだの吸収量を増
加させる手段について、図２から４を用いて説明する。
図２は、本発明における余剰はんだの断面形状の説明
図、図３は、本発明におけるメタライズ寸法による余剰
はんだ形状の変化を示すはんだ固着部の部分断面図例、
図４は、本発明におけるずれ量による余剰はんだ形状の
変化を示すはんだ固着部の部分断面図例である。
【００１６】本発明では、上記の通り、図２(a)に示す
ように、半導体集積回路素子３の背面メタライズ４に対
して、冷却構造体６のメタライズ５を大きくし、中心を
ずらすようにする。ある辺での固着はんだの断面形状
は、図２(b)に示すようになる。斜線で示している部分
が正規（必要）はんだ量が供給された場合の断面形状１
２を示しており、余分なはんだが供給された場合の余剰
はんだの形状１３は、はんだの表面張力により円弧の一
部となる。固着によるはんだの内圧上昇と表面張力がバ
ランスをとりながら一様に変形し、余剰はんだの曲率半
径は余剰はんだ量の増大とともに小さくなり、図２(c)
のように半円となるときに曲率半径は最小となる。それ
以上に余剰はんだ量がある場合には、はんだはそれ以上
に一様には変形できず局部的に集まり始めるため、形状
制御ができなくなる。したがって、曲率半径が最小にな
る時の余剰はんだ量が、許容余剰はんだ量となる。
【００１７】ずらして固着する場合には、余剰はんだの
巾は辺により異なるようになり、巾が最大の辺において
余剰はんだの断面形状が半円になる時が、許容はんだ量
となる。許容余剰はんだ量（余剰はんだの吸収量）を大
きくするためには、断面形状が半円となるときの曲率半
径を大きくすればよい。たとえば、図３に示すように冷
却構造体６上のメタライズ５を半導体集積回路素子３背
面メタライズ４に対して、同図(a)から(b),(c)と大きく
することによって、半円となるときの曲率半径をr1,r2,
r3と大きくでき、許容余剰はんだ量を増やすことが可能
となる。
【００１８】さらに、同じメタライズの組合せにおいて
も、図４に示したように、半導体集積回路素子３の背面
メタライズ４と冷却構造体６のメタライズ５を同図(a)
から(b),(c)とずらす量を大きくすることにより、余剰
はんだ量を増やすことが可能となる。ここで、許容余剰
はんだ量は、ずらすことによって巾の広くなった辺では
増加するが、一方で、巾が狭くなる辺においては減少す
る。したがって、全体として許容余剰はんだ量が増える
ように、ずれ量を選定する必要がある。
【００１９】図５は、本発明におけるメタライズ寸法と
許容余剰はんだ量の関係を示す特性図例、図６は、本発
明における固着時のずれ量と許容余剰はんだ量の関係を
示す特性図例である。これらは、許容余剰はんだ量を増
加させることに対して、上述した、メタライズ形状を大
きくすること、ずらして固着することの効果を、半導体
集積回路素子３の背面メタライズ４が□10mmの場合を例
として定量的に示したものである。
【００２０】図７は、本発明における半導体集積回路素
子の温度分布の均一化を示したものである。半導体集積
回路素子３の発熱は固着はんだを介して冷却構造体６に
より冷却される。半導体集積回路素子３は、通常不均一
な発熱形態であり、図７に例示したように高発熱領域と
低発熱領域に分けられる。同図(b)に示したように、メ
タライズが小さく中心をあわせてはんだ固着した場合、
発熱分布に応じた大きな温度分布となる。これに対し
て、冷却構造体６のメタライズ５を大きくして中心を高
発熱領域側のはんだ巾が広くなるようにずらすことによ
り、高発熱領域側がより冷却されやすくすることができ
る。この結果、高発熱領域側の温度を下げることがで
き、半導体集積回路素子３内の温度分布を均一化するこ
とができる。
【００２１】
【発明の効果】本発明により、はんだ固着部における余
剰はんだの吸収量を増大させることができ、はんだ厚さ
に応じて細かく制限してはんだを供給し固着する必要が
なくなるため、工程を簡略化できる。また、高発熱領域
側のはんだ巾を広くすることにより冷却効率を向上で
き、半導体集積回路素子の温度分布を均一化できる。
【図面の簡単な説明】
【図１】本発明の一実施例となるマルチチップモジュー
ルの断面図。
【図２】(a)ないし(c)は本発明における余剰はんだの断
面形状の説明図。
【図３】(a)ないし(c)は本発明におけるメタライズ寸法
による余剰はんだ形状の変化を示すはんだ固着部の部分
断面図。
【図４】(a)ないし(c)は本発明におけるずれ量による余
剰はんだ形状の変化を示すはんだ固着部の部分断面図。
【図５】(a)ないし(f)及び(g)は本発明における各冷却
構造体の断面図及びメタライズ寸法と許容余剰はんだ量
の関係を示す特性図。
【図６】(a)及び(ｂ)は本発明における冷却構造体の断
面図及び固着時のずれ量と許容余剰はんだ量の関係を示
す特性図。
【図７】(a)および(ｂ)は本発明における半導体集積回
路素子の温度分布の均一化を示す特性図。
【符号の説明】
１…多層配線基板、２…はんだボール、３…半導体集積
回路素子、４…半導体集積回路素子の背面メタライズ、
５…冷却構造体のメタライズ、６…冷却構造体、７…冷
媒通路、８…固着はんだ、９…封止はんだ、１０…接続
ピン、１１…接続ピン付けはんだ、１２…正規はんだの
断面形状、１３…余剰はんだの断面形状、１４…半導体
集積回路素子からの熱の流れ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片山 薫 神奈川県秦野市堀山下１番地株式会社日立 製作所汎用コンピュータ事業部内 (72)発明者 三井津 健 神奈川県秦野市堀山下１番地株式会社日立 製作所汎用コンピュータ事業部内 (72)発明者 宇田 隆之 神奈川県秦野市堀山下１番地株式会社日立 製作所汎用コンピュータ事業部内 (72)発明者 大黒 崇弘 神奈川県秦野市堀山下１番地株式会社日立 製作所汎用コンピュータ事業部内 Ｆターム(参考） 5F036 AA01 BB14 BB41 BC06 BE09

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】基板上に複数個の半導体集積回路素子を搭
    載し、それらの背面に放熱用の冷却部材をはんだにより
    固着するマルチチップモジュールにおいて、はんだ固着
    する冷却部材上に形成するメタライズが、半導体集積回
    路素子のはんだ固着用背面メタライズよりも大きいこと
    を特徴とするマルチチップモジュール。
  2. 【請求項２】請求項１において、冷却部材上に形成する
    メタライズの中心と半導体集積回路素子の背面メタライ
    ズの中心をずらしてはんだ固着したことを特徴とするマ
    ルチチップモジュール。
  3. 【請求項３】請求項２において、ずらし量を冷却部材上
    のメタライズと半導体集積回路素子の背面メタライズの
    大きさ(寸法)の差の四分の一以上としたことを特徴とす
    るマルチチップモジュール。
  4. 【請求項４】請求項２または３において、高発熱領域と
    低発熱領域からなる半導体集積回路素子の高発熱領域側
    のはんだ巾が広くなるようにずらして固着したことを特
    徴とするマルチチップモジュール。
JP10192654A 1998-07-08 1998-07-08 マルチチップモジュール Pending JP2000031360A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10192654A JP2000031360A (ja) 1998-07-08 1998-07-08 マルチチップモジュール
EP99305307A EP0997938A3 (en) 1998-07-08 1999-07-05 Multi-chip module
US09/348,260 US6281575B1 (en) 1998-07-08 1999-07-07 Multi-chip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10192654A JP2000031360A (ja) 1998-07-08 1998-07-08 マルチチップモジュール

Publications (1)

Publication Number Publication Date
JP2000031360A true JP2000031360A (ja) 2000-01-28

Family

ID=16294842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10192654A Pending JP2000031360A (ja) 1998-07-08 1998-07-08 マルチチップモジュール

Country Status (3)

Country Link
US (1) US6281575B1 (ja)
EP (1) EP0997938A3 (ja)
JP (1) JP2000031360A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7581585B2 (en) 2004-10-29 2009-09-01 3M Innovative Properties Company Variable position cooling apparatus

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770513B1 (en) * 1999-12-16 2004-08-03 National Semiconductor Corporation Thermally enhanced flip chip packaging arrangement
US6462410B1 (en) * 2000-08-17 2002-10-08 Sun Microsystems Inc Integrated circuit component temperature gradient reducer
US6724078B1 (en) * 2000-08-31 2004-04-20 Intel Corporation Electronic assembly comprising solderable thermal interface
JP3934565B2 (ja) * 2003-02-21 2007-06-20 富士通株式会社 半導体装置
US7239016B2 (en) * 2003-10-09 2007-07-03 Denso Corporation Semiconductor device having heat radiation plate and bonding member
US7535714B1 (en) * 2007-10-31 2009-05-19 International Business Machines Corporation Apparatus and method providing metallic thermal interface between metal capped module and heat sink
US9082633B2 (en) * 2011-10-13 2015-07-14 Xilinx, Inc. Multi-die integrated circuit structure with heat sink

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034468A (en) * 1976-09-03 1977-07-12 Ibm Corporation Method for making conduction-cooled circuit package
JPS5478982A (en) 1977-12-06 1979-06-23 Fujitsu Ltd Semiconductor device and its manufacture
US4561011A (en) * 1982-10-05 1985-12-24 Mitsubishi Denki Kabushiki Kaisha Dimensionally stable semiconductor device
JPS60253248A (ja) 1984-05-30 1985-12-13 Hitachi Ltd 熱伝導冷却モジユ−ル装置
JPS6332956A (ja) * 1986-07-26 1988-02-12 Nec Corp パツケ−ジ
JPS63100759A (ja) * 1986-10-17 1988-05-02 Hitachi Ltd Ｉｃチツプの冷却装置
CA2002213C (en) 1988-11-10 1999-03-30 Iwona Turlik High performance integrated circuit chip package and method of making same
JPH0382144A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd 半導体装置の封止構造
JPH04103149A (ja) * 1990-08-23 1992-04-06 Hitachi Ltd パッケージ封止方法および半導体装置
JP3018554B2 (ja) * 1991-04-25 2000-03-13 株式会社日立製作所 半導体モジュ−ル及びその製造方法
JPH05160306A (ja) 1991-12-05 1993-06-25 Fujitsu Ltd 放熱構造
US5396403A (en) * 1993-07-06 1995-03-07 Hewlett-Packard Company Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7581585B2 (en) 2004-10-29 2009-09-01 3M Innovative Properties Company Variable position cooling apparatus

Also Published As

Publication number Publication date
EP0997938A2 (en) 2000-05-03
EP0997938A3 (en) 2002-08-14
US6281575B1 (en) 2001-08-28

Similar Documents

Publication Publication Date Title
US7813133B2 (en) Semiconductor device
US5021924A (en) Semiconductor cooling device
US7209354B2 (en) Ball grid array package with heat sink device
EP0871352B1 (en) Integrated circuit device cooling structure
JP3639505B2 (ja) プリント配線基板及び半導体装置
JP6027133B2 (ja) 集積回路（ｉｃ）チップのための放熱構造の設計
US20040061218A1 (en) Integrated circuit heat dissipation system
JPH10200278A (ja) 冷却装置
US5705854A (en) Cooling apparatus for electronic device
JP2000031360A (ja) マルチチップモジュール
JP2001244391A (ja) マルチチップモジュールの冷却構造
US6534860B2 (en) Thermal transfer plate
US8269339B2 (en) Underfill film having thermally conductive sheet
JP2803603B2 (ja) マルチチップパッケージ構造
JPH05326761A (ja) 熱伝導スペーサーの実装構造
US20090159315A1 (en) Wiring substrate
JPH1168360A (ja) 半導体素子の冷却構造
JPH10294580A (ja) 発熱体の伝熱部品
JPH11238985A (ja) プリント回路板実装部品の冷却構造
JP2610492B2 (ja) 半導体装置の冷却実装構造
JP3068488B2 (ja) プリント基板
US6163474A (en) Memory card which is thermally controlled
JP2518031B2 (ja) Ｌｓｉパッケ―ジの冷却構造
JPH10190268A (ja) 電子機器の冷却装置
JP2006135202A (ja) 電子機器の放熱構造