DE102016214155B4 - Halbleiteranordnung - Google Patents

Halbleiteranordnung Download PDF

Info

Publication number
DE102016214155B4
DE102016214155B4 DE102016214155.4A DE102016214155A DE102016214155B4 DE 102016214155 B4 DE102016214155 B4 DE 102016214155B4 DE 102016214155 A DE102016214155 A DE 102016214155A DE 102016214155 B4 DE102016214155 B4 DE 102016214155B4
Authority
DE
Germany
Prior art keywords
coating
semiconductor element
semiconductor
aluminum structure
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016214155.4A
Other languages
English (en)
Other versions
DE102016214155A1 (de
Inventor
Daisuke Murata
Yuji Imoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102016214155A1 publication Critical patent/DE102016214155A1/de
Application granted granted Critical
Publication of DE102016214155B4 publication Critical patent/DE102016214155B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3656—Formation of Kirkendall voids

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Halbleiteranordnung, aufweisend:- ein isolierendes Substrat (1);- eine Aluminiumstruktur (2), die aus einem reinem Aluminiumwerkstoff oder einem Aluminiumlegierungswerkstoff hergestellt und an dem isolierenden Substrat (1) ausgebildet ist;- eine Beschichtung (3a, 3b), die an einer Oberfläche der Aluminiumstruktur (2) ausgebildet ist; und- ein Halbleiterelement (4a, 4b), das mit der Beschichtung (3a, 3b) verbunden ist, wobei:- eine Dicke der Beschichtung (3a, 3b) 10 µm oder mehr beträgt,- die Beschichtung (3a, 3b) eine erste und eine zweite Beschichtung (3a, 3b) aufweist, die nebeneinander angeordnet sind,- das Halbleiterelement (4a, 4b) ein erstes und ein zweites Halbleiterelement (4a, 4b) aufweist, die jeweils mit der ersten und der zweiten Beschichtung (3a, 3b) verbunden sind,- das erste Halbleiterelement (4a) dünner als das zweite Halbleiterelement (4) ist,- die erste Beschichtung (3a) dicker als die zweite Beschichtung (3b) ist und- jede der ersten und zweiten Beschichtungen (3a, 3b) über die gesamte Dicke davon in einer Richtung von der Aluminiumstruktur (2) auf das Halbleiterelement (4a, 4b) zu dasselbe Material aufweist, weiter aufweisend ein Lot (5), das das Halbleiterelement (4a, 4b) mit der Beschichtung (3a, 3b) verbindet.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleiteranordnung, bei der eine Beschichtung an einer Oberfläche einer Aluminiumstruktur an einem isolierenden Substrat ausgebildet und ein Halbleiterelement mit der Beschichtung verbunden ist.
  • Hintergrund
  • Bei Automobilen oder Zügen, die durch Elektromotoren angetrieben sind, werden Halbleiteranordnungen als Inverter oder regenerative Konverter verwendet, welche die Motoren steuern und/oder regeln. Bei solchen Halbleiteranordnungen ist eine Beschichtung an einer Oberfläche einer Aluminiumstruktur eines isolierenden Substrats ausgebildet und ein Halbleiterelement mit der Beschichtung verbunden. Bei herkömmlichen Halbleiteranordnungen liegt eine Beschichtungsdicke, die zum Verbinden erforderlich ist, in der Größenordnung von 3 bis 5 µm, wobei die Beschichtungsdicke aus Gründen einer thermischen Beständigkeit oder dergleichen vorzugsweise gering ist (z. B. vgl. JP H07- 122 678 A ).
  • Wenn ein Halbleiterelement mit einem Betrieb beginnt und Wärme erzeugt, wodurch Temperaturschwankungen erzeugt werden, wird eine thermische Belastung erzeugt, da ein großer Unterschied in einem linearen Ausdehnungskoeffizienten zwischen der Aluminiumstruktur und dem isolierenden Substrat existiert. Daher wird die Aluminiumstruktur, die anfällig für eine plastische Verformung ist, aufgrund der thermischen Belastung verformt. Bei dem Fall der herkömmlichen Beschichtungsdicke von der Größenordnung von 3 bis 5 µm wird der Einfluss dieser Verformung über die Beschichtung und Lot auf das Halbleiterelement übertragen, wodurch auch das Halbleiterelement verformt wird. Dies kann eine Änderung von Eigenschaften des Halbleiterelements verursachen, was sogar zu einer Zerstörung des Halbleiterelements führen kann. Spezielle Maßnahmen können erforderlich sein, da die Belastung, die an das Element angelegt wird, sich erhöht, wenn das Halbleiterelement dünner wird.
  • Die US 2014 / 0 054 757 A1 zeigt offenbart ein Halbleiterbauelement, das eine Wärmebelastung einer Lotschicht reduzieren und gleichzeitig einen Anstieg des Wärmewiderstands unterdrücken kann. Die Halbleitervorrichtung weist auf ein Halbleiterelement, eine Lotschicht, die auf mindestens einer Oberfläche des Halbleiterelements angeordnet ist, und einen Leiterrahmen, der auf der Lotschicht so angeordnet ist, dass ein poröser Nickelplattierungsteil zwischen dem Leiterrahmen und der Lotschicht liegt.
  • Die JP 2014- 143 407 A beschreibt ein Halbleiterbauelement nach Art einer Beleuchtungsvorrichtung. Diese weist auf ein Beleuchtungsteil; eine Steuerung zum Steuern des Beleuchtungsteils; und ein Bedienteil zur Annahme einer Anweisung hinsichtlich der Verarbeitung durch die Steuerung. Das Bedienteil umfasst erste Anweisungsmittel zum Annehmen von Anweisungen zum Aktivieren oder Deaktivieren einer Steuereinstellung zum Ein- und Ausschalten des Beleuchtungsteils gemäß einer festgelegten Zeit oder Dauer; und zweite Mittel zur Annahme anderer Anweisungen zur Steuerung des Beleuchtungsteils. Nach Annahme der Anweisung von der ersten Anweisungseinrichtung, aber bevor die Ein- und Ausschaltsteuerungseinstellung des Beleuchtungsteils gemäß der festgelegten Zeit oder Dauer ausgeführt wird, bricht die Steuerung die Ein- und Ausschaltsteuerungseinstellung des Beleuchtungsteils ab Beleuchtungsteil gemäß der angegebenen Zeit und Dauer, wenn die Anweisung von der ersten Anweisungseinrichtung erneut angenommen wird, und hebt die Ein- und Ausschaltsteuerungseinstellung des Beleuchtungsteils gemäß der angegebenen Zeit und Dauer nicht auf, wenn die Anweisung von angenommen wird zweite Anweisung bedeutet.
  • Die US 2014 / 0 029 234 A1 betrifft eine oberflächenmontierte Gehäusestruktur für ein Halbleiterbauelement, die eine verbesserte thermomechanische Zuverlässigkeit und robustere Gehäuseverbindungen einer zweiten Stufe oder Ebene ergibt. Die oberflächenmontierte Gehäusestruktur umfasst ein Untermodul mit einer dielektrischen Schicht, Halbleiterbauelementen, die an der dielektrischen Schicht angebracht sind, mit einer Metallverbindungsstruktur einer ersten Stufe oder Ebene, die elektrisch mit den Halbleiterbauelementen gekoppelt ist, und einer E/A-Verbindung der zweiten oder Ebene, die elektrisch mit der ersten oder Ebene gekoppelt ist Verbindung und Bildung auf der dielektrischen Schicht auf einer Seite gegenüber den Halbleiterbauelementen, wobei die E/A-Verbindung der zweiten Ebene konfiguriert ist, ein Untermodul mit einer externen Schaltung zu verbinden. Die Halbleitervorrichtungen des Untermoduls sind an der ersten Oberfläche einer mehrschichtigen Substratstruktur angebracht, wobei ein dielektrisches Material zwischen der dielektrischen Schicht und der mehrschichtigen Substratstruktur positioniert ist, um Lücken in der oberflächenmontierten Struktur auszufüllen und zusätzliche strukturelle Integrität dazu bereitzustellen
  • Die JP 2014- 216 459 A , JP 2004- 119 944 A , US 2014 / 0 284 797 A1 und die US 2014 / 0 021 620 A1 schlagen dazu ähnliche Halbleiterbauelemente mit vergleichbaren Gehäusestrukturen vor.
  • Die JP 2014- 127 535 A schließlich offenbart eine Halbleitervorrichtung, die es jedem Halbleiterelement ermöglicht, eine ausreichende Bindungsfestigkeit zu erreichen, indem die Druckungleichmäßigkeit zwischen Halbleiterelementen verringert wird, selbst wenn mehrere Halbleiterelemente erhitzt und unter Druck gesetzt werden. Eine derartige Halbleitervorrichtung weist auf ein erstes Halbleiterelement, ein zweites Halbleiterelement, das dicker als das erste Halbleiterelement ist, und ein isolierendes Substrat, das mit einer Verdrahtungsschicht versehen ist. Das erste Halbleiterelement und die Verdrahtungsschicht werden über eine erste Sinterschicht verbunden, die unter Verwendung eines Silberpulvers gesintert wird. Das zweite Halbleiterelement und die Verdrahtungsschicht werden über eine zweite Sinterschicht verbunden, die unter Verwendung eines Sintermetalls gesintert wird, das eine größere Volumenkontraktionsrate als das Silberpulver aufweist.
  • Zusammenfassung
  • Die vorliegende Erfindung wurde gemacht, um die oben beschriebenen Probleme zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleiteranordnung bereitzustellen, die eingerichtet ist, Eigenschaftsveränderungen zu verhindern und eine Betriebssicherheit zu verbessern.
  • Die der Erfindung zu Grunde liegende Aufgabe wird bei einer Halbleiteranordnung erfindungsgemäß mit den Merkmalen des Anspruchs 1 und alternativ bei einer Halbleiteranordnung erfindungsgemäß mit den Merkmalen des Anspruchs 2 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der jeweiligen abhängigen Ansprüche.
  • Gemäß der vorliegenden Erfindung umfasst eine Halbleiteranordnung: ein isolierendes Substrat; eine Aluminiumstruktur, die aus einem reinem Aluminiumwerkstoff oder einem Aluminiumlegierungswerkstoff hergestellt und an dem isolierenden Substrat ausgebildet ist; eine Beschichtung, die an einer Oberfläche der Aluminiumstruktur ausgebildet ist; und ein Halbleiterelement, das mit der Beschichtung verbunden ist, wobei eine Dicke der Beschichtung 10 µm oder mehr beträgt. Die Beschichtung weist eine erste und eine zweite Beschichtung auf, die nebeneinander angeordnet sind. Das Halbleiterelement weist ein erstes und ein zweites Halbleiterelement auf, die jeweils mit der ersten und der zweiten Beschichtung verbunden sind. Das erste Halbleiterelement ist dünner als das zweite Halbleiterelement. Die erste Beschichtung ist dicker als die zweite Beschichtung. Jede der ersten und zweiten Beschichtungen weist über die gesamte Dicke davon in einer Richtung von der Aluminiumstruktur auf das Halbleiterelement zu dasselbe Material auf.
  • Gemäß einer ersten Lösung der der Erfindung zu Grunde liegenden Aufgabe ist ein Lot ausgebildet, welches das Halbleiterelement mit der Beschichtung verbindet.
  • Gemäß einer zweiten Lösung der der Erfindung zu Grunde liegenden Aufgabe ändert sich eine Dicke der Beschichtung direkt unterhalb des Halbleiterelements.
  • Bei der vorliegenden Erfindung beträgt die Dicke der Beschichtung 10 µm oder mehr. Dies macht es weniger wahrscheinlich, dass das Halbleiterelement durch die aufgrund einer Wärmebelastung verformte Aluminiumstruktur beeinträchtigt wird. Daher ist es möglich, Eigenschaftsveränderungen aufgrund der Verformung des Halbleiterelements zu verhindern und die Betriebssicherheit (Arbeitslebensdauer) gegen Zerstörung des Halbleiterelements zu verbessern.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden deutlicher aus der folgenden Beschreibung.
  • Kurze Beschreibung der Zeichnungen
    • 1 ist eine Querschnittsdarstellung, die eine Halbleiteranordnung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 2 ist ein Diagramm, das Ergebnisse einer Messung der Härte einer Beschichtung zeigt.
    • 3 ist ein Diagramm, das eine plastische Verformung der Aluminiumstruktur zeigt, die eine herkömmliche Beschichtungsdicke hat.
    • 4 ist ein Diagramm, das eine plastische Verformung der Aluminiumstruktur zeigt, die eine Beschichtungsdicke von 10 µm hat.
    • 5 ist ein Diagramm, das eine kumulative Fehlerrate gegenüber einer Arbeitszykluszahl zeigt.
    • 6 ist eine Querschnittsdarstellung, die eine Halbleiteranordnung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 7 ist eine Querschnittsdarstellung, die eine Halbleiteranordnung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt
    • 8 ist eine Querschnittsdarstellung, die eine Halbleiteranordnung gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 9-10 sind Querschnittdarstellungen, die Abwandlungen der Halbleiteranordnung gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigen.
    • 11 ist eine Querschnittsdarstellung, die eine Halbleiteranordnung gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 12-13sind Draufsichten, die eine teilweise vergrößerte Darstellung der Halbleiteranordnung gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigen.
    • 14-17sind Querschnittsdarstellungen, die Abwandlungen der Halbleiteranordnung gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigen.
  • Beschreibung von Ausführungsbeispielen
  • Eine Halbleiteranordnung gemäß den Ausführungsbeispielen der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. Dieselben Komponenten werden mit denselben Symbolen gekennzeichnet und eine wiederholte Beschreibung davon wird ausgelassen.
  • Erstes Ausführungsbeispiel
  • 1 ist eine Querschnittdarstellung, die eine Halbleiteranordnung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Eine Aluminiumstruktur 2, die aus einem reinem Aluminiumwerkstoff oder einem Aluminiumlegierungswerkstoff hergestellt ist, ist an einem isolierenden Substrat 1 ausgebildet. Beschichtungen 3a und 3b sind an einer Oberfläche der Aluminiumstruktur 2 ausgebildet. Die Beschichtungen 3a und 3b sind nebeneinander angeordnet. Die Beschichtungen 3a und 3b sind Nickelbeschichtungen und haben eine Dicke von 10 µm oder mehr.
  • Halbleiterelemente 4a und 4b sind jeweils über ein Lot 5 mit den Beschichtungen 3a und 3b verbunden. Eine Elektrode 6 ist über ein Lot 7 mit oberen Oberflächen der Halbleiterelemente 4a und 4b verbunden. Das Lot 5 und das Lot 7 können dieselbe Zusammensetzung oder verschiedene Zusammensetzungen haben. Eine Elektrode 8 ist mit der Aluminiumstruktur 2 verbunden. Dieser gesamte Teil ist versiegelt mit einem Versiegelungswerkstoff 9, wie beispielsweise Harz.
  • 2 ist ein Diagramm, das Ergebnisse einer Messung der Härte der Beschichtung zeigt. Tabelle 1 zeigt ebenfalls die Messergebnisse. Eindrücktiefen sind als Zahlenwerte eines Laserdetektorgeräts ausgedrückt. [Tabelle 1]
    Probe Probelast diagonal Länge (µm) Eindrücktiefe (µm) Härte (HV)
    Spezifikation 1 50g 40 7 58.2
    Spezifikation 2 50g 39 7.5 60.0
    Spezifikation 3 50g 36.5 6.7 67.3
    Spezifikation 4 50g 25 4 155.6
  • Wenn die Beschichtungsdicke 10 µm beträgt, wird keine Superiorität in einem Ausmaß einer Anhaftung an die Aluminiumstruktur beobachtet im Vergleich zu einem Fall, bei dem die Beschichtungsdicke 5 µm beträgt, wobei beide Fälle einem Bruchmodus des beschichteten Teils entsprechen. Zudem ist die Vickershärte der Beschichtungsoberfläche abhängig von physikalischen Eigenschaften von Nickel und wird nicht durch die Dicke beeinflusst, weshalb selbst dann keine Superiorität beobachtet wird, wenn die Beschichtungsdicke auf 10 µm festgelegt wird. Auf der anderen Seite wird anscheinend die Vickershärte, umfassend die Aluminiumstruktur, annähernd 2,5-fach, wenn die Beschichtungsdicke 10 µm beträgt. Daher wird berücksichtigt, dass eine Verformung der Beschichtung und eine Verformung der Aluminiumstruktur durch Vergrößern der Beschichtungsdicke unterdrückt werden kann.
  • 3 ist ein Diagramm, das eine plastische Verformung der Aluminiumstruktur zeigt, die eine herkömmliche Beschichtungsdicke hat. 4 ist ein Diagramm, das eine plastische Verformung der Aluminiumstruktur zeigt, die eine Beschichtungsdicke von 10 µm hat. Beides sind Analyseergebnisse einer Simulation einer plastischen Verformung nach fünf Arbeitszyklen. Durch Festlegen der Beschichtungsdicke auf 10 µm ist es möglich, die plastische Verformung der Aluminiumstruktur zu unterdrücken und einen maximalen Punkt von einem Mittelteil zu einer Außenseite des Halbleiterelements zu verlegen. Zudem wird die plastische Verformung der Beschichtung selbst unterdrückt und es wird eine Übertragung der Verformung der Aluminiumstruktur auf das Halbleiterelement unterdrückt.
  • 5 ist ein Diagramm, das eine kumulative Fehlerrate gegenüber einer Arbeitszykluszahl zeigt. Es wird beobachtet, dass sich eine Arbeitszyklusdauer verbessert, wenn die Beschichtungsdicke 10 µm beträgt, im Vergleich dazu, wenn die Beschichtungsdicke 4 µm beträgt.
  • Wie oben bei dem vorliegenden Ausführungsbeispiel beschrieben, betragen die Dicken der Beschichtungen 3a und 3b 10 µm oder mehr. Dies macht es weniger wahrscheinlich, dass die Halbleiterelemente 4a und 4b durch die aufgrund einer Wärmebelastung verformte Aluminiumstruktur 2 beeinträchtigt werden. Daher ist es möglich, Eigenschaftsveränderungen aufgrund der Verformung der Halbleiterelemente 4a und 4b zu verhindern und die Betriebssicherheit (Arbeitszyklusdauer) gegen Zerstörung der Halbleiterelemente 4a und 4b zu verbessern.
  • Die Oberfläche der Aluminiumstruktur 2 wird vorzugsweise einer totalen oder teilweisen Kaltverfestigung durch Strahlverfestigung oder dergleichen unterworfen. Dies unterdrückt die Verformung der Aluminiumstruktur 2 selbst und kann daher den Effekt der Beschichtungen 3a und 3b verstärken.
  • Zweites Ausführungsbeispiel
  • 6 ist eine Querschnittsdarstellung, die eine Halbleiteranordnung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Bei dem vorliegenden Ausführungsbeispiel ist die Beschichtung 3a eine mehrlagige Schicht, die eine Unterschicht 10a und eine Oberschicht 11a, die an der Unterschicht 10a ausgebildet ist, aufweist. Entsprechend ist die Beschichtung 3b eine mehrlagige Schicht, die eine Unterschicht 10b und eine Oberschicht 11b, die an der Unterschicht 10b ausgebildet ist, aufweist. Die Unterschichten 10a und 10b sind aus Nickel oder dergleichen hergestellt, was eine höhere Festigkeit hat, und werden mit geringerer Wahrscheinlichkeit verformt als die Oberschichten 11a und 11b. Die Oberschichten 11a und 11b sind aus Gold oder dergleichen hergestellt und haben eine höhere Benetzbarkeit bezüglich des Lots 5 als die Unterschichten 10a und 10b. Dies macht es möglich, eine Festigkeit zu erhalten und eine Betriebssicherheit zu verbessern, während die Benetzbarkeit des Lots 5 verbessert wird und zudem Löcher reduziert werden, wodurch auch die Montagefähigkeit verbessert wird.
  • Drittes Ausführungsbeispiel
  • 7 ist eine Querschnittsdarstellung, die eine Halbleiteranordnung gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Bei dem vorliegenden Ausführungsbeispiel ist ein Halbleiterelement 4a dünner als ein Halbleiterelement 4b. Daher wird die Beschichtung 3a dicker als die Beschichtung 3b gemacht. Wenn die Halbleiterelemente 4a und 4b, die unterschiedliche Dicken haben, wie beispielsweise ein IGBT und eine Diode, montiert werden, ist es auf diese Weise möglich, zu bewirken, dass die oberen Oberflächen der Halbleiterelemente 4a und 4b ohne eine Anpassung der Dicke des Lots 5 dieselbe Höhe haben. Dies macht das Verbinden von Elektroden mit den Halbleiterelementen 4a und 4b einfacher und verbessert die Montagefähigkeit. Da die Dicke des Lots 5 einheitlich gemacht werden kann, ist es des Weiteren möglich, eine fehlerhafte Montage zu verhindern und einen Bauelementpreis durch einen Einkauf von Produkten mit denselben Spezifizierungen zu reduzieren.
  • Viertes Ausführungsbeispiel
  • 8 ist eine Querschnittsdarstellung, die eine Halbleiteranordnung gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Bei dem vorliegenden Ausführungsbeispiel ändern sich die Dicken der Beschichtungen 3a und 3b ebenfalls direkt unterhalb der Halbleiterelemente 4a und 4b. Dies macht es möglich, die Dicken der Beschichtungen 3a und 3b direkt unterhalb von Mittelteilen der Halbleiterelemente 4a und 4b zu vergrößern, wo die Verformung sich verstärkt, um dadurch die Verformung der Halbleiterelemente 4a und 4b zu unterdrücken. Da die Dicke des Lots 5 an diesen Stellen verkleinert werden kann, nimmt zudem der Wärmewiderstand ab.
  • 9 und 10 sind Querschnittsdarstellungen, die Abwandlungen der Halbleiteranordnung gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigen. Wie in 9 gezeigt, können die Dicken der Beschichtungen 3a und 3b direkt unterhalb von Randteilen der Halbleiterelemente 4a und 4b vergrößert werden, oder die Dicken der Beschichtungen 3a und 3b können, wie in 10 gezeigt, direkt unterhalb von Mittelteilen und Randteilen der Halbleiterelemente 4a und 4b vergrößert werden. Zudem können Stellen, an denen die Dicken vergrößert werden sollen, für jedes Halbleiterelement verändert werden, wie beispielsweise direkt unterhalb eines Mittelteils eines IGBT und direkt unterhalb eines Randteils der Diode.
  • Fünftes Ausführungsbeispiel
  • 11 ist eine Querschnittsdarstellung, die eine Halbleiteranordnung gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt. 12 und 13 sind Draufsichten, die eine teilweise vergrößerte Ansicht der Halbleiteranordnung gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigen. Eine Nut 12 ist um jedes der Halbleiterelemente 4a und 4b an der oberen Oberfläche der Aluminiumstruktur 2 vorhanden. Wie in 12 gezeigt, kann die Nut 12 in der gesamten Umgebung von jedem der Halbleiterelemente 4a und 4b vorhanden sein, oder, wie in 13 gezeigt, können die Nuten 12 in Teilen der Umgebung vorhanden sein. Auf diese Weise kann die Nut 12 eine Verformung der Aluminiumstruktur 2 von außerhalb der Nut 12 unterdrücken. Zudem kann die Nut 12 einen Lotfluss unterdrücken und auch die Montagefähigkeit verbessern. Auch die Haftfestigkeit des Versiegelungswerkstoffs 9 kann verbessert werden.
  • 14 bis 17 sind Querschnittsdarstellungen, die Abwandlungen der Halbleiteranordnung gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigen. Gemäß 11 ist die Querschnittsform der Nut 12 rechteckig oder quadratisch, jedoch ohne hierauf eingeschränkt zu sein, es können entsprechende Effekte auch erreicht werden, wenn die Querschnittsform trapezförmig ist, wie in den 14 und 15 gezeigt, dreieckig ist, wie in 16 gezeigt, oder halbkreisförmig ist, wie in 17 gezeigt.
  • Es sei angemerkt, dass die Halbleiterelemente 4a und 4b nicht auf solche eingeschränkt sind, die aus Silizium hergestellt sind, sondern auch aus einem Halbleiter mit breiter Bandlücke hergestellt sein können, der eine breitere Bandlücke als Silizium aufweist. Beispiele des Halbleiters mit breiter Bandlücke umfassen Siliziumcarbid, ein Galliumnitridbasierter Werkstoff oder Diamant. Dies verhindert eine Verformung des Halbleiterelements selbst wenn die Halbleiterelemente 4a und 4b heiß werden und macht es möglich, eine hohe Betriebssicherheit zu gewährleisten. Da eine hohe Spannungsfestigkeit und eine hohe maximale zulässige Stromdichte erreicht werden, kann das System zudem verkleinert werden. Die Verwendung der verkleinerten Halbleiterelemente 4a und 4b erlaubt es, dass eine Halbleiteranordnung, in welche die Halbleiterelemente 4a und 4b eingebaut sind, verkleinert werden kann. Da die Halbleiterelemente 4a und 4b eine hohe Wärmebeständigkeit aufweisen, ist es zudem möglich, Kühlrippen einer Wärmesenke zu verkleinern und ein Wasserkühlsystem durch ein Luftkühlsystem zu ersetzen, was es erlaubt, die Halbleiteranordnung zu verkleinern. Da die Halbleiterelemente 4a und 4b einen geringeren Energieverlust haben und eine hohe Effizienz aufweisen, kann die Halbleiteranordnung zudem eine höhere Effizienz erreichen. Beide der Halbleiterelemente 4a und 4b werden vorzugsweise aus Halbleitern mit breiter Bandlücke gebildet, jedoch kann irgendeines aus einem Halbleiter mit breiter Bandlücke gebildet sein, und es ist weiterhin möglich, die in dem vorliegenden Ausführungsbeispiel beschriebenen Effekte zu erhalten.
  • Bezugszeichenliste
    • 1
    Substrat
    2
    Aluminiumstruktur
    3a
    Beschichtung
    3b
    Beschichtung
    4a
    Halbleiterelement
    4b
    Halbleiterelement
    5
    Lot
    6
    Elektrode
    7
    Lot
    8
    Elektrode
    9
    Versiegelungswerkstoff
    10a
    Unterschicht
    10b
    Unterschicht
    11a
    Oberschicht
    11b
    Oberschicht
    12
    Nut

Claims (5)

  1. Halbleiteranordnung, aufweisend: - ein isolierendes Substrat (1); - eine Aluminiumstruktur (2), die aus einem reinem Aluminiumwerkstoff oder einem Aluminiumlegierungswerkstoff hergestellt und an dem isolierenden Substrat (1) ausgebildet ist; - eine Beschichtung (3a, 3b), die an einer Oberfläche der Aluminiumstruktur (2) ausgebildet ist; und - ein Halbleiterelement (4a, 4b), das mit der Beschichtung (3a, 3b) verbunden ist, wobei: - eine Dicke der Beschichtung (3a, 3b) 10 µm oder mehr beträgt, - die Beschichtung (3a, 3b) eine erste und eine zweite Beschichtung (3a, 3b) aufweist, die nebeneinander angeordnet sind, - das Halbleiterelement (4a, 4b) ein erstes und ein zweites Halbleiterelement (4a, 4b) aufweist, die jeweils mit der ersten und der zweiten Beschichtung (3a, 3b) verbunden sind, - das erste Halbleiterelement (4a) dünner als das zweite Halbleiterelement (4) ist, - die erste Beschichtung (3a) dicker als die zweite Beschichtung (3b) ist und - jede der ersten und zweiten Beschichtungen (3a, 3b) über die gesamte Dicke davon in einer Richtung von der Aluminiumstruktur (2) auf das Halbleiterelement (4a, 4b) zu dasselbe Material aufweist, weiter aufweisend ein Lot (5), das das Halbleiterelement (4a, 4b) mit der Beschichtung (3a, 3b) verbindet.
  2. Halbleiteranordnung, aufweisend: - ein isolierendes Substrat (1); - eine Aluminiumstruktur (2), die aus einem reinem Aluminiumwerkstoff oder einem Aluminiumlegierungswerkstoff hergestellt und an dem isolierenden Substrat (1) ausgebildet ist; - eine Beschichtung (3a, 3b), die an einer Oberfläche der Aluminiumstruktur (2) ausgebildet ist; und - ein Halbleiterelement (4a, 4b), das mit der Beschichtung (3a, 3b) verbunden ist, wobei: - eine Dicke der Beschichtung (3a, 3b) 10 µm oder mehr beträgt, - die Beschichtung (3a, 3b) eine erste und eine zweite Beschichtung (3a, 3b) aufweist, die nebeneinander angeordnet sind, - das Halbleiterelement (4a, 4b) ein erstes und ein zweites Halbleiterelement (4a, 4b) aufweist, die jeweils mit der ersten und der zweiten Beschichtung (3a, 3b) verbunden sind, - das erste Halbleiterelement (4a) dünner als das zweite Halbleiterelement (4) ist, - die erste Beschichtung (3a) dicker als die zweite Beschichtung (3b) ist, - jede der ersten und zweiten Beschichtungen (3a, 3b) über die gesamte Dicke davon in einer Richtung von der Aluminiumstruktur (2) auf das Halbleiterelement (4a, 4b) zu dasselbe Material aufweist, und - eine Dicke der Beschichtung (3a, 3b) sich direkt unterhalb des Halbleiterelements (4a, 4b) ändert.
  3. Halbleiteranordnung nach einem der vorangehenden Ansprüche, wobei eine Nut (12) in einer Umgebung des Halbleiterelements (4a, 4b) oder in einem Teil der Umgebung an einer oberen Oberfläche der Aluminiumstruktur (2) vorhanden ist.
  4. Halbleiteranordnung nach einem der vorangehenden Ansprüche, wobei die Oberfläche der Aluminiumstruktur (2) vollständig oder teilweise einer Kaltverfestigung unterworfen wird.
  5. Halbleiteranordnung nach einem der vorangehenden Ansprüche, wobei das Halbleiterelement (4a, 4b) aus einem Halbleiter mit breiter Bandlücke gebildet ist.
DE102016214155.4A 2015-10-09 2016-08-01 Halbleiteranordnung Active DE102016214155B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-201381 2015-10-09
JP2015201381A JP6418126B2 (ja) 2015-10-09 2015-10-09 半導体装置

Publications (2)

Publication Number Publication Date
DE102016214155A1 DE102016214155A1 (de) 2017-04-13
DE102016214155B4 true DE102016214155B4 (de) 2023-10-26

Family

ID=58405930

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016214155.4A Active DE102016214155B4 (de) 2015-10-09 2016-08-01 Halbleiteranordnung

Country Status (4)

Country Link
US (2) US20170103960A1 (de)
JP (1) JP6418126B2 (de)
CN (1) CN107104080A (de)
DE (1) DE102016214155B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257768B2 (en) * 2017-12-13 2022-02-22 Mitsubishi Electric Corporation Semiconductor device and power conversion device
US11444036B2 (en) * 2018-07-18 2022-09-13 Delta Electronics (Shanghai) Co., Ltd. Power module assembly
JP7147502B2 (ja) * 2018-11-19 2022-10-05 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
US20220158053A1 (en) * 2019-03-08 2022-05-19 Kyocera Corporation Joint body and light source device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122678A (ja) 1993-10-21 1995-05-12 Ngk Spark Plug Co Ltd 半導体セラミック容器本体
JP2004119944A (ja) 2002-09-30 2004-04-15 Toyota Industries Corp 半導体モジュールおよび実装基板
US20140021620A1 (en) 2012-07-18 2014-01-23 Samsung Electronics Co., Ltd. Power device and power device module
US20140029234A1 (en) 2012-07-30 2014-01-30 Shakti Singh Chauhan Reliable surface mount integrated power module
US20140054757A1 (en) 2011-11-04 2014-02-27 Panasonic Corporation Semiconductor device, and method of manufacturing semiconductor device
JP2014127535A (ja) 2012-12-26 2014-07-07 Hitachi Power Semiconductor Device Ltd 半導体モジュール、及び半導体モジュールの製造方法
JP2014143407A (ja) 2012-12-25 2014-08-07 Mitsubishi Materials Corp パワーモジュール
US20140284797A1 (en) 2013-03-22 2014-09-25 Kabushiki Kaisha Toshiba Power semiconductor device fabrication method, power semiconductor device
JP2014216459A (ja) 2013-04-25 2014-11-17 三菱電機株式会社 半導体装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3406528A1 (de) * 1984-02-23 1985-08-29 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleitermodul
JP3018554B2 (ja) * 1991-04-25 2000-03-13 株式会社日立製作所 半導体モジュ−ル及びその製造方法
US5604978A (en) * 1994-12-05 1997-02-25 International Business Machines Corporation Method for cooling of chips using a plurality of materials
US5757620A (en) * 1994-12-05 1998-05-26 International Business Machines Corporation Apparatus for cooling of chips using blind holes with customized depth
JP3617306B2 (ja) * 1998-04-15 2005-02-02 株式会社日立製作所 加圧接触型半導体装置、及びこれを用いた変換器
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
DE10103294C1 (de) * 2001-01-25 2002-10-31 Siemens Ag Träger mit einer Metallfläche und mindestens ein darauf angeordneter Chip, insbesondere Leistungshalbleiter
US7023699B2 (en) * 2002-06-10 2006-04-04 Visteon Global Technologies, Inc. Liquid cooled metal thermal stack for high-power dies
JP2004146512A (ja) 2002-10-23 2004-05-20 Toyota Motor Corp 半導体装置およびその製造方法
JP3971296B2 (ja) 2002-12-27 2007-09-05 Ｄｏｗａホールディングス株式会社 金属−セラミックス接合基板およびその製造方法
JP2005183448A (ja) 2003-12-16 2005-07-07 Ngk Spark Plug Co Ltd 放熱板付配線基板
JP4256282B2 (ja) 2004-02-25 2009-04-22 日本特殊陶業株式会社 ヒートシンク材の製造方法およびヒートシンク付きセラミックパッケージ
US7193318B2 (en) * 2004-08-18 2007-03-20 International Business Machines Corporation Multiple power density chip structure
JP4325571B2 (ja) * 2005-02-28 2009-09-02 株式会社日立製作所 電子装置の製造方法
KR20070118065A (ko) * 2005-09-15 2007-12-13 미쓰비시 마테리알 가부시키가이샤 절연 회로 기판 및 냉각 싱크부 부착 절연 회로 기판
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
CN101179066B (zh) * 2006-11-10 2010-05-12 全懋精密科技股份有限公司 芯片嵌埋式封装结构
JP4964009B2 (ja) * 2007-04-17 2012-06-27 株式会社豊田中央研究所 パワー半導体モジュール
JP4994173B2 (ja) * 2007-09-27 2012-08-08 京セラ株式会社 電子部品
JP4958735B2 (ja) * 2007-11-01 2012-06-20 株式会社日立製作所 パワー半導体モジュールの製造方法、パワー半導体モジュールの製造装置、パワー半導体モジュール、及び接合方法
JP2010251457A (ja) 2009-04-14 2010-11-04 Nissan Motor Co Ltd 半導体装置及びその製造方法
EP2579351A4 (de) 2010-05-07 2014-03-12 Panasonic Corp Organische el-anzeigetafel und verfahren zu ihrer herstellung
JP2013145932A (ja) * 2010-05-07 2013-07-25 Murata Mfg Co Ltd 弾性表面波装置及びその製造方法
US9620469B2 (en) * 2013-11-18 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming post-passivation interconnect structure
US9504144B2 (en) * 2012-02-01 2016-11-22 Mitsubishi Materials Corporation Power module substrate, power module substrate with heat sink, power module, method of manufacturing power module substrate, and copper member-bonding paste
JP6031784B2 (ja) * 2012-03-12 2016-11-24 三菱マテリアル株式会社 パワーモジュール用基板及びその製造方法
JP2014093365A (ja) * 2012-11-01 2014-05-19 Toyota Industries Corp 半導体装置
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
WO2015075788A1 (ja) * 2013-11-20 2015-05-28 株式会社日立製作所 鉛フリーはんだ合金および半導体装置
JP6230471B2 (ja) 2014-04-09 2017-11-15 ホシデン株式会社 コネクタ
JP2016122719A (ja) * 2014-12-25 2016-07-07 トヨタ自動車株式会社 半導体モジュールの製造方法
US9960145B2 (en) * 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US9443792B1 (en) * 2015-10-31 2016-09-13 Ixys Corporation Bridging DMB structure for wire bonding in a power semiconductor device module
US10163860B2 (en) * 2016-07-29 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure
KR20180038597A (ko) * 2016-10-06 2018-04-17 현대자동차주식회사 양면냉각형 파워모듈 및 그 제조방법
US9953913B1 (en) * 2016-12-12 2018-04-24 General Electric Company Electronics package with embedded through-connect structure and method of manufacturing thereof
US9953917B1 (en) * 2016-12-12 2018-04-24 General Electric Company Electronics package with embedded through-connect and resistor structure and method of manufacturing thereof
US10163858B1 (en) * 2017-10-26 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and manufacturing methods thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122678A (ja) 1993-10-21 1995-05-12 Ngk Spark Plug Co Ltd 半導体セラミック容器本体
JP2004119944A (ja) 2002-09-30 2004-04-15 Toyota Industries Corp 半導体モジュールおよび実装基板
US20140054757A1 (en) 2011-11-04 2014-02-27 Panasonic Corporation Semiconductor device, and method of manufacturing semiconductor device
US20140021620A1 (en) 2012-07-18 2014-01-23 Samsung Electronics Co., Ltd. Power device and power device module
US20140029234A1 (en) 2012-07-30 2014-01-30 Shakti Singh Chauhan Reliable surface mount integrated power module
JP2014143407A (ja) 2012-12-25 2014-08-07 Mitsubishi Materials Corp パワーモジュール
JP2014127535A (ja) 2012-12-26 2014-07-07 Hitachi Power Semiconductor Device Ltd 半導体モジュール、及び半導体モジュールの製造方法
US20140284797A1 (en) 2013-03-22 2014-09-25 Kabushiki Kaisha Toshiba Power semiconductor device fabrication method, power semiconductor device
JP2014216459A (ja) 2013-04-25 2014-11-17 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20170103960A1 (en) 2017-04-13
US20180358319A1 (en) 2018-12-13
JP2017073529A (ja) 2017-04-13
DE102016214155A1 (de) 2017-04-13
JP6418126B2 (ja) 2018-11-07
CN107104080A (zh) 2017-08-29
US10658324B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
DE102016214155B4 (de) Halbleiteranordnung
DE10066446B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit zwei Abstrahlungsbauteilen
DE102017217537B4 (de) Leistungsmodul mit integrierter Kühleinrichtung
DE112013007047B4 (de) Halbleitermodul
DE102008023711B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112012003228B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102006058347B4 (de) Aufbau eines Leistungsmoduls und dieses verwendendes Halbleiterrelais
DE102017200256B4 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE102012211424B4 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE19601372A1 (de) Halbleitermodul
DE3221199A1 (de) Halbleiteranordnung des isolierten typs
DE102015215133B4 (de) Halbleitervorrichtung
DE102013226544A1 (de) Halbleitervorrichtung
EP2685492B1 (de) Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
WO2013013964A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102015114874A1 (de) Eine Lötformteilstruktur zum Löten einer Halbleiterchipanordnung, ein Verfahren zum Bilden einer Lötformteilstruktur für eine Halbleiterchipanordnung und ein Verfahren zum Löten einer Halbleiterchipanordnung
DE112017007982B4 (de) Leistungs-Halbleitervorrichtung und Herstellungsverfahren einer Leistungs-Halbleitervorrichtung
DE102004048688A1 (de) Halbleitervorrichtung
DE112018004816T5 (de) Leistungsmodul, verfahren zur herstellung desselben und leistungswandler
DE102014203306A1 (de) Herstellen eines Elektronikmoduls
EP3555913A1 (de) Halbleitermodul mit bodenplatte mit hohlwölbung
DE102019115573B4 (de) Leistungselektronische Schalteinrichtung und Verfahren zur Herstellung
DE112019007396T5 (de) Struktur zur Steuerung einer Wölbung für eine Metallbasisplatte, Halbleitermodul und Inverter-Vorrichtung
DE102018207360B4 (de) Stromschiene, verfahren für deren herstellung und leistungsmodul, welches selbige aufweist

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division