JP7280278B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7280278B2
JP7280278B2 JP2020546018A JP2020546018A JP7280278B2 JP 7280278 B2 JP7280278 B2 JP 7280278B2 JP 2020546018 A JP2020546018 A JP 2020546018A JP 2020546018 A JP2020546018 A JP 2020546018A JP 7280278 B2 JP7280278 B2 JP 7280278B2
Authority
JP
Japan
Prior art keywords
electrode
conductive layer
conductor
layer
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020546018A
Other languages
English (en)
Other versions
JPWO2020054688A1 (ja
Inventor
克彦 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2020054688A1 publication Critical patent/JPWO2020054688A1/ja
Application granted granted Critical
Publication of JP7280278B2 publication Critical patent/JP7280278B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37025—Plural core members
    • H01L2224/3703—Stacked arrangements
    • H01L2224/37033—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/411—Disposition
    • H01L2224/4112—Layout
    • H01L2224/41174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/84401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/84411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本開示は、半導体素子を備える半導体装置に関し、特に半導体素子がスイッチング素子である半導体装置に関する。
従来、ＭＯＳＦＥＴやＩＧＢＴなどのスイッチング素子を備える半導体装置が広く知られている。特許文献１には、ＭＯＳＦＥＴを利用した半導体装置の一例が開示されている。当該半導体装置では、ドレイン端子を構成するリードに半導体素子が接合されている。当該半導体装置は、半導体素子のソースパッドと、ソース端子を構成するリードとに接続された金属片を備える。当該金属片はアルミニウムからなり、これにより、半導体素子に多くの電流を流すことが可能となる。あわせて、当該金属片により半導体素子の放熱性が向上するため、オン抵抗が低減される。
発明者が、特許文献１に開示されている半導体装置と同様な構成を有する装置に対して、ΔＴjパワーサイクル試験を行ったところ、ソースパッドと金属片との間に介在する接合層（ハンダなど）に亀裂が生じうることが分かった。これは、半導体素子に対する金属片の線膨張係数が大であることにより発生する熱応力の影響である。このため、金属片の構成材料を銅（アルミニウムよりも線膨張係数が小である）に置き換えることにより、接合層の亀裂を抑制することが可能となる。銅を用いたこの構成に対して、ΔＴjパワーサイクル試験を行ったところ、半導体素子のゲートパッドに接続されたゲートワイヤ、およびソースパッドに接続されたセンスワイヤが、熱応力の集中により半導体素子から剥離しうることが分かった。
特開２００８－２９４３８４号公報
本開示は、上述した不具合（接合層の亀裂、ワイヤの剥離）を抑制あるいは解消し、優れた信頼性を有する半導体装置を提供することをその課題とする。
本開示のある側面によって提供される半導体装置は、主面を有する絶縁支持部材と、前記主面に配置された第１導電層および第２導電層と、前記主面に対向する第１サイド、および、前記絶縁支持部材の厚さ方向において前記第１サイドとは反対側の第２サイドを有する第１半導体素子であって、前記第２サイドに設けられた第１電極および第２電極、ならびに前記第１サイドに設けられた第３電極を備え、前記第３電極が前記第１導電層に電気的に接合されている第１半導体素子と、前記第１電極および前記第２導電層に接続された第１リードと、前記第１電極に接続された第１検出導電体と、前記第２電極に接続された第１ゲート導電体と、を備えており、前記第１検出導電体および前記第１ゲート導電体の少なくともいずれかは、前記第１半導体素子に接続された端部を有しており、この端部の線膨張係数が、前記第１導電層の線膨張係数よりも小である。
好ましくは、前記第１検出導電体および前記第１ゲート導電体の各々は、前記第１半導体素子に接続された枕部と、前記枕部に接続されたワイヤ部と、を有し、前記枕部の線膨張係数が、前記第１導電層の線膨張係数よりも小である。
好ましくは、前記枕部は、鉄およびニッケルを含む合金から構成される第１層と、前記第１層とは異なる金属から構成される一対の第２層と、を有し、前記第１層は、前記厚さ方向において前記一対の第２層に挟まれている。
好ましくは、前記枕部は、半導体材料から構成される第１層と、金属から構成される一対の第２層と、を有し、前記第１層は、前記厚さ方向において前記一対の第２層に挟まれている。
好ましくは、前記第１検出導電体は、金属片から構成され、前記第１ゲート導電体は、前記第１半導体素子に接続された枕部と、前記枕部に接続されたワイヤ部と、を有し、前記第１検出導電体および前記枕部の各々の線膨張係数が、前記第１導電層の線膨張係数よりも小である。
好ましくは、前記第１検出導電体は、鉄およびニッケルを含む合金から構成される第１層と、前記第１層とは異なる金属から構成される一対の第２層と、を有し、前記第１層は、前記厚さ方向において前記一対の第２層に挟まれている。
好ましくは、前記第１検出導電体および前記第１ゲート導電体の各々は、金属片から構成され、前記第１検出導電体および前記第１ゲート導電体の各々の線膨張係数が、前記第１導電層の線膨張係数よりも小である。
好ましくは、前記半導体装置は、前記第１検出導電体が接続された第１検出配線層と、前記第１ゲート導電体が接続された第１ゲート配線層と、をさらに備えており、前記厚さ方向に沿って視て、前記第１検出配線層および第１ゲート配線層は、前記主面に重なっている。
好ましくは、前記第１検出配線層および前記第１ゲート配線層は、前記主面に配置されている。
好ましくは、前記半導体装置は、前記第１導電層の上に配置された絶縁層をさらに備えており、前記第１検出配線層および前記第１ゲート配線層は、前記絶縁層の上に配置されている。
好ましくは、前記半導体装置は、第１電極、第２電極および第３電極を有する第２半導体素子であって、前記第３電極が前記第２導電層に電気的に接合された第２半導体素子と、前記第２半導体素子の前記第１電極に接続された第２リードと、前記第２半導体素子の前記第１電極に接続された第２検出導電体と、前記第２半導体素子の前記第２電極に接続された第２ゲート導電体と、をさらに備えており、前記第２検出導電体および前記第２ゲート導電体の少なくともいずれかは、前記第２半導体素子に接続された端部を有しており、この端部の線膨張係数が、前記第２導電層の線膨張係数よりも小である。
好ましくは、前記第２検出導電体および前記第２ゲート導電体の各々は、前記第２半導体素子に接続された枕部と、前記枕部に接続されたワイヤ部と、を有し、前記枕部の線膨張係数が、前記第２導電層の線膨張係数よりも小である。
好ましくは、前記第２検出導電体は、金属片から構成され、前記第２ゲート導電体は、前記第２半導体素子に接続された枕部と、前記枕部に接続されたワイヤ部と、を有し、前記第２検出導電体および前記枕部の各々の線膨張係数が、前記第２導電層の線膨張係数よりも小である。
好ましくは、前記第２検出導電体および前記第２ゲート導電体の各々は、金属片から構成され、前記第２検出導電体および前記第２ゲート導電体の各々の線膨張係数が、前記第２導電層の線膨張係数よりも小である。
好ましくは、前記半導体装置は、前記第２検出導電体が接続された第２検出配線層と、前記第２ゲート導電体が接続された第２ゲート配線層と、をさらに備えており、前記厚さ方向に沿って視て、前記第２検出配線層および第２ゲート配線層は、前記主面に重なっている。
好ましくは、前記半導体装置は、前記第１導電層に導通する第１入力端子と、前記第２リードに導通する第２入力端子と、前記第２導電層に導通する出力端子と、をさらに備えており、前記第１入力端子および前記第２入力端子の各々は、前記厚さ方向に対して直交する一方向において、前記出力端子から離間配置されており、前記第２リードは、前記第２入力端子につながっている。
好ましくは、前記第１入力端子および前記第２入力端子は、前記厚さ方向において互いに離間し、前記厚さ方向に沿って視て、前記第２入力端子の一部は、前記第１入力端子に重なっている。
本開示にかかる半導体装置のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
第１実施形態にかかる半導体装置の斜視図である。 図１に示す半導体装置の平面図である。 図１に示す半導体装置の平面図（封止樹脂を透過）である。 図３に示す半導体装置に対して、第２入力端子、複数の第１リードおよび複数の第２リードをさらに透過した平面図である。 図１に示す半導体装置の底面図である。 図１に示す半導体装置の右側面図である。 図１に示す半導体装置の左側面図である。 図１に示す半導体装置の正面図である。 図３のＩＸ－ＩＸ線に沿う断面図である。 図３のＸ－Ｘ線に沿う断面図である。 図３の一部を示す図（第１半導体素子周辺）である。 図１１のＸＩＩ－ＸＩＩ線に沿う断面図である。 図１１のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図３の一部を示す図（第２半導体素子周辺）である。 図１４のＸＶ－ＸＶ線に沿う断面図である。 図１４のＸＶＩ－ＸＶＩ線に沿う断面図である。 第１実施形態の第１変形例にかかる半導体装置の部分断面図（第１半導体素子周辺）である。 図１７に示す半導体装置の部分断面図（第１半導体素子周辺）である。 第１実施形態の第２変形例にかかる半導体装置の部分平面図（第１半導体素子周辺、かつ封止樹脂を透過）である。 図１９のＸＸ－ＸＸ線に沿う断面図である。 図１９に示す半導体装置の部分平面図（第２半導体素子周辺、かつ封止樹脂を透過）である。 図２１のＸＸＩＩ－ＸＸＩＩ線に沿う断面図である。 第１実施形態の第３変形例にかかる半導体装置の部分平面図（第１半導体素子周辺、かつ封止樹脂を透過）である。 図２３のＸＸＩＶ－ＸＸＩＶ線に沿う断面図である。 図２３に示す半導体装置の部分平面図（第２半導体素子周辺、かつ封止樹脂を透過）である。 図２５のＸＸＶＩ－ＸＸＶＩ線に沿う断面図である。 第２実施形態にかかる半導体装置の平面図（封止樹脂を透過）である。 図２７に示す半導体装置の底面図である。 図２７のＸＸＩＸ－ＸＸＩＸ線に沿う断面図である。 図２７のＸＸＸ－ＸＸＸ線に沿う断面図である。 図２７の一部を示す図（第１半導体素子周辺）である。 図２７の一部を示す図（第２半導体素子周辺）である。 第２実施形態の第１変形例にかかる半導体装置の部分平面図（第１半導体素子周辺、かつ封止樹脂を透過）である。 図３３に示す半導体装置の部分平面図（第２半導体素子周辺、かつ封止樹脂を透過）である。 第２実施形態の第２変形例にかかる半導体装置の部分平面図（第１半導体素子周辺、かつ封止樹脂を透過）である。 図３５に示す半導体装置の部分平面図（第２半導体素子周辺、かつ封止樹脂を透過）である。
本開示に係る種々の実施形態および変形例について、添付図面に基づいて説明する。
〔第１実施形態〕
図１～図１６に基づき、第１実施形態にかかる半導体装置Ａ１０について説明する。
図３、４、９および１０に示すように、半導体装置Ａ１０は、絶縁支持部材（絶縁基板）１０を備えている。図示した例では、絶縁支持部材１０は、第１基板１０Ａおよび第２基板１０Ｂの２つの基板からなるが、本開示がこれに限定されるわけではない。また、半導体装置Ａ１０は、第１導電層２０Ａ、第２導電層２０Ｂ、第１検出配線層２１Ａ、第１ゲート配線層２２Ａ、複数の第１半導体素子４０Ａ、複数の第１リード５１Ａ、複数の第１検出導電体５２Ａおよび複数の第１ゲート導電体５３Ａを備える。これらに加え、半導体装置Ａ１０は、第２検出配線層２１Ｂ、第２ゲート配線層２２Ｂ、第１入力端子３１（図４、１０参照）、第２入力端子３２（図３、１０参照）、出力端子３３（図３、４、１０参照）、一対の検出端子３４（図３、４参照）、一対のゲート端子３５、複数のダミー端子３６、複数の第２半導体素子４０Ｂ、複数の第２リード５１Ｂ、複数の第２検出導電体５２Ｂ、複数の第２ゲート導電体５３Ｂ、封止樹脂６０および金属基板６９（図９、１０参照）を備える。図示の例では、金属基板６９は、第１基板１０Ａおよび第２基板１０Ｂそれぞれに対応する２つの領域を含むが、本開示がこれに限定されるわけではない。半導体装置Ａ１０は、複数の第１半導体素子４０Ａおよび複数の第２半導体素子４０ＢがたとえばＭＯＳＦＥＴである電力変換装置（パワーモジュール）である。半導体装置Ａ１０は、モータの駆動源、様々な電気製品のインバータ装置、およびＤＣ／ＤＣコンバータなどに用いられる。図３は、理解の便宜上、封止樹脂６０を透過している。図４は、理解の便宜上、図３に対して第２入力端子３２、複数の第１リード５１Ａおよび複数の第２リード５１Ｂをさらに透過している。これらの図において封止樹脂６０、第２入力端子３２、複数の第１リード５１Ａおよび複数の第２リード５１Ｂは、想像線（二点鎖線）で示されている。
半導体装置Ａ１０の説明においては、絶縁支持部材１０の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。図１および図２に示すように、半導体装置Ａ１０は、厚さ方向ｚに沿って視て、すなわち平面視において、矩形状である。第１方向ｘは、半導体装置Ａ１０の長手方向に対応する。第２方向ｙは、半導体装置Ａ１０の短手方向に対応する。また、半導体装置Ａ１０の説明においては、便宜上、第１方向ｘのうち第１入力端子３１および第２入力端子３２が位置する側を「第１方向ｘの一方側」と呼ぶ。第１方向ｘのうち出力端子３３が位置する側を「第１方向ｘの他方側」と呼ぶ。なお、「厚さ方向ｚ」、「第１方向ｘ」、「第２方向ｙ」、「第１方向ｘの一方側」および「第１方向ｘの他方側」は、後述する半導体装置Ａ２０の説明においても適用する。
絶縁支持部材１０には、図３、図９および図１０に示すように、第１導電層２０Ａ、第２導電層２０Ｂおよび金属基板６９が配置されている。絶縁支持部材１０は、電気絶縁性を有する。絶縁支持部材１０の構成材料は、熱伝導性に優れたセラミックスである。当該セラミックスとして、たとえば窒化アルミニウム（ＡｌＮ）が挙げられる。
図３、図９および図１０に示すように、半導体装置Ａ１０において、絶縁支持部材１０は、第１基板１０Ａおよび第２基板１０Ｂの２つを含む。第１基板１０Ａおよび第２基板１０Ｂは、第１方向ｘにおいて互いに離間している。第１基板１０Ａは、第１方向ｘの一方側に位置する。第２基板１０Ｂは、第１方向ｘの他方側に位置する。厚さ方向ｚに沿って視て、第１基板１０Ａおよび第２基板１０Ｂは、第２方向ｙを長辺とする矩形状である。なお、絶縁支持部材１０の構成は、本構成に限定されず、１枚からなる単一構成でもよい。
図９および図１０に示すように、第１基板１０Ａおよび第２基板１０Ｂの各々は、主面１０１および裏面１０２を有する。主面１０１は、厚さ方向ｚのうち第１導電層２０Ａおよび第２導電層２０Ｂが配置される側を向く。裏面１０２は、厚さ方向ｚにおいて主面１０１とは反対側を向く。
第１導電層２０Ａは、図３、図９および図１０に示すように、第１基板１０Ａ（絶縁支持部材１０）の主面１０１に配置されている。第１導電層２０Ａは、第２導電層２０Ｂ、第１入力端子３１、第２入力端子３２および出力端子３３とともに、半導体装置Ａ１０の外部と、複数の第１半導体素子４０Ａおよび複数の第２半導体素子４０Ｂとの導電経路を構成している。第１導電層２０Ａは、たとえば、銅（Ｃｕ）または銅合金からなる金属箔により構成される。厚さ方向ｚに沿って視て、第１導電層２０Ａは、第２方向ｙを長辺とする矩形状である。半導体装置Ａ１０が示す例においては、第１導電層２０Ａは、単一領域により構成されるが、これが複数領域に分割された構成でもよい。第１導電層２０Ａの領域数および形状は、自在に設定可能である。なお、第１導電層２０Ａの表面には、たとえば銀（Ａｇ）めっきを施してもよい。
第１検出配線層２１Ａは、図３、図９および図１０に示すように、第１基板１０Ａの主面１０１に配置されている。このため、厚さ方向ｚに沿って視て、第１検出配線層２１Ａは、主面１０１に重なっている。第１検出配線層２１Ａは、第１導電層２０Ａに対して第１方向ｘの他方側に位置する。第１検出配線層２１Ａは、第２方向ｙに延びる帯状である。第１検出配線層２１Ａは、たとえば、第１導電層２０Ａと同一の金属箔により構成される。なお、第１検出配線層２１Ａの表面には、たとえば銀めっきを施してもよい。
第１ゲート配線層２２Ａは、図３、図９および図１０に示すように、第１基板１０Ａの主面１０１に配置されている。このため、厚さ方向ｚに沿って視て、第１ゲート配線層２２Ａは、主面１０１に重なっている。第１ゲート配線層２２Ａは、第１方向ｘにおいて第１導電層２０Ａと第１検出配線層２１Ａとの間に位置する。第１ゲート配線層２２Ａは、第２方向ｙに延びる帯状である。第１ゲート配線層２２Ａは、たとえば、第１導電層２０Ａと同一の金属箔により構成される。なお、第１ゲート配線層２２Ａの表面には、たとえば銀めっきを施してもよい。
第２導電層２０Ｂは、図３、図９および図１０に示すように、第２基板１０Ｂ（絶縁支持部材１０）の主面１０１に配置されている。第２導電層２０Ｂは、たとえば、銅または銅合金からなる金属箔により構成される。厚さ方向ｚに沿って視て、第２導電層２０Ｂは、第２方向ｙを長辺とする矩形状である。半導体装置Ａ１０が示す例においては、第２導電層２０Ｂは、単一領域により構成されるが、これが複数領域に分割された構成でもよい。第２導電層２０Ｂの領域数および形状は、自在に設定可能である。なお、第２導電層２０Ｂの表面には、たとえば銀めっきを施してもよい。
第２検出配線層２１Ｂは、図３、図９および図１０に示すように、第２基板１０Ｂの主面１０１に配置されている。このため、厚さ方向ｚに沿って視て、第２検出配線層２１Ｂは、主面１０１に重なっている。第２検出配線層２１Ｂは、第２導電層２０Ｂに対して第１方向ｘの一方側に位置する。第２検出配線層２１Ｂは、第２方向ｙに延びる帯状である。第２検出配線層２１Ｂは、たとえば、第２導電層２０Ｂと同一の金属箔により構成される。なお、第２検出配線層２１Ｂの表面には、たとえば銀めっきを施してもよい。
第２ゲート配線層２２Ｂは、図３、図９および図１０に示すように、第２基板１０Ｂの主面１０１に配置されている。このため、厚さ方向ｚに沿って視て、第２ゲート配線層２２Ｂは、主面１０１に重なっている。第２ゲート配線層２２Ｂは、第１方向ｘにおいて第２導電層２０Ｂと第２検出配線層２１Ｂとの間に位置する。第２ゲート配線層２２Ｂは、第２方向ｙに延びる帯状である。第２ゲート配線層２２Ｂは、たとえば、第２導電層２０Ｂと同一の金属箔により構成される。なお、第２ゲート配線層２２Ｂの表面には、たとえば銀めっきを施してもよい。
第１入力端子３１および第２入力端子３２は、図２～図６に示すように、第１方向ｘの一方側に位置する。第１入力端子３１および第２入力端子３２には、電力変換対象となる直流電力（電圧）が入力される。第１入力端子３１は、正極（Ｐ端子）である。第２入力端子３２は、負極（Ｎ端子）である。図１０に示すように、第２入力端子３２は、厚さ方向ｚにおいて第１入力端子３１、第１導電層２０Ａおよび第２導電層２０Ｂのいずれにも対して離間して配置されている。第１入力端子３１および第２入力端子３２は、金属板である。当該金属板の構成材料は、銅または銅合金である。
第１入力端子３１は、図４に示すように、第１接続部３１１および第１端子部３１２を有する。第１入力端子３１において、第１接続部３１１および第１端子部３１２との境界は、第２方向ｙおよび厚さ方向ｚに沿った面であって、かつ第１方向ｘの一方側に位置する封止樹脂６０の第１側面６３Ａ（詳細は後述）を含む面である。第１接続部３１１は、その全てが封止樹脂６０に覆われている。第１接続部３１１の第１方向ｘの他方側は、櫛歯状となっている。この櫛歯状の部分が、第１導電層２０Ａの表面に電気的に接合されている。当該接合は、ハンダ接合、または超音波接合などにより行われる。これにより、第１入力端子３１は、第１導電層２０Ａに導通している。
図４および図５に示すように、第１端子部３１２は、封止樹脂６０から第１方向ｘの一方側に延びている。厚さ方向ｚに沿って視て、第１端子部３１２は矩形状である。第１端子部３１２の第２方向ｙの両側は、封止樹脂６０に覆われている。それ以外の第１端子部３１２の部分は、封止樹脂６０から露出している。これにより、第１入力端子３１は、第１導電層２０Ａおよび封止樹脂６０の双方に支持されている。
第２入力端子３２は、図３に示すように、第２接続部３２１および第２端子部３２２を有する。厚さ方向ｚに沿って視て、第２入力端子３２における第２接続部３２１と第２端子部３２２との境界は、第１入力端子３１における第１接続部３１１と第１端子部３１２との境界に一致している。第２接続部３２１は、第２方向ｙに延びる帯状である。
図２および図３に示すように、第２端子部３２２は、封止樹脂６０から第１方向ｘの一方側に延びている。厚さ方向ｚに沿って視て、第２端子部３２２は矩形状である。第２端子部３２２の第２方向ｙの両側は、封止樹脂６０に覆われている。それ以外の第２端子部３２２の部分は、封止樹脂６０から露出している。図３および図４に示すように、厚さ方向ｚに沿って視て、第２端子部３２２は、第１入力端子３１の第１端子部３１２に重なっている。図１０に示すように、第２端子部３２２は、第１端子部３１２に対して厚さ方向ｚのうち絶縁支持部材１０の主面１０１が向く側に離間している。なお、半導体装置Ａ１０が示す例においては、第２端子部３２２の形状は、第１端子部３１２の形状と同一である。
絶縁材３９は、図６および図１０に示すように、厚さ方向ｚにおいて第１入力端子３１の第１端子部３１２と、第２入力端子３２の第２端子部３２２との間に挟まれている。絶縁材３９は平板である。絶縁材３９は、電気絶縁性を有しており、その構成材料は、たとえば絶縁紙などである。厚さ方向ｚに沿って視て、第１入力端子３１の全部が絶縁材３９に重なっている。第２入力端子３２においては、厚さ方向ｚに沿って視て、第２接続部３２１の一部と、第２端子部３２２の全部とが絶縁材３９に接している。厚さ方向ｚに沿って視て絶縁材３９に重なるこれらの部分は、絶縁材３９に接している。絶縁材３９により、第１入力端子３１および第２入力端子３２が互いに絶縁されている。絶縁材３９の一部（第１方向ｘの他方側、および第２方向ｙの両側）は、封止樹脂６０に覆われている。
絶縁材３９は、図３、図４および図１０に示すように、介在部３９１および延出部３９２を有する。介在部３９１は、厚さ方向ｚにおいて第１入力端子３１の第１端子部３１２と、第２入力端子３２の第２端子部３２２との間に位置する。介在部３９１は、その全部が第１端子部３１２と第２端子部３２２との間に挟まれている。延出部３９２は、介在部３９１から第１端子部３１２および第２端子部３２２よりもさらに第１方向ｘの一方側に向けて延びている。このため、延出部３９２は、第１端子部３１２および第２端子部３２２よりも第１方向ｘの一方側に位置する。延出部３９２の第２方向ｙの両側は、封止樹脂６０に覆われている。
出力端子３３は、図２～図７（図６を除く）に示すように、第１方向ｘの他方側に位置する。出力端子３３から、複数の第１半導体素子４０Ａおよび複数の第２半導体素子４０Ｂにより電力変換された交流電力（電圧）が出力される。出力端子３３は、金属板である。当該金属板の構成材料は、銅または銅合金である。出力端子３３は、接続部３３１および端子部３３２を有する。接続部３３１と端子部３３２との境界は、第２方向ｙおよび厚さ方向ｚに沿った面であって、かつ第１方向ｘの他方側に位置する封止樹脂６０の第１側面６３Ａ（詳細は後述）を含む面である。接続部３３１は、その全てが封止樹脂６０に覆われている。接続部３３１の第１方向ｘの一方側には、櫛歯部３３１Ａが設けられている。櫛歯部３３１Ａが、第２導電層２０Ｂの表面に電気的に接合されている。当該接合は、ハンダ接合、または超音波接合などにより行われる。これにより、出力端子３３は、第２導電層２０Ｂに導通している。図２～図５に示すように、端子部３３２は、封止樹脂６０から第１方向ｘの他方側に延びている。厚さ方向ｚに沿って視て、端子部３３２は矩形状である。端子部３３２の第２方向ｙの両側は、封止樹脂６０に覆われている。それ以外の端子部３３２の部分は、封止樹脂６０から露出している。これにより、出力端子３３は、第２導電層２０Ｂおよび封止樹脂６０の双方に支持されている。
複数の第１半導体素子４０Ａは、図３、図９および図１０に示すように、第１導電層２０Ａに電気的に接合されている。複数の第１半導体素子４０Ａは、第２方向ｙに沿って所定の間隔で配列されている。複数の第１半導体素子４０Ａは、半導体装置Ａ１０の上アーム回路を構成している。また、複数の第２半導体素子４０Ｂは、図３、図９および図１０に示すように、第２導電層２０Ｂに電気的に接合されている。複数の第２半導体素子４０Ｂは、第２方向ｙに沿って所定の間隔で配列されている。複数の第２半導体素子４０Ｂは、半導体装置Ａ１０の下アーム回路を構成している。なお、複数の第１半導体素子４０Ａおよび複数の第２半導体素子４０Ｂは、これら全体して第２方向ｙに沿って千鳥配置されている。半導体装置Ａ１０が示す例においては、４つの第１半導体素子４０Ａと、４つの第２半導体素子４０Ｂとを半導体装置Ａ１０が備える構成である。複数の第１半導体素子４０Ａおよび複数の第２半導体素子４０Ｂの個数は、本構成に限定されず、半導体装置Ａ１０に要求される性能に応じて自在に設定可能である。
複数の第１半導体素子４０Ａおよび複数の第２半導体素子４０Ｂは、いずれも同一の半導体素子である。当該半導体素子は、たとえば、炭化ケイ素（ＳｉＣ）を主とする半導体材料を用いて構成されたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。なお、複数の第１半導体素子４０Ａおよび複数の第２半導体素子４０Ｂは、ＭＯＳＦＥＴに限らずＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect Transistor）を含む電界効果トランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタでもよい。半導体装置Ａ１０の説明においては、複数の第１半導体素子４０Ａおよび複数の第２半導体素子４０Ｂは、ｎチャンネル型のＭＯＳＦＥＴである場合を対象とする。
図１１および図１４に示すように、複数の第１半導体素子４０Ａおよび複数の第２半導体素子４０Ｂの各々は、厚さ方向ｚに沿って視て矩形状（半導体装置Ａ１０では正方形状）である。図１１～図１６に示すように、複数の第１半導体素子４０Ａおよび複数の第２半導体素子４０Ｂの各々は、素子主面４０１、素子裏面４０２、第１電極４１、第２電極４２、第３電極４３および絶縁膜４４を有する。素子主面４０１および素子裏面４０２は、厚さ方向ｚにおいて互いに反対側を向く。これらのうち、素子主面４０１は、絶縁支持部材１０の主面１０１が向く側を向く。
図１１～図１６に示すように、第１電極４１は、素子主面４０１に、すなわち厚さ方向ｚのうち絶縁支持部材１０の主面１０１が向く側に設けられている。第１電極４１には、第１半導体素子４０Ａまたは第２半導体素子４０Ｂの内部からソース電流が流れる。
図１１、図１３、図１４および図１６に示すように、第２電極４２は、素子主面４０１に、すなわち厚さ方向ｚのうち絶縁支持部材１０の主面１０１が向く側に設けられている。第２電極４２には、第１半導体素子４０Ａまたは第２半導体素子４０Ｂを駆動させるためのゲート電圧が印加される。第２電極４２の大きさは、第１電極４１の大きさよりも小とされている。複数の第１半導体素子４０Ａの各々において、第２電極４２は、第２方向ｙの一方側（一対の検出端子３４、一対のゲート端子３５および複数のダミー端子３６が位置する側）に位置する。また、複数の第２半導体素子４０Ｂの各々において、第２電極４２は、第２方向ｙの他方側に位置する。
図１２、図１３、図１５および図１６に示すように、第３電極４３は、素子裏面４０２に、すなわち厚さ方向ｚのうち絶縁支持部材１０の主面１０１に対向する側に設けられている。第３電極４３は、素子裏面４０２の全体にわたって設けられている。第３電極４３には、第１半導体素子４０Ａまたは第２半導体素子４０Ｂの内部に向けてドレイン電流が流れる。第１半導体素子４０Ａの第３電極４３は、導電性を有する第１接合層２９により第１導電層２０Ａに電気的に接合されている。第１接合層２９の構成材料は、たとえば、錫（Ｓｎ）を主成分とする鉛フリーハンダである。これにより、複数の第１半導体素子４０Ａの第３電極４３は、第１導電層２０Ａに導通している。また、第２半導体素子４０Ｂの第３電極４３は、第１接合層２９により第２導電層２０Ｂに電気的に接合されている。これにより、複数の第２半導体素子４０Ｂの第３電極４３は、第２導電層２０Ｂに導通している。
図１１～図１６に示すように、絶縁膜４４は、素子主面４０１に設けられている。絶縁膜４４は、電気絶縁性を有する。絶縁膜４４は、厚さ方向ｚに沿って視て第１電極４１および第２電極４２をそれぞれ囲んでいる。絶縁膜４４は、たとえば二酸化ケイ素（ＳｉＯ2）層、窒化ケイ素（Ｓｉ3Ｎ4）層、ポリベンゾオキサゾール（ＰＢＯ）層が素子主面４０１からこの順番で積層されたものである。なお、絶縁膜４４においては、当該ポリベンゾオキサゾール層に代えてポリイミド層でもよい。
複数の第１リード５１Ａは、図３および図９に示すように、複数の第１半導体素子４０Ａの第１電極４１と、第２導電層２０Ｂとに接続されている。厚さ方向ｚに沿って視て、複数の第１リード５１Ａは、第１方向ｘに延びる帯状である。第１リード５１Ａの構成材料は、銅または銅合金である。第１リード５１Ａの第１方向ｘの一方側に位置する端部は、導電性を有する第２接合層４９により第１半導体素子４０Ａの第１電極４１に接続されている。第２接合層４９の構成材料は、たとえば、錫を主成分とする鉛フリーハンダや焼成銀である。第１リード５１Ａの第１方向ｘの他方側に位置する端部は、第１接合層２９により第２導電層２０Ｂに接続されている。これにより、複数の第１半導体素子４０Ａの第１電極４１は、第２導電層２０Ｂに導通している。
複数の第２リード５１Ｂは、図３および図１０に示すように、複数の第２半導体素子４０Ｂの第１電極４１と、第２入力端子３２とに接続されている。厚さ方向ｚに沿って視て、複数の第２リード５１Ｂは、第１方向ｘに延びる帯状である。第２リード５１Ｂの構成材料は、銅または銅合金である。第２リード５１Ｂの第１方向ｘの一方側に位置する端面は、第２入力端子３２の第２接続部３２１に直接つながっている。このため、複数の第２リード５１Ｂは、第２入力端子３２と一体となっている。第２リード５１Ｂの第１方向ｘの他方側に位置する端部は、第２接合層４９により第２半導体素子４０Ｂの第１電極４１に接続されている。これにより、複数の第２半導体素子４０Ｂの第１電極４１は、第２入力端子３２に導通している。
複数の第１検出導電体５２Ａは、図３および図１１に示すように、複数の第１半導体素子４０Ａの第１電極４１と、第１検出配線層２１Ａとに接続されている。これにより、複数の第１半導体素子４０Ａの第１電極４１は、第１検出配線層２１Ａに導通している。図１１および図１２に示すように、複数の第１検出導電体５２Ａの各々は、枕部５２１およびワイヤ部５２２を有する。
図１２に示すように、第１検出導電体５２Ａの枕部５２１は、第２接合層４９により第１半導体素子４０Ａの第１電極４１に接続されている。図１１に示すように、厚さ方向ｚに沿って視て、枕部５２１は矩形状である。枕部５２１は、第１層５２１Ａおよび一対の第２層５２１Ｂを有する。第１層５２１Ａは、鉄（Ｆｅ）およびニッケル（Ｎｉ）を含む合金から構成される。当該合金は、たとえば、インバー（Ｆｅ－３６Ｎｉ）、スーパーインバー（Ｆｅ－３２Ｎｉ－５Ｃｏ）およびコバール（Ｆｅ－２９Ｎｉ）である。一対の第２層５２１Ｂは、金属から構成される。当該金属は、たとえば、銅、銅合金、アルミニウムおよびアルミニウム合金である。第１層５２１Ａは、厚さ方向ｚにおいて一対の第２層５２１Ｂに挟まれている。このため、枕部５２１は、複数の金属層が厚さ方向ｚに積層された構成となっている。第１層５２１Ａの厚さｔ１と、第２層５２１Ｂの厚さｔ２との比率は、たとえばｔ１：ｔ２＝８：１である。このように構成された枕部５２１の線膨張係数は、０～８×１０-6／℃である。一方、第１導電層２０Ａの線膨張係数は、約１６×１０-6／℃である。したがって、枕部５２１の線膨張係数は、第１導電層２０Ａの線膨張係数よりも小である。なお、第１層５２１Ａは、半導体材料から構成される場合でもよい。当該半導体材料は、たとえば、電気抵抗率が比較的小であるケイ素（Ｓｉ）である。この場合においても、枕部５２１の線膨張係数は、第１導電層２０Ａの線膨張係数よりも小である。
図１１に示すように、第１検出導電体５２Ａのワイヤ部５２２は、第１検出導電体５２Ａの枕部５２１と、第１検出配線層２１Ａとに接続されている。ワイヤ部５２２は、第１方向ｘに対して傾斜角α１ａで傾斜している。ワイヤ部５２２の構成材料は、たとえば、アルミニウム、アルミニウム合金、銅、銅合金およびこれらの組合せによるクラッド材である。
複数の第２検出導電体５２Ｂは、図３および図１４に示すように、複数の第２半導体素子４０Ｂの第１電極４１と、第２検出配線層２１Ｂとに接続されている。これにより、複数の第２半導体素子４０Ｂの第１電極４１は、第２検出配線層２１Ｂに導通している。図１４および図１５に示すように、複数の第２検出導電体５２Ｂの各々は、枕部５２１およびワイヤ部５２２を有する。第２検出導電体５２Ｂの枕部５２１は、第２接合層４９により第２半導体素子４０Ｂの第１電極４１に接続されている。第２検出導電体５２Ｂのワイヤ部５２２は、第２検出導電体５２Ｂの枕部５２１と、第２検出配線層２１Ｂとに接続されている。第２検出導電体５２Ｂのワイヤ部５２２は、第１方向ｘに対して傾斜角α１ｂで傾斜している。第２検出導電体５２Ｂの枕部５２１およびワイヤ部５２２のその他の構成は、第１検出導電体５２Ａの枕部５２１およびワイヤ部５２２の構成と同様であるため、その説明を省略する。なお、第２導電層２０Ｂの線膨張係数は、第１導電層２０Ａの線膨張係数と略等しい。したがって、枕部５２１の線膨張係数は、第２導電層２０Ｂの線膨張係数よりも小である。
複数の第１ゲート導電体５３Ａは、図３および図１１に示すように、複数の第１半導体素子４０Ａの第２電極４２と、第１ゲート配線層２２Ａとに接続されている。これにより、複数の第１半導体素子４０Ａの第２電極４２は、第１ゲート配線層２２Ａに導通している。図１１および図１３に示すように、複数の第１ゲート導電体５３Ａの各々は、枕部５３１およびワイヤ部５３２を有する。
図１３に示すように、第１ゲート導電体５３Ａの枕部５３１は、第２接合層４９により第１半導体素子４０Ａの第２電極４２に接続されている。図１１に示すように、厚さ方向ｚに沿って視て、枕部５３１は矩形状である。枕部５３１は、第１層５３１Ａおよび一対の第２層５３１Ｂを有する。第１層５３１Ａは、鉄およびニッケルを含む合金から構成される。当該合金の例は、第１検出導電体５２Ａの枕部５２１の第１層５２１Ａの例と同一である。一対の第２層５３１Ｂは、金属から構成される。当該金属の例は、第１検出導電体５２Ａの枕部５２１の一対の第２層５２１Ｂの例と同一である。第１層５３１Ａは、厚さ方向ｚにおいて一対の第２層５３１Ｂに挟まれている。このため、枕部５３１は、複数の金属層が厚さ方向ｚに積層された構成となっている。第１層５３１Ａの厚さｔ１と、第２層５３１Ｂの厚さｔ２との比率は、たとえばｔ１：ｔ２＝８：１である。このように構成された枕部５３１の線膨張係数は、０～８×１０-6／℃である。一方、第２導電層２０Ｂの線膨張係数は、約１６×１０-6／℃である。したがって、枕部５３１の線膨張係数は、第２導電層２０Ｂの線膨張係数よりも小である。なお、第１層５３１Ａは、半導体材料から構成される場合でもよい。当該半導体材料の例は、第１検出導電体５２Ａの枕部５２１の第１層５２１Ａの例と同一である。この場合においても、枕部５３１の線膨張係数は、第２導電層２０Ｂの線膨張係数よりも小である。
図１１に示すように、第１ゲート導電体５３Ａのワイヤ部５３２は、第１ゲート導電体５３Ａの枕部５３１と、第１ゲート配線層２２Ａとに接続されている。第１ゲート導電体５３Ａのワイヤ部５３２は、第１方向ｘに対して傾斜角α２ａで傾斜している。ワイヤ部５３２の構成材料の例は、第１検出導電体５２Ａのワイヤ部５２２の例と同一である。
複数の第２ゲート導電体５３Ｂは、図３および図１４に示すように、複数の第２半導体素子４０Ｂの第２電極４２と、第２ゲート配線層２２Ｂとに接続されている。これにより、複数の第２半導体素子４０Ｂの第２電極４２は、第２ゲート配線層２２Ｂに導通している。図１４および図１６に示すように、複数の第２ゲート導電体５３Ｂの各々は、枕部５３１およびワイヤ部５３２を有する。第２ゲート導電体５３Ｂの枕部５３１は、第２接合層４９により第２半導体素子４０Ｂの第２電極４２に接続されている。第２ゲート導電体５３Ｂのワイヤ部５３２は、第２ゲート導電体５３Ｂの枕部５３１と、第２ゲート配線層２２Ｂとに接続されている。第２ゲート導電体５３Ｂのワイヤ部５３２は、第１方向ｘに対して傾斜角α２ｂで傾斜している。第２ゲート導電体５３Ｂの枕部５３１およびワイヤ部５３２のその他の構成は、第１ゲート導電体５３Ａの枕部５３１およびワイヤ部５３２の構成と同様であるため、その説明を省略する。なお、第２導電層２０Ｂの線膨張係数は、第１導電層２０Ａの線膨張係数と略等しい。したがって、枕部５３１の線膨張係数は、第２導電層２０Ｂの線膨張係数よりも小である。
一対の検出端子３４、一対のゲート端子３５および複数のダミー端子３６は、図３に示すように、第２方向ｙにおいて絶縁支持部材１０に隣接している。これらの端子は、第１方向ｘに沿って配列されている。半導体装置Ａ１０においては、一対の検出端子３４、一対のゲート端子３５および複数のダミー端子３６は、いずれも同一のリードフレームから構成される。
一対の検出端子３４は、図３に示すように、その一方が第１基板１０Ａに隣接し、その他方が第２基板１０Ｂに隣接している。一対の検出端子３４の各々から、複数の第１半導体素子４０Ａおよび複数の第２半導体素子４０Ｂのどちらかに該当する複数の第１電極４１に印加される電圧（ソース電流に対応した電圧）が検出される。一対の検出端子３４の各々は、接続部３４１および端子部３４２を有する。接続部３４１は、封止樹脂６０に覆われている。これにより、一対の検出端子３４は、封止樹脂６０に支持されている。なお、接続部３４１の表面には、たとえば銀めっきを施してもよい。端子部３４２は、接続部３４１につながり、かつ封止樹脂６０から露出している（図８参照）。第１方向ｘに沿って視て、端子部３４２はＬ字状をなしている。
一対のゲート端子３５は、図３に示すように、第１方向ｘにおいて一対の検出端子３４に隣接している。一対のゲート端子３５の各々には、複数の第１半導体素子４０Ａおよび複数の第２半導体素子４０Ｂのどちらかを駆動させるためのゲート電圧が印加される。一対のゲート端子３５の各々は、接続部３５１および端子部３５２を有する。接続部３５１は、封止樹脂６０に覆われている。これにより、一対のゲート端子３５は、封止樹脂６０に支持されている。なお、接続部３５１の表面には、たとえば銀めっきを施してもよい。端子部３５２は、接続部３５１につながり、かつ封止樹脂６０から露出している（図８参照）。第１方向ｘに沿って視て、端子部３５２はＬ字状をなしている。
複数のダミー端子３６は、図３に示すように、第１方向ｘにおいて一対のゲート端子３５に対して一対の検出端子３４とは反対側に位置する。半導体装置Ａ１０が示す例においては、ダミー端子３６の数は６つである。このうち３つのダミー端子３６は、第１方向ｘの一方側に位置する。残り３つのダミー端子３６は、第１方向ｘの他方側に位置する。なお、複数のダミー端子３６の数は、本構成に限定されない。さらに、半導体装置Ａ１０において、複数のダミー端子３６を備えない構成としてもよい。複数のダミー端子３６の各々は、接続部３６１および端子部３６２を有する。接続部３６１は、封止樹脂６０に覆われている。これにより、複数のダミー端子３６は、封止樹脂６０に支持されている。なお、接続部３６１の表面には、たとえば銀めっきを施してもよい。端子部３６２は、接続部３６１につながり、かつ封止樹脂６０から露出している（図８参照）。図６および図７に示すように、第１方向ｘに沿って視て、端子部３６２はＬ字状をなしている。なお、一対の検出端子３４の端子部３４２、および一対のゲート端子３５の端子部３５２の各々の形状は、端子部３６２の形状と同一である。
半導体装置Ａ１０は、図３に示すように、一対の第１ワイヤ５４Ａおよび一対の第２ワイヤ５４Ｂをさらに備える。第１ワイヤ５４Ａおよび第２ワイヤ５４Ｂの構成材料は、たとえばアルミニウムである。
一対の第１ワイヤ５４Ａは、図３に示すように、第１検出配線層２１Ａおよび第２検出配線層２１Ｂと、一対の検出端子３４とに個別に接続されている。一対の検出端子３４においては、一対の第１ワイヤ５４Ａは、一対の接続部３４１の表面に接続されている。これにより、第１基板１０Ａに隣接する一方の検出端子３４は、複数の第１半導体素子４０Ａの第１電極４１に導通している。第２基板１０Ｂに隣接する他方の検出端子３４は、複数の第２半導体素子４０Ｂの第１電極４１に導通している。
一対の第２ワイヤ５４Ｂは、図３に示すように、第１ゲート配線層２２Ａおよび第２ゲート配線層２２Ｂと、一対のゲート端子３５とに個別に接続されている。一対のゲート端子３５においては、一対の第２ワイヤ５４Ｂは、一対の接続部３５１の表面に接続されている。これにより、第１基板１０Ａに隣接する一方のゲート端子３５は、複数の第１半導体素子４０Ａの第２電極４２に導通している。第２基板１０Ｂに隣接する他方のゲート端子３５は、複数の第２半導体素子４０Ｂの第２電極４２に導通している。
封止樹脂６０は、図９および図１０に示すように、絶縁支持部材１０、第１導電層２０Ａ、第２導電層２０Ｂ、複数の第１半導体素子４０Ａおよび複数の第２半導体素子４０Ｂを覆っている。封止樹脂６０は、複数の第１リード５１Ａ、複数の第２リード５１Ｂ、複数の第１検出導電体５２Ａ、複数の第２検出導電体５２Ｂ、複数の第１ゲート導電体５３Ａ、複数の第２ゲート導電体５３Ｂ、一対の第１ワイヤ５４Ａおよび一対の第２ワイヤ５４Ｂをさらに覆っている。封止樹脂６０の構成材料は、たとえば黒色のエポキシ樹脂である。図２および図５～図８に示すように、封止樹脂６０は、頂面６１、底面６２、一対の第１側面６３Ａ、一対の第２側面６３Ｂ、複数の第３側面６３Ｃ、複数の第４側面６３Ｄ、複数の切欠部６３Ｅおよび複数の取付け孔６４を有する。
図９および図１０に示すように、頂面６１は、厚さ方向ｚのうち絶縁支持部材１０の主面１０１が向く側を向く。底面６２は、厚さ方向ｚにおいて頂面６１とは反対側を向く。図５に示すように、底面６２から金属基板６９が露出している。底面６２は、金属基板６９を囲む枠状である。
図２および図５～図７に示すように、一対の第１側面６３Ａは、頂面６１および底面６２の双方につながり、かつ第１方向ｘを向く。第１方向ｘの一方側に位置する第１側面６３Ａからは、第１入力端子３１の第１端子部３１２、および第２入力端子３２の第２端子部３２２が、第１方向ｘの一方側に向けて延びている。第２方向ｙの他方側に位置する第１側面６３Ａからは、出力端子３３の端子部３３２が、第１方向ｘの他方側に向けて延びている。このように、第１入力端子３１および第２入力端子３２のそれぞれ一部は、第１方向ｘの一方側において封止樹脂６０から露出している。あわせて、出力端子３３の一部は、第１方向ｘの他方側において封止樹脂６０から露出している。
図２および図５～図８に示すように、一対の第２側面６３Ｂは、頂面６１および底面６２の双方につながり、かつ第２方向ｙを向く。一対の第２側面６３Ｂのいずれか一方からは、一対の検出端子３４の端子部３４２、一対のゲート端子３５の端子部３５２、および複数のダミー端子３６の端子部３６２が露出している。
図２および図５～図７に示すように、複数の第３側面６３Ｃは、頂面６１および底面６２の双方につながり、かつ第２方向ｙを向く。複数の第３側面６３Ｃは、第１方向ｘの一方側に位置する一対の第３側面６３Ｃと、第１方向ｘの他方側に位置する一対の第３側面６３Ｃとを含む。第１方向ｘの一方側および他方側の各々において、一対の第３側面６３Ｃは、第２方向ｙにおいて対向している。また、第１方向ｘの一方側および他方側の各々において、一対の第３側面６３Ｃは、第１側面６３Ａの第２方向ｙの両端につながっている。
図２および図５～図８に示すように、複数の第４側面６３Ｄは、頂面６１および底面６２の双方につながり、かつ第１方向ｘを向く。複数の第４側面６３Ｄは、第１方向ｘにおいて一対の第１側面６３Ａよりも半導体装置Ａ１０の外側に位置する。複数の第４側面６３Ｄは、第１方向ｘの一方側に位置する一対の第４側面６３Ｄと、第１方向ｘの他方側に位置する一対の第４側面６３Ｄとを含む。第１方向ｘの一方側および他方側の各々において、一対の第４側面６３Ｄの第２方向ｙの両端は、一対の第２側面６３Ｂと、一対の第３側面６３Ｃとにつながっている。
図２および図５に示すように、複数の切欠部６３Ｅの各々は、第１側面６３Ａと第３側面６３Ｃとの境界に位置する。厚さ方向ｚに沿って視て、複数の切欠部６３Ｅは、いずれも第１方向ｘおよび第２方向ｙの双方に対して傾斜している。
図９に示すように、複数の取付け孔６４は、厚さ方向ｚにおいて頂面６１から底面６２に至って封止樹脂６０を貫通している。複数の取付け孔６４は、半導体装置Ａ１０をヒートシンク（図示略）に取り付ける際に利用される。図２および図５に示すように、厚さ方向ｚに沿って視て、複数の取付け孔６４の孔縁は円形状である。複数の取付け孔６４は、厚さ方向ｚに沿って視て封止樹脂６０の四隅に位置する。
金属基板６９は、図９および図１０に示すように、絶縁支持部材１０（第１基板１０Ａおよび第２基板１０Ｂ）の裏面１０２の全体にわたって配置されている。このため、金属基板６９は、第１方向ｘに離間した２つの領域を含む。図５に示すように、金属基板６９は、封止樹脂６０の底面６２から露出している。金属基板６９は、たとえば、銅（Ｃｕ）または銅合金からなる金属箔により構成される。金属基板６９は、封止樹脂６０の複数の取付け孔６４とともに、半導体装置Ａ１０をヒートシンクに取り付ける際に利用される。
＜第１実施形態の第１変形例＞
次に、図１７および図１８に基づき、半導体装置Ａ１０の第１変形例である半導体装置Ａ１１について説明する。半導体装置Ａ１１は、複数の第１検出導電体５２Ａおよび複数の第２検出導電体５２Ｂの各々の枕部５２１と、複数の第１ゲート導電体５３Ａおよび複数の第２ゲート導電体５３Ｂの各々の枕部５３１との構成が、先述した半導体装置Ａ１０における構成と異なる。
図１７に示すように、第１検出導電体５２Ａの枕部５２１の第１層５２１Ａは、下層部５２１Ｃ、上層部５２１Ｄおよび枠面５２１Ｅを有する。下層部５２１Ｃは、第１層５２１Ａの下方に位置する。枕部５２１の下端に位置する第２層５２１Ｂが、下層部５２１Ｃに接する。上層部５２１Ｄは、下層部５２１Ｃの上端につながっている。厚さ方向ｚに沿って視て、上層部５２１Ｄの面積は、下層部５２１Ｃの面積よりも大である。枕部５２１の上端に位置する第２層５２１Ｂが、上層部５２１Ｄに接する。したがって、厚さ方向ｚに沿って視て、上層部５２１Ｄに接する第２層５２１Ｂの面積は、下層部５２１Ｃに接する第２層５２１Ｂの面積よりも大である。枠面５２１Ｅは、第１半導体素子４０Ａの第１電極４１に対向している。厚さ方向ｚに沿って視て、枠面５２１Ｅは、下層部５２１Ｃの全周を囲んでいる。なお、図示は省略するが、第２検出導電体５２Ｂの枕部５２１の第１層５２１Ａも、下層部５２１Ｃ、上層部５２１Ｄおよび枠面５２１Ｅを有する。これらの構成は、第１検出導電体５２Ａの枕部５２１の下層部５２１Ｃ、上層部５２１Ｄおよび枠面５２１Ｅの構成と同様であるため、その説明は省略する。
図１８に示すように、第１ゲート導電体５３Ａの枕部５３１の第１層５３１Ａは、下層部５３１Ｃ、上層部５３１Ｄおよび枠面５３１Ｅを有する。下層部５３１Ｃは、第１層５３１Ａの下方に位置する。枕部５３１の下端に位置する第２層５３１Ｂが、下層部５３１Ｃに接する。上層部５３１Ｄは、下層部５３１Ｃの上端につながっている。厚さ方向ｚに沿って視て、上層部５３１Ｄの面積は、下層部５３１Ｃの面積よりも大である。枕部５３１の上端に位置する第２層５３１Ｂが、上層部５３１Ｄに接する。したがって、厚さ方向ｚに沿って視て、上層部５３１Ｄに接する第２層５３１Ｂの面積は、下層部５３１Ｃに接する第２層５３１Ｂの面積よりも大である。枠面５３１Ｅは、第１半導体素子４０Ａの第２電極４２に対向している。厚さ方向ｚに沿って視て、枠面５３１Ｅは、下層部５３１Ｃの全周を囲んでいる。なお、図示は省略するが、第２ゲート導電体５３Ｂの枕部５３１の第１層５３１Ａも、下層部５３１Ｃ、上層部５３１Ｄおよび枠面５３１Ｅを有する。これらの構成は、第１ゲート導電体５３Ａの枕部５３１の下層部５３１Ｃ、上層部５３１Ｄおよび枠面５３１Ｅの構成と同様であるため、その説明は省略する。
＜第１実施形態の第２変形例＞
次に、図１９～図２２に基づき、半導体装置Ａ１０の第２変形例である半導体装置Ａ１２について説明する。半導体装置Ａ１２は、複数の第１検出導電体５２Ａおよび複数の第２検出導電体５２Ｂの構成が、先述した半導体装置Ａ１０における構成と異なる。
図１９に示すように、厚さ方向ｚに沿って視て、複数の第１検出導電体５２Ａは、第１方向ｘに延びる帯状である。第１検出導電体５２Ａの幅Ｂ１ａは、第１リード５１Ａの幅Ｂａよりも小である。第１検出導電体５２Ａは、長状の金属片（金属ストリップ）から構成される。図２０に示すように、第１検出導電体５２Ａの第１方向ｘの一方側に位置する端部は、第２接合層４９により第１半導体素子４０Ａの第１電極４１に接続されている。第１検出導電体５２Ａの第１方向ｘの他方側に位置する端部は、第１接合層２９により第１検出配線層２１Ａに接続されている。
図２０に示すように、複数の第１検出導電体５２Ａの各々は、第１層５２３および一対の第２層５２４を有する。第１層５２３は、鉄およびニッケルを含む合金から構成される。当該合金の例は、第１検出導電体５２Ａの枕部５２１の第１層５２１Ａの例と同一である。一対の第２層５２４は、金属から構成される。当該金属の例は、第１検出導電体５２Ａの枕部５２１の一対の第２層５２１Ｂの例と同一である。第１層５２３は、厚さ方向ｚにおいて一対の第２層５２４に挟まれている。このため、第１検出導電体５２Ａは、複数の金属層が厚さ方向ｚに積層された構成となっている。第１層５２３の第１方向ｘの一方側に位置する端部の厚さｔ３ａと、第１層５２３の第１方向ｘの他方側に位置する端部の厚さｔ４ａとの比率は、たとえばｔ３ａ：ｔ４ａ＝１：２である。このように構成された第１検出導電体５２Ａの線膨張係数は、０～８×１０-6／℃である。一方、第１導電層２０Ａの線膨張係数は、約１６×１０-6／℃である。したがって、第１検出導電体５２Ａの線膨張係数は、第１導電層２０Ａの線膨張係数よりも小である。第１検出導電体５２Ａの第１層５２３は、遷移面５２３Ａを有する。遷移面５２３Ａは、第１層５２３が厚さｔ３ａから厚さｔ４ａに変化する区間に位置する湾曲面である。
図２１に示すように、厚さ方向ｚに沿って視て、複数の第２検出導電体５２Ｂは、第１方向ｘに延びる帯状である。第２検出導電体５２Ｂの幅Ｂ１ｂは、第２リード５１Ｂの幅Ｂｂよりも小である。第２検出導電体５２Ｂは、金属片から構成される。図２２に示すように、第２検出導電体５２Ｂの第１方向ｘの一方側に位置する端部は、第１接合層２９により第２検出配線層２１Ｂに接続されている。第２検出導電体５２Ｂの第１方向ｘの他方側に位置する端部は、第２接合層４９により第２半導体素子４０Ｂの第１電極４１に接続されている。
図２２に示すように、複数の第２検出導電体５２Ｂの各々は、第１層５２３および一対の第２層５２４を有する。第１層５２３の第１方向ｘの一方側に位置する端部の厚さｔ３ｂと、第１層５２３の第１方向ｘの他方側に位置する端部の厚さｔ４ｂとの比率は、たとえばｔ３ｂ：ｔ４ｂ＝２：１である。第２検出導電体５２Ｂの第１層５２３および一対の第２層５２４のその他の構成は、第１検出導電体５２Ａの第１層５２３および一対の第２層５２４の構成と同様であるため、その説明を省略する。なお、第２導電層２０Ｂの線膨張係数は、第１導電層２０Ａの線膨張係数と略等しい。したがって、第２検出導電体５２Ｂの線膨張係数は、第２導電層２０Ｂの線膨張係数よりも小である。第２検出導電体５２Ｂの第１層５２３は、遷移面５２３Ａを有する。遷移面５２３Ａは、第１層５２３が厚さｔ３ｂから厚さｔ４ｂに変化する区間に位置する湾曲面である。
＜第１実施形態の第３変形例＞
次に、図２３～図２６に基づき、半導体装置Ａ１０の第３変形例である半導体装置Ａ１３について説明する。半導体装置Ａ１３は、複数の第１検出導電体５２Ａ、複数の第２検出導電体５２Ｂ、複数の第１ゲート導電体５３Ａおよび複数の第２ゲート導電体５３Ｂの構成が、先述した半導体装置Ａ１０における構成と異なる。これらのうち、複数の第１検出導電体５２Ａおよび複数の第２検出導電体５２Ｂ構成は、先述した半導体装置Ａ１２における構成と同様であるため、その説明は省略する。
図２３に示すように、厚さ方向ｚに沿って視て、複数の第１ゲート導電体５３Ａは、第１方向ｘに延びる帯状である。第１ゲート導電体５３Ａの幅Ｂ２ａは、第１リード５１Ａの幅Ｂａよりも小である。第１ゲート導電体５３Ａは、金属片から構成される。図２４に示すように、第１ゲート導電体５３Ａの第１方向ｘの一方側に位置する端部は、第２接合層４９により第１半導体素子４０Ａの第２電極４２に接続されている。第１検出導電体５２Ａの第１方向ｘの他方側に位置する端部は、第１接合層２９により第１ゲート配線層２２Ａに接続されている。
図２４に示すように、複数の第１ゲート導電体５３Ａの各々は、第１層５３３および一対の第２層５３４を有する。第１層５３３は、鉄およびニッケルを含む合金から構成される。当該合金の例は、第１検出導電体５２Ａの枕部５２１の第１層５２１Ａの例と同一である。一対の第２層５３４は、金属から構成される。当該金属の例は、第１検出導電体５２Ａの枕部５２１の一対の第２層５２１Ｂの例と同一である。第１層５３３は、厚さ方向ｚにおいて一対の第２層５３４に挟まれている。このため、第１ゲート導電体５３Ａは、複数の金属層が厚さ方向ｚに積層された構成となっている。第１層５３３の第１方向ｘの一方側に位置する端部の厚さｔ５ａと、第１層５３３の第１方向ｘの他方側に位置する端部の厚さｔ６ａとの比率は、たとえばｔ５ａ：ｔ６ａ＝１：２である。このように構成された第１ゲート導電体５３Ａの線膨張係数は、０～８×１０-6／℃である。一方、第１導電層２０Ａの線膨張係数は、約１６×１０-6／℃である。したがって、第１ゲート導電体５３Ａの線膨張係数は、第１導電層２０Ａの線膨張係数よりも小である。第１ゲート導電体５３Ａの第１層５３３は、遷移面５３３Ａを有する。遷移面５３３Ａは、第１層５３３が厚さｔ５ａから厚さｔ６ａに変化する区間に位置する湾曲面である。
図２５に示すように、厚さ方向ｚに沿って視て、複数の第２ゲート導電体５３Ｂは、第１方向ｘに延びる帯状である。第２ゲート導電体５３Ｂの幅Ｂ２ｂは、第２リード５１Ｂの幅Ｂｂよりも小である。第２ゲート導電体５３Ｂは、金属片から構成される。図２６に示すように、第２ゲート導電体５３Ｂの第１方向ｘの一方側に位置する端部は、第１接合層２９により第２ゲート配線層２２Ｂに接続されている。第２ゲート導電体５３Ｂの第１方向ｘの他方側に位置する端部は、第２接合層４９により第２半導体素子４０Ｂの第２電極４２に接続されている。
図２６に示すように、複数の第２ゲート導電体５３Ｂの各々は、第１層５３３および一対の第２層５３４を有する。第１層５３３の第１方向ｘの一方側に位置する端部の厚さｔ５ｂと、第１層５３３の第１方向ｘの他方側に位置する端部の厚さｔ６ｂとの比率は、たとえばｔ５ｂ：ｔ６ｂ＝２：１である。第２ゲート導電体５３Ｂの第１層５３３および一対の第２層５３４のその他の構成は、第１ゲート導電体５３Ａの第１層５３３および一対の第２層５３４の構成と同様であるため、その説明を省略する。なお、第２導電層２０Ｂの線膨張係数は、第１導電層２０Ａの線膨張係数と略等しい。したがって、第２ゲート導電体５３Ｂの線膨張係数は、第２導電層２０Ｂの線膨張係数よりも小である。第２ゲート導電体５３Ｂの第１層５３３は、遷移面５３３Ａを有する。遷移面５３３Ａは、第１層５３３が厚さｔ５ｂから厚さｔ６ｂに変化する区間に位置する湾曲面である。
次に、半導体装置Ａ１０の作用効果について説明する。
半導体装置Ａ１０は、第１電極４１および第２電極４２を有し、かつ第１導電層２０Ａに電気的に接合された第１半導体素子４０Ａと、第１電極４１および第２導電層２０Ｂに接続された第１リード５１Ａと、第１検出導電体５２Ａと、第２検出導電体５２Ｂとを備える。第１検出導電体５２Ａは、第１電極４１に接続されている。第１ゲート導電体５３Ａは、第２電極４２に接続されている。第１検出導電体５２Ａおよび第１ゲート導電体５３Ａの少なくともいずれかにおいて、第１半導体素子４０Ａに接続された端部の線膨張係数が、第１導電層２０Ａの線膨張係数よりも小である。これにより、第１電極４１と第１検出導電体５２Ａとの間に発生する熱応力、および第２電極４２と第１ゲート導電体５３Ａとの間に発生する熱応力の少なくともいずれかの熱応力を低減させることができる。よって、第１検出導電体５２Ａおよび第１ゲート導電体５３Ａの少なくともいずれかが、第１半導体素子４０Ａから剥離しにくくなる。したがって、半導体装置Ａ１０によれば、その信頼性の低下を防ぐことができる。
半導体装置Ａ１０においては、第１検出導電体５２Ａおよび第１ゲート導電体５３Ａの各々は、第１半導体素子４０Ａに接続された枕部５２１，５３１と、枕部５２１，５３１に接続されたワイヤ部５２２，５３２を有する。枕部５２１，５３１の線膨張係数が、第１導電層２０Ａの線膨張係数よりも小である。これにより、第１検出導電体５２Ａおよび第１ゲート導電体５３Ａにおいて、第１半導体素子４０Ａに接続された端部の線膨張係数を、第１導電層２０Ａの線膨張係数よりも小とすることができる。
枕部５２１，５３１の各々は、鉄およびニッケルを含む合金から構成される第１層５２１Ａ，５３１Ａと、第１層５２１Ａ，第１層５３１Ａとは異なる金属から構成される一対の第２層５２１Ｂ，５３１Ｂとを有する。第１層５２１Ａ，５３１Ａは、厚さ方向ｚにおいて一対の第２層５２１Ｂ，５３１Ｂに挟まれている。これにより、枕部５２１，５３１の線膨張係数を第１導電層２０Ａの線膨張係数よりも小とすることができる。また、第１半導体素子４０Ａと、ワイヤ部５２２，５３２との双方に対する枕部５２１，５３１の接続状態がより良好なものとなる。
枕部５２１、５３１の第１層５２１Ａ，５３１Ａは、鉄およびニッケルを含む合金に替えて、半導体材料から構成することができる。これにより、枕部５２１，５３１の線膨張係数が、第１半導体素子４０Ａの線膨張係数により近い値となる。したがって、第１電極４１と第１検出導電体５２Ａとの間に発生する熱応力、および第２電極４２と第１ゲート導電体５３Ａとの間に発生する熱応力の少なくともいずれかの熱応力をより効果的に低減させることができる。
半導体装置Ａ１１においては、枕部５２１，５３１の第１層５２１Ａ，５３１Ａの各々は、下層部５２１Ｃ，５３１Ｃおよび上層部５２１Ｄ，５３１Ｄを有する。厚さ方向ｚに沿って視て、上層部５２１Ｄ，５３１Ｄの面積は、下層部５２１Ｃ，５３１Ｃの面積よりも大である。これにより、枕部５２１，５３１におけるワイヤ部５２２，５３２の接続可能面積がより大となるため、枕部５２１，５３１に対するワイヤ部５２２，５３２の接続がより容易となる。
半導体装置Ａ１２においては、第１検出導電体５２Ａは、金属片から構成される。第１検出導電体５２Ａの線膨張係数が、第１導電層２０Ａの線膨張係数よりも小である。これにより、第１検出導電体５２Ａにおいて、第１半導体素子４０Ａに接続された端部の線膨張係数を、第１導電層２０Ａの線膨張係数よりも小とすることができる。
半導体装置Ａ１２の第１検出導電体５２Ａは、鉄およびニッケルを含む合金から構成される第１層５２３と、第１層５２３とは異なる金属から構成される一対の第２層５２４とを有する。第１層５２３は、厚さ方向ｚにおいて一対の第２層５２４に挟まれている。これにより、第１検出導電体５２Ａの線膨張係数を第１導電層２０Ａの線膨張係数よりも小とすることができる。また、第１半導体素子４０Ａと、第１検出配線層２１Ａとの双方に対する第１検出導電体５２Ａの接続状態がより良好なものとなる。
半導体装置Ａ１０においては、第１検出配線層２１Ａおよび第１ゲート配線層２２Ａは、絶縁支持部材１０の主面１０１に配置されている。これにより、たとえばＤＢＣ（登録商標）基板を用いることにより、絶縁支持部材１０と、主面１０１に配置された第１導電層２０Ａ、第１検出配線層２１Ａおよび第１ゲート配線層２２Ａとを、容易に形成することができる。
半導体装置Ａ１０は、第１電極４１および第２電極４２を有し、かつ第２導電層２０Ｂに電気的に接合された第２半導体素子４０Ｂと、第２半導体素子４０Ｂの第１電極４１に接続された第２リード５１Ｂと、第２検出導電体５２Ｂと、第２ゲート導電体５３Ｂとをさらに備える。第２検出導電体５２Ｂは、第２半導体素子４０Ｂの第１電極４１に接続されている。第２ゲート導電体５３Ｂは、第２半導体素子４０Ｂの第２電極４２に接続されている。第２検出導電体５２Ｂおよび第２ゲート導電体５３Ｂの少なくともいずれかにおいて、第２半導体素子４０Ｂに接続された端部の線膨張係数が、第２導電層２０Ｂの線膨張係数よりも小である。これにより、第２半導体素子４０Ｂの第１電極４１と第２検出導電体５２Ｂとの間に発生する熱応力、および第２半導体素子４０Ｂの第２電極４２と第２ゲート導電体５３Ｂとの間に発生する熱応力の少なくともいずれかの熱応力を低減させることができる。よって、第２検出導電体５２Ｂおよび第２ゲート導電体５３Ｂの少なくともいずれかが、第２半導体素子４０Ｂから剥離しにくくなる。
半導体装置Ａ１０は、第１入力端子３１および第２入力端子３２をさらに備える。第１入力端子３１は、第１導電層２０Ａに導通している。第２入力端子３２は、第２リード５１Ｂに導通している。第２リード５１Ｂは、第２入力端子３２につながっている。これにより、第２入力端子３２と第２リード５１Ｂとを、一体部材とすることができるため、半導体装置Ａ１０の部品点数の削減を図ることができる。
第１入力端子３１および第２入力端子３２は、第１方向ｘの一方側に位置する。第１入力端子３１および第２入力端子３２は、厚さ方向ｚにおいて互いに離間している。厚さ方向ｚに沿って視て、第２入力端子３２の一部（第２端子部３２２）が、第１入力端子３１に重なっている。これにより、半導体装置Ａ１０の使用時に、第２入力端子３２から発生する磁界により、第１入力端子３１のインダクタンスを低減させることができる。
〔第２実施形態〕
図２７～図３２に基づき、第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２７は、理解の便宜上、封止樹脂６０を透過している。透過した封止樹脂６０を想像線（二点鎖線）で示している。
半導体装置Ａ２０は、一対の絶縁層２３を備え、かつ金属基板６９を備えないことが、先述した半導体装置Ａ１０と異なる。さらに半導体装置Ａ２０は、第１検出配線層２１Ａ、第２検出配線層２１Ｂ、第１ゲート配線層２２Ａ、第２ゲート配線層２２Ｂ、複数の第１半導体素子４０Ａ、複数の第２半導体素子４０Ｂ、複数の第１リード５１Ａおよび複数の第２リード５１Ｂの構成が、先述した半導体装置Ａ１０と異なる。
図２７、図２９および図３０に示すように、一対の絶縁層２３は、第１導電層２０Ａおよび第２導電層２０Ｂの上に配置されている。一対の絶縁層２３は、第１方向ｘにおいて互いに離間している。一対の絶縁層２３は、第２方向ｙに延びる帯状である。第１方向ｘの一方側に位置する絶縁層２３は、第１導電層２０Ａの上に配置されている。第１方向ｘの他方側に位置する絶縁層２３は、第２導電層２０Ｂの上に配置されている。一対の絶縁層２３の構成材料は、たとえばガラスエポキシ樹脂である。
図２７、図２９および図３０に示すように、第１検出配線層２１Ａおよび第１ゲート配線層２２Ａは、第１導電層２０Ａの上に配置された一方の絶縁層２３の上に配置されている。第２検出配線層２１Ｂおよび第２ゲート配線層２２Ｂは、第２導電層２０Ｂに配置された他方の絶縁層２３の上に配置されている。したがって、半導体装置Ａ２０においても、厚さ方向ｚに沿って視て、第１検出配線層２１Ａ、第２検出配線層２１Ｂ、第１ゲート配線層２２Ａおよび第２ゲート配線層２２Ｂは、絶縁支持部材１０の主面１０１に重なっている。
図２７および図２９に示すように、複数の第１半導体素子４０Ａは、第１導電層２０Ａの上に配置された一方の絶縁層２３に対して、第１方向ｘの他方側に位置する。複数の第１半導体素子４０Ａの各々において、第２電極４２は、第１方向ｘの一方側に位置する。
図２７および図３０に示すように、複数の第２半導体素子４０Ｂは、第２導電層２０Ｂの上に配置された他方の絶縁層２３に対して、第１方向ｘの一方側に位置する。複数の第２半導体素子４０Ｂの各々において、第２電極４２は、第１方向ｘの他方側に位置する。
図２７に示すように、複数の第１リード５１Ａの第１方向ｘの寸法は、先述した半導体装置Ａ１０における当該寸法よりも小である。また、複数の第２リード５１Ｂの第１方向ｘの寸法は、先述した半導体装置Ａ１０における当該寸法よりも小である。
図２７および図２８に示すように、一対の検出端子３４は、先述した半導体装置Ａ１０の一対のゲート端子３５と入れ替わっている。一対のゲート端子３５は、先述した半導体装置Ａ１０の一対の検出端子３４と入れ替わっている。また、図２８に示すように、封止樹脂６０の底面６２から、絶縁支持部材１０の裏面１０２が露出している。
図３１に示すように、厚さ方向ｚに沿って視て、複数の第１検出導電体５２Ａおよび複数の第２ゲート導電体５３Ｂは、第１半導体素子４０Ａから第１方向ｘの一方側に延びている。図３２に示すように、厚さ方向ｚに沿って視て、複数の第２検出導電体５２Ｂおよび複数の第２ゲート導電体５３Ｂは、第２半導体素子４０Ｂから第１方向ｘの他方側に延びている。第１検出導電体５２Ａ、第２検出導電体５２Ｂ、第１ゲート導電体５３Ａおよび第２ゲート導電体５３Ｂの各々のその他の構成は、半導体装置Ａ１０におけるこれらの構成と同様であるため、その説明を省略する。
＜第２実施形態の第１変形例＞
次に、図３３および図３４に基づき、半導体装置Ａ２０の第１変形例である半導体装置Ａ２１について説明する。半導体装置Ａ２１は、複数の第１検出導電体５２Ａおよび複数の第２検出導電体５２Ｂの構成が、先述した半導体装置Ａ２０における構成と異なる。
図３３に示すように、厚さ方向ｚに沿って視て、複数の第１検出導電体５２Ａは、第１半導体素子４０Ａから第１方向ｘの一方側に延びる帯状である。第１検出導電体５２Ａの幅Ｂ１ａは、第１リード５１Ａの幅Ｂａよりも小である。第１検出導電体５２Ａは、金属片から構成される。第１検出導電体５２Ａのその他の構成は、先述した半導体装置Ａ１２における第１検出導電体５２Ａの構成と同様であるため、その説明を省略する。
図３４に示すように、厚さ方向ｚに沿って視て、複数の第２検出導電体５２Ｂは、第２半導体素子４０Ｂから第１方向ｘの他方側に延びる帯状である。第２検出導電体５２Ｂの幅Ｂ１ｂは、第２リード５１Ｂの幅Ｂｂよりも小である。第２検出導電体５２Ｂは、金属片から構成される。第２検出導電体５２Ｂのその他の構成は、先述した半導体装置Ａ１２における第２検出導電体５２Ｂの構成と同様であるため、その説明を省略する。
＜第２実施形態の第２変形例＞
次に、図３５および図３６に基づき、半導体装置Ａ２０の第２変形例である半導体装置Ａ２２について説明する。半導体装置Ａ２２は、複数の第１検出導電体５２Ａ、複数の第２検出導電体５２Ｂ、複数の第１ゲート導電体５３Ａおよび複数の第２ゲート導電体５３Ｂの構成が、先述した半導体装置Ａ２０における構成と異なる。これらのうち、複数の第１検出導電体５２Ａおよび複数の第２検出導電体５２Ｂ構成は、先述した半導体装置Ａ２１における構成と同様であるため、その説明は省略する。
図３５に示すように、厚さ方向ｚに沿って視て、複数の第１ゲート導電体５３Ａは、第１半導体素子４０Ａから第１方向ｘの一方側に延びる帯状である。第１ゲート導電体５３Ａの幅Ｂ２ａは、第１リード５１Ａの幅Ｂａよりも小である。第１ゲート導電体５３Ａの長さＬ２ａは、第１検出導電体５２Ａの長さＬ１ａよりも小である。第１ゲート導電体５３Ａは、金属片から構成される。第１ゲート導電体５３Ａのその他の構成は、先述した半導体装置Ａ１３における第１ゲート導電体５３Ａの構成と同様であるため、その説明を省略する。
図３６に示すように、厚さ方向ｚに沿って視て、複数の第２ゲート導電体５３Ｂは、第２半導体素子４０Ｂから第１方向ｘの他方側に延びる帯状である。第２ゲート導電体５３Ｂの幅Ｂ２ｂは、第２リード５１Ｂの幅Ｂｂよりも小である。第２ゲート導電体５３Ｂの長さＬ２ｂは、第２検出導電体５２Ｂの長さＬ１ｂよりも小である。第２ゲート導電体５３Ｂは、金属片から構成される。第２ゲート導電体５３Ｂのその他の構成は、先述した半導体装置Ａ１３における第２ゲート導電体５３Ｂの構成と同様であるため、その説明を省略する。
次に、半導体装置Ａ２０の作用効果について説明する。
半導体装置Ａ２０は、先述した半導体装置Ａ１０と同様に、第１電極４１および第２電極４２を有し、かつ第１導電層２０Ａに電気的に接合された第１半導体素子４０Ａと、第１電極４１および第２導電層２０Ｂに接続された第１リード５１Ａと、第１検出導電体５２Ａと、第２検出導電体５２Ｂとを備える。第１検出導電体５２Ａは、第１電極４１に接続されている。第１ゲート導電体５３Ａは、第２電極４２に接続されている。第１検出導電体５２Ａおよび第１ゲート導電体５３Ａの少なくともいずれかにおいて、第１半導体素子４０Ａに接続された端部の線膨張係数が、第１導電層２０Ａの線膨張係数よりも小である。したがって、半導体装置Ａ２０によっても、その信頼性の低下を防ぐことができる。
半導体装置Ａ２０は、第１導電層２０Ａの上に配置された絶縁層２３を備える。第１検出配線層２１Ａおよび第１ゲート配線層２２Ａは、絶縁層２３の上に配置されている。これにより、厚さ方向ｚに沿って視て、第１導電層２０Ａの面積をより大とすることができる。よって、半導体装置Ａ２０の放熱性を向上させることができる。また、第１半導体素子４０Ａを、絶縁層２３に対して第１方向ｘの他方側に配置させることにより、第１リード５１Ａの第１方向ｘにおける寸法を小とすることができる。これにより、半導体装置Ａ２０の寄生抵抗の低減を図ることができる。
本開示の半導体装置は、上述した実施形態に限定されるものではない。半導体装置の各部の具体的な構成は、種々に設計変更自在である。

Claims (16)

  1. 厚さ方向の一方側を向く主面を有する絶縁支持部材と、
    前記主面に配置された第１導電層および第２導電層と、
    前記主面に対向する第１サイド、および、前記厚さ方向において前記第１サイドとは反対側の第２サイドを有する第１半導体素子であって、前記第２サイドに設けられた第１電極および第２電極、ならびに前記第１サイドに設けられた第３電極を備え、前記第３電極が前記第１導電層に電気的に接合されている第１半導体素子と、
    前記第１電極と前記第２導電層との各々に接続された銅または銅合金の金属片からなる第１リードと、
    前記第１電極に接続された第１検出導電体と、
    前記第２電極に接続された第１ゲート導電体と、を備え、
    前記第１検出導電体および前記第１ゲート導電体の各々は、前記第１半導体素子に接続された第１枕部と、前記第１枕部に接続された第１ワイヤ部と、を有し、
    前記第１枕部の線膨張係数は、前記第１導電層の線膨張係数よりも小である、半導体装置。
  2. 前記第１半導体素子と前記第１枕部とを接続する接合層をさらに備え、
    前記接合層は、焼成銀から構成される、請求項１に記載の半導体装置。
  3. 前記第１枕部は、鉄およびニッケルを含む合金から構成される第１層と、前記第１層とは異なる金属から構成される一対の第２層と、を有し、
    前記第１層は、前記厚さ方向において前記一対の第２層に挟まれている、請求項１または２に記載の半導体装置。
  4. 前記第１枕部は、半導体材料から構成される第１層と、金属から構成される一対の第２層と、を有し、
    前記第１層は、前記厚さ方向において前記一対の第２層に挟まれている、請求項１または２に記載の半導体装置。
  5. 厚さ方向の一方側を向く主面を有する絶縁支持部材と、
    前記主面に配置された第１導電層および第２導電層と、
    前記主面に対向する第１サイド、および、前記厚さ方向において前記第１サイドとは反対側の第２サイドを有する第１半導体素子であって、前記第２サイドに設けられた第１電極および第２電極、ならびに前記第１サイドに設けられた第３電極を備え、前記第３電極が前記第１導電層に電気的に接合されている第１半導体素子と、
    前記第１電極と前記第２導電層との各々に接続された銅または銅合金の金属片からなる第１リードと、
    前記第１電極に接続された第１検出導電体と、
    前記第２電極に接続された第１ゲート導電体と、を備え、
    前記第１検出導電体は、金属片から構成され、
    前記第１ゲート導電体は、前記第１半導体素子に接続された第１枕部と、前記第１枕部に接続された第１ワイヤ部と、を有し、
    前記第１検出導電体および前記第１枕部の各々の線膨張係数が、前記第１導電層の線膨張係数よりも小である、半導体装置。
  6. 前記第１検出導電体は、鉄およびニッケルを含む合金から構成される第１層と、前記第１層とは異なる金属から構成される一対の第２層と、を有し、
    前記第１層は、前記厚さ方向において前記一対の第２層に挟まれている、請求項５に記載の半導体装置。
  7. 厚さ方向の一方側を向く主面を有する絶縁支持部材と、
    前記主面に配置された第１導電層および第２導電層と、
    前記主面に対向する第１サイド、および、前記厚さ方向において前記第１サイドとは反対側の第２サイドを有する第１半導体素子であって、前記第２サイドに設けられた第１電極および第２電極、ならびに前記第１サイドに設けられた第３電極を備え、前記第３電極が前記第１導電層に電気的に接合されている第１半導体素子と、
    前記第１電極と前記第２導電層との各々に接続された銅または銅合金の金属片からなる第１リードと、
    前記第１電極に接続された第１検出導電体と、
    前記第２電極に接続された第１ゲート導電体と、を備え、
    前記第１検出導電体および前記第１ゲート導電体の各々は、金属片から構成され、
    前記第１検出導電体および前記第１ゲート導電体の各々の線膨張係数が、前記第１導電層の線膨張係数よりも小である、半導体装置。
  8. 前記第１検出導電体が接続された第１検出配線層と、前記第１ゲート導電体が接続された第１ゲート配線層と、をさらに備え、
    前記厚さ方向に視て、前記第１検出配線層および前記第１ゲート配線層は、前記主面に重なっている、請求項１ないし７のいずれかに記載の半導体装置。
  9. 前記第１検出配線層および前記第１ゲート配線層は、前記主面に配置されている、請求項８に記載の半導体装置。
  10. 前記第１導電層の上に配置された絶縁層をさらに備え、
    前記第１検出配線層および前記第１ゲート配線層は、前記絶縁層の上に配置されている、請求項８に記載の半導体装置。
  11. 前記第１電極、前記第２電極および前記第３電極にそれぞれ対応する第４電極、第５電極および第６電極を有する第２半導体素子であって、前記第６電極が前記第２導電層に電気的に接合された第２半導体素子と、
    前記第４電極に接続された銅または銅合金の金属片からなる第２リードと、
    前記第４電極に接続された第２検出導電体と、
    前記第５電極に接続された第２ゲート導電体と、
    をさらに備える構成において、
    前記第１検出導電体および前記第１ゲート導電体の各々は、前記第２半導体素子に接続された第２枕部と、前記第２枕部に接続された第２ワイヤ部と、を有し、
    前記第２枕部の線膨張係数は、前記第２導電層の線膨張係数よりも小である、請求項１に記載の半導体装置。
  12. 厚さ方向の一方側を向く主面を有する絶縁支持部材と、
    前記主面に配置された第１導電層および第２導電層と、
    前記主面に対向する第１サイド、および、前記厚さ方向において前記第１サイドとは反対側の第２サイドを有する第１半導体素子であって、前記第２サイドに設けられた第１電極および第２電極、ならびに前記第１サイドに設けられた第３電極を備え、前記第３電極が前記第１導電層に電気的に接合されている第１半導体素子と、
    前記第１電極と前記第２導電層との各々に接続された銅または銅合金の金属片からなる第１リードと、
    前記第１電極に接続された第１検出導電体と、
    前記第２電極に接続された第１ゲート導電体と、
    前記第１電極、前記第２電極および前記第３電極にそれぞれ対応する第４電極、第５電極および第６電極を有する第２半導体素子であって、前記第６電極が前記第２導電層に電気的に接合された第２半導体素子と、
    前記第４電極に接続された銅または銅合金の金属片からなる第２リードと、
    前記第４電極に接続された第２検出導電体と、
    前記第５電極に接続された第２ゲート導電体と、を備え、
    前記第１検出導電体および前記第２検出導電体の各々は、金属片から構成され、
    前記第１ゲート導電体は、前記第１半導体素子に接続された第１枕部と、前記第１枕部に接続された第１ワイヤ部と、を有し、
    前記第２ゲート導電体は、前記第２半導体素子に接続された第２枕部と、前記第２枕部に接続された第２ワイヤ部と、を有し、
    前記第１検出導電体および前記第１枕部の各々の線膨張係数が、前記第１導電層の線膨張係数よりも小であり、
    前記第２検出導電体および前記第２枕部の各々の線膨張係数が、前記第２導電層の線膨張係数よりも小である、半導体装置。
  13. 厚さ方向の一方側を向く主面を有する絶縁支持部材と、
    前記主面に配置された第１導電層および第２導電層と、
    前記主面に対向する第１サイド、および、前記厚さ方向において前記第１サイドとは反対側の第２サイドを有する第１半導体素子であって、前記第２サイドに設けられた第１電極および第２電極、ならびに前記第１サイドに設けられた第３電極を備え、前記第３電極が前記第１導電層に電気的に接合されている第１半導体素子と、
    前記第１電極と前記第２導電層との各々に接続された銅または銅合金の金属片からなる第１リードと、
    前記第１電極に接続された第１検出導電体と、
    前記第２電極に接続された第１ゲート導電体と、
    前記第１電極、前記第２電極および前記第３電極にそれぞれ対応する第４電極、第５電極および第６電極を有する第２半導体素子であって、前記第６電極が前記第２導電層に電気的に接合された第２半導体素子と、
    前記第４電極に接続された銅または銅合金の金属片からなる第２リードと、
    前記第４電極に接続された第２検出導電体と、
    前記第５電極に接続された第２ゲート導電体と、を備え、
    前記第１検出導電体、前記第１ゲート導電体、前記第２検出導電体および前記第２ゲート導電体の各々は、金属片から構成され、
    前記第１検出導電体および前記第１ゲート導電体の各々の線膨張係数が、前記第１導電層の線膨張係数よりも小であり、
    前記第２検出導電体および前記第２ゲート導電体の各々の線膨張係数が、前記第２導電層の線膨張係数よりも小である、半導体装置。
  14. 前記第２検出導電体が接続された第２検出配線層と、
    前記第２ゲート導電体が接続された第２ゲート配線層と、
    をさらに備える構成において、
    前記厚さ方向に視て、前記第２検出配線層および前記第２ゲート配線層は、前記主面に重なっている、請求項１１ないし１３のいずれかに記載の半導体装置。
  15. 前記第１導電層に導通する第１入力端子と、
    前記第２リードに導通する第２入力端子と、
    前記第２導電層に導通する出力端子と、
    をさらに備える構成において、
    前記第１入力端子および前記第２入力端子の各々は、前記厚さ方向に対して直交する一方向において、前記出力端子から離れて配置されており、
    前記第２リードは、前記第２入力端子につながっている、請求項１１ないし１４のいずれかに記載の半導体装置。
  16. 前記第１入力端子および前記第２入力端子は、前記厚さ方向において互いに離れており、
    前記厚さ方向に視て、前記第２入力端子の一部が、前記第１入力端子に重なっている、請求項１５に記載の半導体装置。
JP2020546018A 2018-09-12 2019-09-10 半導体装置 Active JP7280278B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018170502 2018-09-12
JP2018170502 2018-09-12
PCT/JP2019/035459 WO2020054688A1 (ja) 2018-09-12 2019-09-10 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020054688A1 JPWO2020054688A1 (ja) 2021-08-30
JP7280278B2 true JP7280278B2 (ja) 2023-05-23

Family

ID=69778106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020546018A Active JP7280278B2 (ja) 2018-09-12 2019-09-10 半導体装置

Country Status (4)

Country Link
US (1) US11955440B2 (ja)
JP (1) JP7280278B2 (ja)
DE (1) DE112019004559T5 (ja)
WO (1) WO2020054688A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7019746B2 (ja) * 2020-05-21 2022-02-15 三菱電機株式会社 電力用半導体モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011254387A (ja) 2010-06-03 2011-12-15 Rohm Co Ltd 交流スイッチ
JP2017107937A (ja) 2015-12-08 2017-06-15 三菱電機株式会社 電力用半導体装置
WO2017209191A1 (ja) 2016-06-01 2017-12-07 ローム株式会社 半導体パワーモジュール
WO2018043535A1 (ja) 2016-09-02 2018-03-08 ローム株式会社 パワーモジュール、駆動回路付パワーモジュール、および産業機器、電気自動車またはハイブリッドカー
WO2019098368A1 (ja) 2017-11-20 2019-05-23 ローム株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725952B2 (ja) * 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
JP2008294384A (ja) 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
JP5832557B2 (ja) * 2012-01-25 2015-12-16 三菱電機株式会社 電力用半導体装置
US9821464B2 (en) * 2015-05-04 2017-11-21 Bby Solutions, Inc. Random-access robotic inventory dispensary: operation prioritization
DE102015013786A1 (de) * 2015-10-20 2017-04-20 Andreas Stihl Ag & Co. Kg Zweitaktmotor
EP3210550B1 (en) * 2016-01-27 2018-10-10 Biedermann Technologies GmbH & Co. KG Instrument guide assembly for a bone plate and kit of a bone plate with such an instrument guide assembly

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011254387A (ja) 2010-06-03 2011-12-15 Rohm Co Ltd 交流スイッチ
JP2017107937A (ja) 2015-12-08 2017-06-15 三菱電機株式会社 電力用半導体装置
WO2017209191A1 (ja) 2016-06-01 2017-12-07 ローム株式会社 半導体パワーモジュール
WO2018043535A1 (ja) 2016-09-02 2018-03-08 ローム株式会社 パワーモジュール、駆動回路付パワーモジュール、および産業機器、電気自動車またはハイブリッドカー
WO2019098368A1 (ja) 2017-11-20 2019-05-23 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US20210193592A1 (en) 2021-06-24
WO2020054688A1 (ja) 2020-03-19
DE112019004559T5 (de) 2021-05-27
US11955440B2 (en) 2024-04-09
JPWO2020054688A1 (ja) 2021-08-30

Similar Documents

Publication Publication Date Title
JP7267930B2 (ja) 半導体装置
JP7273055B2 (ja) 半導体装置
JP7228587B2 (ja) 半導体モジュール
JP7143277B2 (ja) 半導体装置
JP2023089251A (ja) 半導体装置
JP7204779B2 (ja) 半導体装置
JP2020092108A (ja) 半導体装置
JP7280278B2 (ja) 半導体装置
JP7365368B2 (ja) 半導体装置
WO2020218298A1 (ja) 半導体装置
WO2020044668A1 (ja) 半導体装置
JP2020077762A (ja) 半導体装置
WO2022074971A1 (ja) 半導体装置
WO2023053874A1 (ja) 半導体装置
US20220084900A1 (en) Semiconductor device
WO2023286531A1 (ja) 半導体装置、および半導体装置の製造方法
JP7192235B2 (ja) 半導体装置
JP2021040065A (ja) 半導体装置の実装構造
JP2023072092A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230511

R150 Certificate of patent or registration of utility model

Ref document number: 7280278

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150