CN208127199U - 一种芯片的封装结构 - Google Patents

一种芯片的封装结构 Download PDF

Info

Publication number
CN208127199U
CN208127199U CN201820423246.3U CN201820423246U CN208127199U CN 208127199 U CN208127199 U CN 208127199U CN 201820423246 U CN201820423246 U CN 201820423246U CN 208127199 U CN208127199 U CN 208127199U
Authority
CN
China
Prior art keywords
chip
encapsulating structure
image sensing
package substrate
contact jaw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820423246.3U
Other languages
English (en)
Inventor
王之奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201820423246.3U priority Critical patent/CN208127199U/zh
Application granted granted Critical
Publication of CN208127199U publication Critical patent/CN208127199U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本实用新型技术方案公开了一种芯片的封装结构,所述技术方案通过封装基板对处理芯片和影像传感芯片进行封装,将处理芯片绑定在封装基板的第二表面,将影像传感芯片设置在封装基板的容纳孔内,所述处理芯片以及所述影像传感芯片均通过所述封装基板上的互联电路和外部电路连接,一方面,将所述处理芯片和所述影像传感芯片相对设置,降低了封装结构的面积,另一方面,通过封装基板中的互联电路实现芯片和外部电路的连接,便于电路互联,便于进一步提高芯片的集成度。

Description

一种芯片的封装结构
技术领域
本实用新型涉及芯片封装技术领域,更具体的说,涉及一种芯片的封装结构。
背景技术
随着科学技术的不断进步,越来越多的电子设备广泛的应用于人们的日常生活以及工作当中,为人们的日常生活以及工作带来了巨大的便利,成为当今人们不可或缺的重要工具。电子设备实现各种功能的主要部件是芯片,为了保证芯片的可靠性、使用寿命以及避免外部因素损坏,芯片需要进行封装保护。
现有技术中,一般是直接采用封装胶对芯片进行封装,形成封装结构。这样,不便于芯片的封装结构和外部电路连接。
实用新型内容
为了解决上述问题,本实用新型技术方案提供了一种芯片的封装结构,便于封装结构和外部电路连接。
为了实现上述目的,本实用新型提供如下技术方案:
一种芯片的封装结构,所述封装结构包括:
封装基板,所述封装基板相对的第一表面以及第二表面;贯穿所述第一表面以及所述第二表面的容纳孔;所述封装基板还具有互联电路;
绑定在所述第二表面的处理芯片,所述处理芯片覆盖在所述容纳孔位于所述第二表面的开口;
设置在所述容纳孔内的影像传感芯片;
固定在所述第一表面的盖板,所述盖板用于对所述影像传感芯片进行密封保护;
其中,所述处理芯片与所述影像传感芯片均通过所述互联电路与外部电路连接。
优选的,在上述封装结构中,所述互联电路包括:设置在所述第一表面的第一接触端,设置在所述第二表面的第二接触端和第三接触端,以及设置在所述封装基板内的布线电路,所述第三接触端用于连接外部电路,所述第一接触端和所述第二接触端分别通过所述布线电路和不同的所述第三接触端连接;
所述影像传感芯片与所述第一接触端连接;
所述处理芯片与所述第二接触端连接。
优选的,在上述封装结构中,所述影像传感芯片具有相对的正面和背面,其背面和所述处理芯片相对设置,其正面具有第一功能单元以及和第一功能单元连接的第一焊垫,所述第一焊垫与所述第一接触端连接。
优选的,在上述封装结构中,所述第一焊垫与所述第一接触端通过导线连接。
优选的,在上述封装结构中,所述处理芯片具有相对的正面和背面,其正面和所述影像传感芯片相对设置,其正面具有第二功能单元以及和所述第二功能单元连接的第二焊垫,所述第二焊垫与所述第二接触端连接。
优选的,在上述封装结构中,所述第二焊垫与所述第二接触端焊接,或是所述第二焊垫与所述第二接触端通过导电胶连接。
优选的,在上述封装结构中,所述影像传感芯片和所述处理芯片通过胶层固定。
优选的,在上述封装结构中,所述盖板和所述封装基板之间具有支撑部件,所述支撑部件用于使得所述盖板与所述封装基板之间具有预设间距。
优选的,在上述封装结构中,所述影像传感芯片与所述容纳孔的间隙之间具有填充材料。
优选的,在上述封装结构中,所述封装基板具有位于所述第一表面和所述第二表面之间的导热层,所述导热层用于将热量从所述容纳孔的侧壁传输至所述封装基板的外侧面。
优选的,在上述封装结构中,所述盖板的表面设置有滤光片和/或减反膜。
通过上述描述可知,本实用新型技术方案所述芯片的封装结构和封装方法中,通过封装基板对处理芯片和影像传感芯片进行封装,将处理芯片绑定在封装基板的第二表面,将影像传感芯片设置在封装基板的容纳孔内,所述处理芯片以及所述影像传感芯片均通过所述封装基板上的互联电路和外部电路连接,一方面,将所述处理芯片和所述影像传感芯片相对设置,降低了封装结构的面积,另一方面,通过封装基板中的互联电路实现芯片和外部电路的连接,便于电路互联,便于进一步提高芯片的集成度。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本实用新型实施例提供的一种芯片的封装结构的示意图;
图2为本实用新型实施例提供的另一种芯片的封装结构的示意图;
图3-图7为本实用新型实施例提供的一种封装方法的流程示意图;
图8-图11为本实用新型实施例提供的另一种封装方法的流程示意图;
图12-图15为本实用新型实施例提供的一种芯片的制作方法流程图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
如背景技术所述,一般是直接采用封装胶对芯片进行封装,形成封装结构。这样,不便于芯片的封装结构和外部电路连接。而且对于多芯片封装结构,如当同时需要封装两个芯片时,一般是直接在电路板上的不同区域分别绑定两个芯片,导致电路板的面积较大。
特地的,随着芯片集成度的不断提高,芯片的尺寸越来越小,芯片上的焊垫的数量以及密度越来越大,直接通过芯片表面焊垫和外部电路连接的工艺难度较大。
为解决上述问题,本实用新型技术方案所述芯片的封装结构和封装方法中,通过封装基板对处理芯片和影像传感芯片进行封装,将处理芯片绑定在封装基板的第二表面,将影像传感芯片设置在封装基板的容纳孔内,所述处理芯片以及所述影像传感芯片均通过所述封装基板上的互联电路和外部电路连接,一方面,将所述处理芯片和所述影像传感芯片相对设置,降低了封装结构的面积,另一方面,通过封装基板中的互联电路实现芯片和外部电路的连接,便于电路互联,便于进一步提高芯片的集成度。
为使本实用新型的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
参考图1,图1为本实用新型实施例提供的一种芯片的封装结构的示意图,该封装结构包括:封装基板11,所述封装基板11相对的第一表面以及第二表面;贯穿所述第一表面以及所述第二表面的容纳孔111;所述封装基板11还具有互联电路;绑定在所述第二表面的处理芯片12,所述处理芯片12覆盖在所述容纳孔111位于所述第二表面的开口;设置在所述容纳孔111内的影像传感芯片13;固定在所述第一表面的盖板14,所述盖板14用于对所述影像传感芯片13进行密封保护;其中,所述处理芯片12与所述影像传感芯片13均通过所述互联电路与外部电路连接。
所述封装结构将所述处理芯片12和所述影像传感芯片13层叠设置,降低了封装面积。所述封装结构通过封装基板对两芯片进行封装保护以及实现芯片和外部电路的互联,将芯片的焊垫通过封装基板上的互联电路和外部电路连接,更加便于客户端实现封装结构和外部电路的连接。这是由于随着芯片集成度的提高,芯片正面尺寸越来越小,而正面预留焊垫的空间也越来少,焊垫数量越来越多,这样如果两个芯片直接层叠封装通过,直接通过芯片焊垫和外部电路连接,工艺难度较大,不便于客户端进行电路互联。而本申请技术方案中,将两个芯片和封装基板中的互联电路连接,通过封装基板中的互联电路和外部电路连接,而封装基板相对于芯片尺寸具有足够的面积设置接触端,从而便于客户端进行封装结构和外部电路的连接。
如图1所示,所述互联电路包括:设置在所述第一表面的第一接触端112,设置在所述第二表面的第二接触端113和第三接触端115,以及设置在所述封装基板11内的布线电路114,所述第三接触端115用于连接外部电路,所述第一接触端112和所述第二接触端113分别通过所述布线电路114和不同的所述第三接触端115连接;所述影像传感芯片13与所述第一接触端112连接;所述处理芯片12与所述第二接触端113连接。
本实用新型实施例中,所述影像传感芯片13具有相对的正面和背面,其背面和所述处理芯片12相对设置,其正面具有第一功能单元131以及和第一功能单元131连接的第一焊垫132,所述第一焊垫132与所述第一接触端112连接。图1所示方式中,所述第一焊垫131与所述第一接触端112通过导线15连接。
本实用新型实施例中,所述处理芯片12具有相对的正面和背面,其正面和所述影像传感芯片13相对设置,其正面具有第二功能单元121以及和所述第二功能单元121连接的第二焊垫122,所述第二焊垫121与所述第二接触端113连接。所述第二焊垫122与所述第二接触端113焊接,或是所述第二焊垫122与所述第二接触端113通过导电胶连接。可选的,所述影像传感芯片13和所述处理芯片12通过胶层固定,图1中未示出所述胶层。
所述盖板14可以透过预设波段的光波。所述影像传感芯片13用于感测所述光波,基于所述光波形成图像信息。当所述影像传感芯片13用于感测可见光时,所述盖板为透明盖板,用于透过可见光。当所述影像传感芯片13用于感测红外光时,所述盖板14用于透过红外光。所述盖板14通过胶层和封装基板11固定。所述盖板14和所述封装基板11之间具有支撑部件17,以使得盖板14和封装基板11之间具有预设间距。所述支撑部件17可以为粘结固定所述盖板14和所述封装基板11的胶层,所述支撑部件17也可以是单独的结构件,两侧分别设置胶层和盖板14以及封装基板11粘结固定。所述盖板14可以为透镜,通过设置支撑部件17的厚度可以调节所述间距,进而调节盖板14相对于所述影像传感芯片13的距离,调节影像传感芯片13的焦距。为了提高预设波段的光波的透过率,降低可以在所述盖板的表面设置减反膜,和/或,为了降低其他波段光波的干扰,可以在所述盖板的表面设置滤光片,用于滤除所述其他波段的光波,以提高成像质量。所述间距还用于适配所述导线15。
如上述盖板14和封装基板11之间具有预设间距,可以利用该间距产生的空间在所述封装结构中集成外挂元件。所述外挂元件包括电阻、电容以及电感等。当所述封装结构中集成有外挂元件时,所述第一表面还设置有用于绑定所述外挂元件的焊盘,所述焊盘通过布线电路114和对应的第三接触端115连接,以便于和外部电路连接。
为了增加封装结构的散热性能,所述封装基板11具有位于所述第一表面和所述第二表面之间的导热层,图1中未示出所述导热层。也就是说,所述封装基板11为层叠结构,导热层位于第一表面和第二表面之间。导热层可以为陶瓷材料或是与所述互联电路绝缘的金属层。所述导热层用于将热量从所述容纳孔111的侧壁传输至所述封装基板11的外侧面。这样,一方面,两个芯片工作时散发的热量可以在纵向上传输,通过处理芯片12的背面散热到封装结构的外部,另一方面,可以通过所述导热层在横向上传输,通过封装基板11的外侧面散热到封装结构的外部,故所述封装结构具有较好的散热性能。
参考图2,图2为本实用新型实施例提供的另一种芯片的封装结构的示意图,该封装结构与图1所示实施方式不同在于,还包括设置在所述影像传感芯片13和所述容纳孔11的间隙之间的填充材料16。所述填充材料16可以为胶体,用于将影像传感芯片13和所述容纳孔111的侧壁固定。所述填充材料16还用于将所述处理芯片和所述封装基板11固定。所述填充材料16未覆盖所述影像传感芯片13的正面,以便于第一焊垫132和第一接触端112连接,以及以便于第一功能单元131感光。可选的,所述填充材料16为导热性交替,以增加横向和纵向的散热。
本实用新型实施例所述封装结构中,适合于影像传感芯片13的尺寸小于处理芯片12的尺寸的封装方式。处理芯片12完全覆盖容纳孔111。
通过上述描述可知,本实用新型实施例提供的封装结构中,通过封装基板11对处理芯片12和影像传感芯片13进行封装,将处理芯片12绑定在封装基板11的第二表面,将影像传感芯片13设置在封装基板的容纳孔111内,所述处理芯片12以及所述影像传感芯片13均通过所述封装基板11上的互联电路和外部电路连接,一方面,将所述处理芯片12和所述影像传感芯片13相对设置,降低了封装结构的面积,另一方面,通过封装基板11中的互联电路实现芯片和外部电路的连接,便于电路互联,便于进一步提高芯片的集成度。
基于上述实施例,本实用新型另一实施例还提供了一种封装方法,用于制作上述实施例所述封装结构,所述封装方法如图3-图7所示,图3-图7为本实用新型实施例提供的一种封装方法的流程示意图,该封装方法包括:
步骤S11:如图3所示,提供一封装基板11。
所述封装基板包括相对的第一表面以及第二表面;所述封装基板划分为多个芯片绑定区域,相邻两个芯片绑定区域之间具有切割沟道100;所述芯片绑定区域100包括:贯穿所述第一表面以及所述第二表面的容纳孔111;所述封装基板11还具有互联电路。一个芯片绑定区域用于形成一个封装结构。
所述互联电路包括:设置在所述第一表面的第一接触端112,设置在所述第二表面的第二接触端113和第三接触端115,以及设置在所述封装基板11内的布线电路114,所述第三接触端115用于连接外部电路,所述第一接触端112和所述第二接触端113分别通过所述布线电路114和不同的所述第三接触端115连接。
步骤S12:如图4和图5所示,在所述芯片绑定区域绑定处理芯片12以及影像传感芯片13。
该步骤中,在所述芯片绑定区域绑定处理芯片12以及影像传感芯片13包括:将所述处理芯片12与所述第二接触端113连接,将所述影像传感芯片13与所述第一接触端112连接。
所述处理芯片12绑定在所述第二表面,且覆盖所述容纳孔111位于所述第二表面的开口;所述影像传感芯片13设置在所述容纳孔111内。
该步骤中,首先,将处理芯片12和影像传感芯片13相对固定,处理芯片12的正面和影像传感芯片13背面相对固定。所述影像传感芯片13和所述处理芯片12通过胶层固定。
然后,如图4所示,在第二表面绑定处理芯片12,以使得所述处理芯片12与所述第二接触端113连接,影像传感芯片13位于容纳孔111内。所述处理芯片12具有相对的正面和背面,其正面和所述影像传感芯片13相对设置,其正面具有第二功能单元121以及和所述第二功能单元121连接的第二焊垫122;所述将所述处理芯片12与所述第二接触端113连接包括:将所述第二焊垫122与所述第二接触端113焊接,或是将所述第二焊垫122与所述第二接触端113通过导电胶连接。
最后,如图5所示,将影像传感芯片13和第一接触端112连接。本实用新型实施例中,所述影像传感芯片13具有相对的正面和背面,其背面和所述处理芯片12相对设置,其正面具有第一功能单元131以及和第一功能单元131连接的第一焊垫132。所述将所述影像传感芯片13与所述第一接触端112连接包括:将所述第一焊垫132与所述第一接触端112通过导线15连接。
或者,该步骤中,还可以先在第二表面绑定处理芯片12,以使得所述处理芯片12与所述第二接触端113连接,然后在容纳孔111内设置影像传感芯片13,所述影像传感芯片13设置在所述处理芯片12的表面,再将影像传感芯片13和第一接触端112连接。
或者,该步骤中,还可以先在容纳孔111内固定影像传感芯片13,再在第二表面绑定处理芯片12,再将影响传感芯片13和互联电路连接。
步骤S13:如图6所示,在所述第一表面固定盖板14,所述用于对所述影像传感芯片13进行密封保护。
可选的,所述盖板14的表面设置有滤光片和/或减反膜。
步骤S14:如图7所示,基于所述切割沟道100分割所述封装基板11,形成多个封装结构。
本实用新型实施例中,所述影像传感芯片13的正面位于所述容纳孔111内,其下表面可以位于所述容纳孔111内或是位于所述容纳孔111外,也就是说,所述影像传感芯片13可以完全位于所述容纳孔111内,或是部分位于所述容纳孔111内。
通过图3-图7所示制作方法,最终形成如图1所示的封装结构。
参考图8-图11,图8-图11为本实用新型实施例提供的另一种封装方法的流程示意图,该封装方法与上述制作方法不同在于,在固定所述盖板14之前还包括:在所述影像传感芯片13与所述容纳孔111的间隙设置填充材料16。
可以先将影像传感芯片13和处理芯片12相对固定,然后在固定后的两芯片的预设区域设置填充材料,然后如图8所示,通过填充材料16将两芯片和封装基板11固定,并使得第二焊垫122和第二接触端113连接。再如图9所示,通过导线15连接第一焊垫132和第一接触端112,在如图10所示,固定盖板14,最后如图11所示,基于切割沟道100分割盖板14和封装基板11,形成多个如图2所示的封装结构。
本实用新型实施例中,所述处理芯片12以及所述影像传感芯片13的制作方法如图12-图15所示,图12-图15为本实用新型实施例提供的一种芯片的制作方法流程图,该方法包括:
首先,如图12和图13所示,提供一晶圆43,图13为图12在PP’方向的切面图。晶圆43具有多个芯片单元42,相邻芯片单元42之间具有切割沟道41,一个芯片单元用于形成一个芯片。芯片单元具有相对的正面和背面,正面具有功能单元421以及焊垫422。可选的,所述晶圆43的表面还具有保护层400,保护层400覆盖功能单元421,对应焊垫422的区域具有开口以便于和封装基板绑定。
然后,如图14所示,基于所述切割沟道41分割所述晶圆,形成如图15所示的芯片。
通过上述描述可知,本实用新型实施例所述封装方法中,通过封装基板11对两个芯片同时进行封装,工艺简单。且芯片无需通过TSV工艺形成背面互联结构,制作成本较低。而且通过所述封装基板11可以增强封装结构的机械强度,可以对芯片进行较大程度的减薄处理,降低封装结构的厚度。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的封装方法而言,由于其与实施例公开的封装结构相对应,所以描述的比较简单,相关之处参见封装结构对应部分说明即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下,在其它实施例中实现。因此,本实用新型将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种芯片的封装结构,其特征在于,所述封装结构包括:
封装基板,所述封装基板相对的第一表面以及第二表面;贯穿所述第一表面以及所述第二表面的容纳孔;所述封装基板还具有互联电路;
绑定在所述第二表面的处理芯片,所述处理芯片覆盖在所述容纳孔位于所述第二表面的开口;
设置在所述容纳孔内的影像传感芯片;
固定在所述第一表面的盖板,所述盖板用于对所述影像传感芯片进行密封保护;
其中,所述处理芯片与所述影像传感芯片均通过所述互联电路与外部电路连接。
2.根据权利要求1所述的封装结构,其特征在于,所述互联电路包括:设置在所述第一表面的第一接触端,设置在所述第二表面的第二接触端和第三接触端,以及设置在所述封装基板内的布线电路,所述第三接触端用于连接外部电路,所述第一接触端和所述第二接触端分别通过所述布线电路和不同的所述第三接触端连接;
所述影像传感芯片与所述第一接触端连接;
所述处理芯片与所述第二接触端连接。
3.根据权利要求2所述的封装结构,其特征在于,所述影像传感芯片具有相对的正面和背面,其背面和所述处理芯片相对设置,其正面具有第一功能单元以及和第一功能单元连接的第一焊垫,所述第一焊垫与所述第一接触端连接。
4.根据权利要求3所述的封装结构,其特征在于,所述第一焊垫与所述第一接触端通过导线连接。
5.根据权利要求2所述的封装结构,其特征在于,所述处理芯片具有相对的正面和背面,其正面和所述影像传感芯片相对设置,其正面具有第二功能单元以及和所述第二功能单元连接的第二焊垫,所述第二焊垫与所述第二接触端连接。
6.根据权利要求5所述的封装结构,其特征在于,所述第二焊垫与所述第二接触端焊接,或是所述第二焊垫与所述第二接触端通过导电胶连接。
7.根据权利要求1所述的封装结构,其特征在于,所述影像传感芯片和所述处理芯片通过胶层固定。
8.根据权利要求1所述的封装结构,其特征在于,所述盖板和所述封装基板之间具有支撑部件,所述支撑部件用于使得所述盖板与所述封装基板之间具有预设间距。
9.根据权利要求1所述的封装结构,其特征在于,所述影像传感芯片与所述容纳孔的间隙之间具有填充材料。
10.根据权利要求1所述的封装结构,其特征在于,所述封装基板具有位于所述第一表面和所述第二表面之间的导热层,所述导热层用于将热量从所述容纳孔的侧壁传输至所述封装基板的外侧面。
11.根据权利要求1所述的封装结构,其特征在于,所述盖板的表面设置有滤光片和/或减反膜。
CN201820423246.3U 2018-03-27 2018-03-27 一种芯片的封装结构 Active CN208127199U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201820423246.3U CN208127199U (zh) 2018-03-27 2018-03-27 一种芯片的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820423246.3U CN208127199U (zh) 2018-03-27 2018-03-27 一种芯片的封装结构

Publications (1)

Publication Number Publication Date
CN208127199U true CN208127199U (zh) 2018-11-20

Family

ID=64192966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820423246.3U Active CN208127199U (zh) 2018-03-27 2018-03-27 一种芯片的封装结构

Country Status (1)

Country Link
CN (1) CN208127199U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108428690A (zh) * 2018-03-27 2018-08-21 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108428690A (zh) * 2018-03-27 2018-08-21 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法

Similar Documents

Publication Publication Date Title
US7408245B2 (en) IC package encapsulating a chip under asymmetric single-side leads
CN108428690A (zh) 一种芯片的封装结构以及封装方法
CN106653790A (zh) 一种虹膜识别成像模组封装结构及其封装方法
CN108269781A (zh) 一种芯片的封装结构以及封装方法
CN109196646A (zh) 图像传感器半导体封装及相关方法
CN104218017B (zh) 半导体装置
WO1996010265A1 (en) Chip packaging technique
JPH03145745A (ja) 半導体装置
CN101032021A (zh) 低矮外形、芯片级封装及制作方法
KR101579623B1 (ko) 이미지 센서용 반도체 패키지 및 그 제조 방법
WO2013004083A1 (zh) 一种基于柔性基板封装的屏蔽结构及其制作工艺
CN105244347B (zh) 一种嵌入式封装及封装方法
JPH011269A (ja) 半導体装置
CN206602112U (zh) 一种虹膜识别成像模组封装结构
CN104103617B (zh) 多层半导体封装
CN208127199U (zh) 一种芯片的封装结构
CN103620777B (zh) 关于包括多存储器裸片的半导体封装体的布置和方法
CN208256662U (zh) 一种芯片的封装结构
US6084299A (en) Integrated circuit package including a heat sink and an adhesive
JP2007243196A (ja) 複数のチップ構成を有する集積デバイス及びその製造方法
CN111564419B (zh) 芯片叠层封装结构、其制作方法和电子设备
CN102709265B (zh) 半导体光器件表面贴装封装结构及其封装方法
CN214477382U (zh) 一种三层叠板压合的温度传感器封装结构
CN108257921A (zh) 一种芯片的封装结构以及封装方法
CN107808889A (zh) 叠层封装结构及封装方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant