CN107808889A - 叠层封装结构及封装方法 - Google Patents
叠层封装结构及封装方法 Download PDFInfo
- Publication number
- CN107808889A CN107808889A CN201711226357.1A CN201711226357A CN107808889A CN 107808889 A CN107808889 A CN 107808889A CN 201711226357 A CN201711226357 A CN 201711226357A CN 107808889 A CN107808889 A CN 107808889A
- Authority
- CN
- China
- Prior art keywords
- substrate
- area
- image sensing
- sensing chip
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 124
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000012856 packing Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 229
- 239000002184 metal Substances 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 230000001681 protective effect Effects 0.000 claims description 17
- 238000003475 lamination Methods 0.000 claims description 12
- 238000005219 brazing Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 2
- 238000003466 welding Methods 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 4
- 239000010931 gold Substances 0.000 claims 4
- 229910052737 gold Inorganic materials 0.000 claims 4
- 238000004026 adhesive bonding Methods 0.000 claims 2
- 230000008054 signal transmission Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 18
- 238000005538 encapsulation Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 10
- 238000010276 construction Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本申请公开了一种影像传感芯片的叠层封装结构，该叠层封装结构包括影像传感芯片封装体、控制芯片封装体以及电路板，通过将影像传感芯片封装体和电路板并列设置于控制芯片封装体的同一表面，可以减少叠层封装结构的层数，进而减少叠层封装结构的总厚度。在该叠层封装结构中，影像传感芯片封装体包括第一基板和影像传感芯片，第一基板包括第一表面和第二表面，控制芯片封装体包括第二基板和控制芯片，第二基板包括第一表面和第二表面，为了实现信号的传递，可以将第一基板的第二表面与第二基板的第一表面的第一区域电连接，电路板与第二基板的第一表面的第二区域电连接。本申请还公开了一种叠层封装结构的封装方法。
Description
技术领域
本申请涉及芯片封装技术领域，尤其涉及一种叠层封装结构与封装方法。
背景技术
随着半导体制造技术以及立体封装技术的不断发展，电子器件和电子产品对多功能化和微型化的要求越来越高。在这种小型化趋势的推动下，要求芯片的封装尺寸不断减小。根据国际半导体技术路线图，三维叠层封装技术(POP，package-on-package)能更好地实现封装的微型化。
三维叠层封装具有如下特点：封装体积更小，封装立体空间更大，引线距离缩短从而使信号传输更快，产品开发周期短，投放市场速度快等。三维叠层封装主要应用于移动手机、手提电脑、数码相机等手持设备和数据产品中。
目前已经出现了将三维叠层封装技术应用到影像传感芯片封装领域的实例。现有的影像传感芯片的叠层封装结构如图1所示。其中，影像传感芯片封装体10与控制芯片封装体20的一表面连接，软电路板(FPC)30与控制芯片封装体20的另一相对表面连接在一起，三者形成层叠结构。
在图1所示的影像传感芯片的叠层封装结构中，软电路板(FPC)30以及影像传感芯片封装体10分别设置在控制芯片封装体20的两个表面上，形成三者垂直层叠结构，该软电路板(FPC)30、控制芯片封装体20和影像传感芯片封装体10的厚度均会影响垂直层叠结构的总厚度，导致影像传感芯片的叠层封装结构的厚度较厚，如此不利于电子产品的轻薄化。
发明内容
有鉴于此，本申请提供了一种叠层封装结构及封装方法，以减小影像传感芯片的叠层封装结构的整体厚度。
为了解决上述技术问题，本申请采用了如下技术方案：
一种叠层封装结构，包括：
影像传感芯片封装体、控制芯片封装体以及电路板；
其中，所述影像传感芯片封装体包括第一基板和至少一个影像传感芯片，所述第一基板包括相对的第一表面和第二表面，所述影像传感芯片电连接至所述第一基板的第一表面上；
所述控制芯片封装体包括第二基板和至少一个控制芯片，所述第二基板包括相对的第一表面和第二表面，所述第二基板的第一表面包括第一区域和第二区域，
所述控制芯片位于所述第二基板的第二表面侧，且电连接至所述第二基板的第二表面上；
所述影像传感芯片封装体和电路板均位于所述第二基板的第一表面侧，所述电路板位于所述影像传感芯片封装体的旁侧，所述第一基板的第二表面与所述第二基板的第一表面的第一区域电连接，所述电路板与所述第二基板的第一表面的第二区域电连接。
一种叠层封装方法，包括：
提供影像传感芯片封装体、控制芯片封装体以及电路板；其中，所述影像传感芯片封装体包括第一基板和至少一个影像传感芯片，所述第一基板包括相对的第一表面和第二表面，所述影像传感芯片电连接至所述第一基板的第一表面上；所述控制芯片封装体包括第二基板和至少一个控制芯片，所述第二基板包括相对的第一表面和第二表面，所述第二基板的第一表面包括第一区域和第二区域；所述控制芯片位于所述第二基板的第二表面侧，且电连接至所述第二基板的第二表面上；
将所述影像传感芯片封装体和所述电路板并列设置于所述第二基板的第一表面侧，且将所述第一区域与所述第一基板的第二表面电连接，将所述第二区域与所述电路板电连接。
相较于现有技术，本申请具有以下有益效果：
基于以上技术方案可知，本申请实施利提供的叠层封装结构中，影像传感芯片封装体和电路板位于控制芯片封装体的同一表面侧，并且电路板位于影像传感芯片封装体的旁侧，如此，电路板不会影响整个叠层封装结构的厚度，该叠层封装结构的总体厚度为影像传感芯片封装体和控制芯片封装体的厚度之和，因此，相较于现有技术中的叠层封装结构，本申请实施例提供的叠层封装结构的厚度更薄，平整度更好，结构更简单，降低了工艺难度，有利于影像传感器的小型化。
附图说明
为了清楚地理解本发明和现有技术的方案，下面将描述本发明和现有技术的技术方案所用到的附图做一简要说明。显而易见地，这些附图仅是本发明的部分实施例，本领域技术人员在未付出创造性劳动的前提下，还可以获得其它附图。
图1所示为现有技术中影像传感芯片的叠层封装结构的剖面示意图；
图2A至图2E所示为本申请一实施例提供的影像传感芯片的叠层封装结构的剖面示意图以及俯视图；
图3所示为本申请另一实施例提供的影像传感芯片的叠层封装结构的剖面示意图；
图4所示为本申请又一实施例提供的影像传感芯片的叠层封装结构的剖面示意图；
图5所示为本申请再一实施例提供的影像传感芯片的叠层封装结构的剖面示意图；
图6所示为本申请再一实施例提供的影像传感芯片的叠层封装结构的剖面示意图；
图7所示为本申请再一实施例提供的影像传感芯片的叠层封装结构的剖面示意图；
图8所示为本申请再一实施例提供的影像传感芯片的叠层封装结构的剖面示意图；
图9所示为本申请再一实施例提供的影像传感芯片的叠层封装结构的剖面示意图；
图10所示为本申请实施例提供的影像传感芯片的叠层封装结构的封装方法的流程图；
图11A和图11B所示为本申请实施例提供的影像传感芯片的叠层封装结构的封装方法的一系列步骤对应的剖面结构示意图。
附图标记说明：
10：影像传感芯片封装体；
11：第一基板；
11a:第一基板的第一表面；
11b：第一基板的第二表面；
111：第一焊垫；
112：第二焊垫；
113：连接第一焊垫和第二焊垫的电连接结构；
114:通孔；
12：影像传感芯片；
121：感光区；
122：第三焊垫；
13：第二引线；
14：塑封材料；
15：透明保护层；
16：密封腔体；
17：支撑结构；
18：镜头模组组件；
181：镜头；
182：镜头支架；
183：粘接胶；
20：控制芯片封装体；
21：第二基板；
21a：第二基板的第一表面；
21b：第二基板的第二表面；
Ⅰ：第二基板的第一表面的第一区域；
Ⅱ：第二基板的第一表面的第二区域；
211：第四焊垫；
212：第五焊垫；
213：连接第四焊垫和第五焊垫的电连接结构；
22：控制芯片；
221：第六焊垫；
23：第一引线；
30：电路板；
40：导电胶；
41：焊料；
42：焊球。
具体实施方式
如背景技术部分所述，为了实现电子产品的轻薄化，需要对影像传感芯片的叠层封装结构的厚度进行减薄，将影像传感器小型化。传统的影像传感芯片的叠层封装结构中，软电路板(FPC)30以及影像传感芯片封装体10分别设置在控制芯片封装体20的两个表面上，形成三者垂直层叠结构，该软电路板(FPC)30、控制芯片封装体20和影像传感芯片封装体10的厚度均会影响垂直层叠结构的总厚度，导致影像传感芯片的叠层封装结构的厚度较厚。
本申请实施例从降低叠层封装结构的层数来实现降低影像传感芯片的叠层封装结构的总厚度，进而实现影像传感器的小型化，并进一步实现电子产品的轻薄化。
为了降低影像传感芯片的叠层封装结构的总厚度，本申请实施例将电路板置于影像传感芯片封装体的旁侧，影像传感芯片封装体和电路板位于控制芯片封装体的同一表面侧，如此，电路板不会影响整个叠层封装结构的厚度，该叠层封装结构的总体厚度为影像传感芯片封装体和控制芯片封装体的厚度之和，因此，相较于现有技术中的叠层封装结构，本申请实施例提供的叠层封装结构的厚度更薄，平整度更好，结构更简单，降低了工艺难度，有利于影像传感器的小型化。
下面结合附图对本申请的具体实施方式进行详细描述。应当理解，这些具体实施方式并不限制本申请，本领域普通技术人员根据这些实施方式所做出的结构、方法或者功能上的变换均包含在本申请的保护范围内。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
请参阅图2A至图2E。图2A是本申请实施例提供的影像传感芯片的叠层封装结构剖面结构示意图，图2B至图2E为本申请实施例提供的影像传感芯片的叠层封装结构的俯视图。如图2A至图2E所示，该影像传感芯片的叠层封装结构包括：
影像传感芯片封装体10、控制芯片封装体20和电路板30，
其中，影像传感芯片封装体10包括第一基板11和影像传感芯片12，第一基板11包括相对的第一表面11a和第二表面11b，影像传感芯片12电连接至第一基板的第一表面11a上；需要说明，在本申请实施例中，影像传感芯片的封装结构10包括至少一个影像传感芯片12，也就是说，在基板11上可以设置一个或多个影像传感芯片12。在本申请示例中，以一个影像传感芯片封装体10上设置有3个影像传感芯片12为例说明的。在本申请示例中，第一基板11上设置有通孔114，影像传感芯片12位于通孔114内且影像传感芯片12的正面与第一基板11的第一表面11a相平。
在本申请实施例的影像传感芯片的封装结构中，一个通孔114内设置有一个影像传感芯片12，其中，各个影像传感芯片12的正面均与基板11的第一表面11a相平，如此，可以保证该各个影像传感芯片12的正面均位于同一平面。该对应的结构俯视图如上述图2B和图2D所示。
作为本申请的另一具体实施例，也可以在一个通孔114内设置有多个影像传感芯片12，其中，各个影像传感芯片12的正面均与基板11的第一表面11a相平，如此，可以保证该各个影像传感芯片12的正面均位于同一平面。该对应的封装结构俯视图如图2E所示。
当影像传感芯片12的厚度小于基板11的厚度时，影像传感芯片12的背面与基板11的第二表面11b之间存在高度差，为了填补该高度差，通孔114内未被影像传感芯片12占用的区域可以填充有塑封材料。
控制芯片封装体20包括第二基板21和至少一个控制芯片22，第二基板21包括相对的第一表面21a和第二表面21b，第二基板的第一表面21a包括第一区域Ⅰ和第二区域Ⅱ；
控制芯片22位于第二基板的第二表面21b侧，且电连接至第二基板的第二表面21b上；
影像传感芯片封装体10和电路板30均位于第二基板21的第一表面21a侧，电路板30位于影像传感芯片封装体10的旁侧，第一基板11的第二表面11b与第二基板21的第一表面21a的第一区域Ⅰ电连接，电路板30与第二基板21的第一表面21a的第二区域Ⅱ电连接。其中，电路板30可以延伸到第二区域Ⅱ之外。
第一基板的第一表面11a和第二表面11b分别设置有第一焊垫111和第二焊垫112，第一基板11的内部设置有电连接结构113，用于实现第一焊垫111和第二焊垫112的电连接。影像传感芯片12的正面设置有感光区121和位于感光区之外的第三焊垫122。影像传感芯片12电连接至第一基板的第一表面11a上具体为，影像传感芯片上的第三焊垫122通过第二引线13和第一焊垫111电连接。
第二基板21的第一表面21a和第二表面21b上分别设置有第四焊垫211和第五焊垫212，第二基板21的内部设置有电连接结构213。控制芯片22可以通过芯片倒装方式设置于第二基板21的第二表面21b上。控制芯片封装体20中的控制芯片22可以为一个，也可以为多个。当控制芯片22为多个时，该多个控制芯片可以形成垂直堆叠结构。
当多个控制芯片形成垂直堆叠结构时，为了方便控制芯片22与第二基板21的第二表面21b电连接，不同控制芯片22的表面不完全重叠。也就是说，各个控制芯片22的表面相互错开一部分，以预留出引线的电连接处。
作为本申请的一具体示例，可以在控制芯片22上未被与其相邻的控制芯片覆盖的区域上设置有第六焊垫221，控制芯片22上的第六焊垫221通过第一引线23电连接至第二基板21的第二表面21b上的第五焊垫。
控制芯片22用于控制影像传感芯片12，本申请不限定控制芯片22的具体功能，只要是控制芯片22与影像传感芯片12之间建立电信号传输即满足本申请所说的“控制”。其中，一个控制芯片22与至少一个影像传感芯片12对应。也就是说，一个控制芯片22至少控制一个影像传感芯片12。而且，为了简化控制芯片22的电路设计，作为本申请的一具体示例，控制芯片22与影像传感芯片12之间存在一一对应的关系，也就是说，一个控制芯片22仅控制一个影像传感芯片12。
作为示例，控制芯片22可以为专用集成电路(ASIC，Application SpecificIntegrated Circuit)芯片。
在本申请实施例中，第一基板11的第二表面11b与第二基板21的第一表面21a的第一区域Ⅰ通过导电胶40粘合在一起，电路板30的背面与第二基板21的第一表面21a的第二区域Ⅱ通过导电胶40粘合在一起。作为本申请的一具体示例，导电胶40可以为异方性导电胶。需要说明，导电胶40可以涂覆在待电连接的两个表面上的至少一个表面上。具体地说，为了将第一基板11的第二表面11b与第二基板21的第一表面21a的第一区域Ⅰ电连接，可以在第一基板11的第二表面11b上涂覆导电胶40，也可以在第二基板21的第一表面21a的第一区域Ⅰ上涂覆导电胶40，还可以在第一基板11的第二表面11b和第二基板21的第一表面21a的第一区域Ⅰ上均涂覆导电胶40。为了将电路板30与第二基板21的第一表面21a的第二区域Ⅱ电连接，可以在电路板30的背面上涂覆导电胶40，也可以在第二基板21的第一表面21a的第二区域Ⅱ上涂覆导电胶40，还可以在电路板30的背面和第二基板21的第一表面21a的第二区域Ⅱ上均涂覆导电胶40。
如此，电路板30、控制芯片22和影像传感芯片12之间通过导电胶40、相互电连接的第四焊垫211、第五焊垫212、第六焊垫221和相互电连接的第一焊垫111、第二焊垫112和第三焊垫122实现信号的传送。
其中，电路板30可以为软电路板FPC，电路板23的形状可以与第二区域Ⅱ的形状相匹配。作为本申请的一具体示例，图2B至图2D示出了影像传感芯片的叠层封装结构的俯视图。由图2B至图2D可知，电路板的形状可以是长条形状，也可以是类似梯形的形状，电路板的形状可以根据需求进行设置，本申请实施例对此不做限定。
作为本申请的另一具体示例，为了实现信号的传送，除了采用导电胶40，还可以通过金属键合的方式实现电连接。如图3所示，第一基板11的第二表面11b与第二基板21的第一表面21a的第一区域Ⅰ通过金属键合的方式电连接在一起，电路板的背面与第二基板的第一表面的第二区域Ⅱ通过金属键合的方式电连接在一起。具体的，可以在第二基板21的第一表面21a上涂覆金属焊料41，将第一基板11的第二表面11b与第二基板21的第一表面21a的第一区域Ⅰ通过金属焊料41焊接在一起。作为另一示例，也可以将金属焊料41涂覆在第一基板21的第二表面11b和电路板30的背面上，实现第一基板11的第二表面11b与第二基板21的第一表面21a的第一区域Ⅰ的连接以及电路板30与第二基板21的第一表面21a的第二区域II的连接。作为又一示例，也可以将金属焊料涂覆在待连接的两个表面上，即在第一基板21的第二表面11b和电路板30的背面以及第二表面11b与第二基板21的第一表面21a的第一区域Ⅰ和第二区域II上均涂覆上金属焊料。
作为本申请的另一具体示例，为了实现信号的传送，除了采用导电胶40，还可以通过金属焊球42的方式实现电连接。如图4所示，第一基板11的第二表面11b以及电路板30的背面设置有金属焊球42，第一基板11的第二表面11b与第二基板21的第一表面21a的第一区域Ⅰ通过所述金属焊球42连接在一起，电路板30的背面与第二基板21的第一表面21a的第二区域Ⅱ通过金属焊球连接在一起。作为另一示例，也可以在第二基板21的第一表面21a的第一区域Ⅰ和第二区域Ⅱ分别设置金属焊球42，实现第一基板11的第二表面11b与第二基板21的第一表面21a的第一区域Ⅰ的连接以及电路板30与第二基板21的第一表面21a的第二区域II的连接。作为又一示例，也可以在待连接的两个表面上均设置金属焊球42，即在第一基板21的第二表面11b和电路板30的背面以及第二表面11b与第二基板21的第一表面21a的第一区域Ⅰ和第二区域II上均设置金属焊球42。
在上述实施例中，第一基板11上设置有通孔114，影像传感芯片12位于通孔114内且影像传感芯片11的的正面与第一基板11的第一表面11a相平。由于影像传感芯片12的高度是以基板11第一表面11a作为基准进行控制的，基板11的第一表面11a在封装过程中不会发生变化，因此，在该叠层封装结构中，影响影像传感芯片12高度的不可控因素几乎不存在，因此，通过该封装结构可以较为准确地控制影像传感芯片12的高度，有利于减小影像传感芯片12的实际高度与设计高度之间的偏差，使得影像传感芯片12的实际高度与设计高度基本一致，因此，该具体实现方式能够减小影像传感芯片12的实际高度与设计高度的偏差，实现对影像传感芯片12高度的严格控制，进而提高影像传感器的成像质量。
此外，作为本申请的另一具体示例，影像传感芯片12还可以位于第一基板11的第一表面11a之上。如图5所示，影像传感芯片12位于第一基板11的第一表面11a之上，影像传感芯片12通过粘接胶14粘结在第一基板11的第一表面11a上。
需要说明的是，上述示例是在图2A的叠层封装结构上将影像传感芯片12由设置于第一基板11内变更为第一基板11的第一表面11a之上的示例，作为本申请实施例的扩展，也可以在图3或图4的示例所示的叠层封装结构中，将影像传感芯片12设置于第一基板11的第一表面11a之上。根据已公开的在图2A叠层封装结构基础上改变影像传感芯片12的位置的实现方式基础上，本领域技术人员很容易想到在图3至图4任一示例所示的叠层封装结构基础上将影像传感芯片12的位置变更为位于第一基板11的第一表面11a之上的叠层封装结构的具体实现方式。为了简要起见，在此不再赘述该具体实现方式。
作为本申请的另一具体示例，在上述任一具体示例所示的叠层封装结构的基础上，为了保护第二引线13不被刮伤，如图6所示，第二引线13还可以被塑封材料14包裹。为了实现第二引线13被塑封材料14包裹，基板11第一表面11a和影像传感芯片12正面除了感光区121以外，其它区域均被塑封材料包裹，形成塑封结构。
此外，作为本申请的另一可选实施例，为了防止感光区121被外界污染，如图7所示，在上述任一具体示例所示的叠层封装结构的基础上，还可以包括设置在基板11的第一表面11a上的用于保护感光区121的透明保护层15。该透明保护层15可以为减反射玻璃层。此外，该透明保护层15还可以为塑料薄膜。
需要说明，图7所示的叠层封装结构是在上述图2A所示的叠层封装结构上改进得到的结构。作为本申请实施例的扩展，还可以在图3至图6所示的任一封装结构上增设透明保护层15，以防止感光区121被外界污染。
需要说明，因透明保护层15为透明材料层，在后续组装镜头模组组件时，可以直接在该透明保护层15上组装，也可以将该透明保护层15去除，在基板11的第一表面11a上组装镜头模组组件。并且，去除透明保护层15后再组装镜头模组组件，可以使得形成的图像传感器不会出现色差或鬼影等光学现象，有利于提高影像传感器的影像质量。
作为本申请的一具体示例，透明保护层15可以与基板21第一表面21a上紧密相邻，该对应的剖面结构如图7所示。作为本申请的另一具体示例，如图8所示，透明保护层15与基板11第一表面11a之间存在一定距离，从而使得透明保护层15与影像传感芯片12之间形成密封腔体16，感光区121位于密封腔体16内，如此，可以杜绝粉尘等污染物污染感光区121。作为本申请的一具体实施例，为了使得透明保护层15与影像传感芯片12之间形成密封腔体16，在基板11第一表面11a上形成有用于支撑透明保护层15的支撑结构17，该支撑结构17位于透明保护层15和影像传感芯片12之间，三者包围形成密封腔体16。
在本申请实施例中，支撑结构17的材质可以为感光胶，采用曝光显影工艺形成于基板11的第一表面11a上。
在其它实施例中，在基板11的第一表面11a上还可以具有其它器件，如电阻、电感、电容、集成电路块或光学组件等，具体器件类型可根据基板和影像传感芯片的类型进行选择。
在上述图2A至图8所示的叠层封装结构的具体实现方式中，在基板11的第一表面11a上不设置有镜头模组组件。为了制作成影像器件，需要在制作影像器件时将镜头模组组件安装在基板11的第一表面11a上，且镜头模组组件中的透镜与影像传感芯片12的感光区121相对。
作为本申请的另一具体实现方式，还可以在基板第一表面11a上设置镜头模组组件。该具体实现方式对应的剖面结构示意图请参见图9。
需要说明的是，图9是在图2A所示的影像传感芯片的叠层封装结构的基础上进行的改进，图9所示的影像传感芯片的封装结构与图2A所示的影像传感芯片的叠层封装结构有诸多相似之处，为了简要起见，在此仅着重描述其不同之处，其相似之处请参见图2A的相关描述。
如图9所示的影像传感芯片的叠层封装结构，除了具有图2A所示的各个部件以外，还可以包括：设置于基板11的第一表面11a上的镜头模组组件18。
该镜头模组组件18包括透镜181和透镜支架182，透镜支架182与基板11的第一表面11b固定连接。作为示例，透镜支架182可以通过粘接胶183粘接在基板11的第一表面11a上。为了使得通过透镜181的光可以容易地被感光区121侦测到，作为示例，透镜181与影像传感芯片12的感光区121可以相对。而且，作为一示例，可以一个透镜181对应一个影像传感芯片12，也可以一个透镜181对应多个影像传感芯片12。
在本申请实施例中，第一基板11与透镜181之间具有一定的空间，因此，在透镜181和第一基板11之间的第一表面11a上还可以形成其它器件，该其它器件能够在透镜支架182和第一基板11之间形成高密度堆叠结构，从而有利于器件的小型化。此外，在透镜181和第一基板11的第一表面11a之间还可以形成光学组件，例如偏振镜、红外线滤镜等，用于提高图像传感器的成像质量。
需要说明，上述示例是在图2A叠层封装结构基础上增设镜头模组组件的示例。作为本申请实施例的扩展，也可以在图3至图8任一示例所示的封装结构基础上增设镜头模组组件。根据已公开的在图2A叠层封装结构基础上增设镜头模组组件的实现方式基础上，本领域技术人员很容易想到在图3至图8任一示例所示的封装结构基础上增设镜头模组组件的封装结构的具体实现方式。为了简要起见，在此不再赘述该具体实现方式。
在上述具有镜头模组组件的具体实现方式中，影像传感芯片的封装结构包括镜头模组组件，如此，在形成影像传感器时，无需额外组装镜头模组组件的工序，节省了影像传感器的组装工序。
以上为本申请实施例提供的影像传感芯片的叠层封装结构的具体实现方式。在上述具体实现方式中，影像传感芯片封装体10和电路板30位于控制芯片封装体20的同一表面侧，并且电路板30位于影像传感芯片封装体10的旁侧，如此，电路板30不会影响整个叠层封装结构200的厚度，该叠层封装结构200的总体厚度为影像传感芯片封装体10和控制芯片封装体20的厚度之和，因此，相较于现有技术中的叠层封装结构，本申请实施例提供的叠层封装结构的厚度更薄，平整度更好，结构更简单，降低了工艺难度，有利于影像传感器的小型化。
以上为本申请实施例提供的影像传感芯片的叠层封装结构的具体实现方式。基于该具体实现方式，本申请实施例还提供了影像传感芯片的叠层封装方法的具体实现方式。
请参见图10，本申请实施例提供的影像传感芯片的叠层封装方法包括以下步骤：
S1001：提供影像传感芯片封装体10、控制芯片封装体20以及电路板30；其中，影像传感芯片封装体10包括第一基板11和影像传感芯片12，第一基板11包括相对的第一表面11a和第二表面11b，影像传感芯片12电连接至第一基板11的第一表面11a上；控制芯片封装体20包括第二基板21和控制芯片22，第二基板21包括相对的第一表面21a和第二表面21b，第二基板21的第一表面21a包括第一区域Ⅰ和第二区域Ⅱ；控制芯片22位于第二基板21的第二表面21b侧，且电连接至第二基板21的第二表面21b上。
影像传感芯片封装体10包括第一基板11和至少一个影像传感芯片12。第一基板11包括相对的第一表面11a和第二表面11b。作为示例，第一基板11可以为印刷电路板即PCB板。控制芯片封装体20包括第二基板21和控制芯片22。控制芯片22可以为ASIC芯片，控制芯片22数量可以为多个，一个控制芯片22可以对应至少一个影像传感芯片12。类似的，第二基板21包括相对的第一表面21a和第二表面21b，第二基板也可以为PCB板。
该第一基板11的第一表面11a上设置有第一焊垫111；基板11的第二表面11b上设置有第二焊垫112，该第二焊垫112用于实现基板11与控制芯片22的电连接。
该步骤执行完对应的剖面结构示意图如图11A所示。
S1002：在第二基板21的第一表面21a的第一区域Ⅰ与第二区域Ⅱ分别涂覆导电胶40。
在本步骤中，导电胶40可以是连续的，可以在第二基板21的第一表面侧21b均涂覆导电胶40，如此，第二基板21的第一区域Ⅰ与第二区域Ⅱ均覆盖有导电胶40。作为本申请的另一示例，第二基板21的第一表面21a上的导电胶40也可以是不连续的，可以分别在第一区域和第二区域需要电连接的位置涂覆导电胶40。
该步骤执行完对应的剖面结构示意图如图11B所示。
S1003：将影像传感芯片封装体10和电路板30并列设置于第二基板21的第一表面21a侧，通过导电胶40将第一区域Ⅰ与第一基板11的第二表面11b电连接，将第二区域Ⅱ与电路板30电连接。
在本步骤中，可以将第一基板11的第二表面11b与涂有导电胶40的第一区域Ⅰ对准，并将第一基板11的第二表面11b贴附到第一区域Ⅰ，以实现第一区域Ⅰ与第一基板11的第二表面11b电连接。类似的，可以将电路板30的背面与涂有导电胶40的第二区域Ⅱ对准，并将电路板30的背面贴附至第二区域Ⅱ，以实现第二区域Ⅱ与电路板30的电路接。
通过将影像传感芯片封装体和电路板30并列设置与第二基板21的同一侧，可以将叠层封装结构的层数减少一层，进而降低叠层封装结构的总厚度。通过导电胶40，可以将第一区域Ⅰ与第一基板11的第二表面11b电连接，将第二区域Ⅱ与电路板30电连接，从而实现了信号在电路板30、控制芯片22与影像传感芯片12之间的传递。
该步骤执行完对应的剖面结构示意图可以参见图2A。
上述实施例是通过在第二基板21的第一表面21a的第一区域和第二区域涂覆导电胶40实现第一区域Ⅰ与第一基板11的第二表面11b电连接，将第二区域Ⅱ与电路板30电连接，作为本申请实施例的扩展，还可以在第一基板的第二表面11b和电路板30的背面上涂覆导电胶40，或者在第一基板11的第二表面11b、第一区域Ⅰ以及电路板30的背面、第二区域均涂覆导电胶40，将第一基板11的第二表面11b与第二基板21的第一表面21a的第一区域Ⅰ通过导电胶40粘结在一起，将电路板30的背面与第二基板21的第一表面21a的第二区域Ⅱ通过导电胶40粘结在一起。
导电胶40的作用在于实现两个表面之间的电连接。作为本申请实施例的扩展，本领域技术人员很容易联想到，采用金属焊料41或金属焊球42代替导电胶40以实现两个表面之间的电连接。通过金属焊料41或金属焊球42实现第一区域Ⅰ与第一基板11的第二表面11b电连接，将第二区域Ⅱ与电路板30电连接的过程与上述通过导电胶40实现电连接的实施例类似，可以参照上述实施例。其中，
通过金属键合工艺将第一基板11的第二表面11b与第二基板21的第一表面21a的第一区域Ⅰ通过金属焊料41焊接在一起，将电路板30的正面与第二基板21的第一表面21a的第二区域Ⅱ通过金属焊料41焊接在一起所得到的剖面结构示意图如图3所示。
通过焊接工艺将第一基板11的第二表面11b与第二基板21的第一表面21a的第一区域Ⅰ通过金属焊球42焊接在一起，将电路板30的正面与第二基板21的第一表面21a的第二区域Ⅱ通过金属焊球42焊接在一起得到的剖面结构示意图如图4所示。
以上为本申请实施例提供的影像传感芯片的叠层封装方法。在该叠层封装方法中，由于将电路板30与影像传感芯片封装体10并列设置在控制芯片封装体20的同一表面侧，具体为电路板30位于影像传感芯片封装体10的旁侧，二者均设置在控制芯片封装体20的第二基板的第一表面21a上，如此，电路板30不会影响整个叠层封装结构200的厚度，该叠层封装结构200的总体厚度为影像传感芯片封装体10和控制芯片封装体20的厚度之和，因此，相较于现有技术中的叠层封装结构，本申请实施例提供的叠层封装结构的厚度更薄，平整度更好，结构更简单，降低了工艺难度，有利于影像传感器的小型化。
以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (26)
1.一种叠层封装结构，其特征在于，包括：
影像传感芯片封装体、控制芯片封装体以及电路板；
其中，所述影像传感芯片封装体包括第一基板和至少一个影像传感芯片，所述第一基板包括相对的第一表面和第二表面，所述影像传感芯片电连接至所述第一基板的第一表面上；
所述控制芯片封装体包括第二基板和至少一个控制芯片，所述第二基板包括相对的第一表面和第二表面，所述第二基板的第一表面包括第一区域和第二区域，
所述控制芯片位于所述第二基板的第二表面侧，且电连接至所述第二基板的第二表面上；
所述影像传感芯片封装体和电路板均位于所述第二基板的第一表面侧，所述电路板位于所述影像传感芯片封装体的旁侧，所述第一基板的第二表面与所述第二基板的第一表面的第一区域电连接，所述电路板与所述第二基板的第一表面的第二区域电连接。
2.根据权利要求1所述的叠层封装结构，其特征在于，所述第一基板的第二表面与所述第二基板的第一表面的第一区域通过导电胶粘合在一起，所述电路板的背面与所述第二基板的第一表面的第二区域通过导电胶粘合在一起。
3.根据权利要求2所述的叠层封装结构，其特征在于，所述导电胶为异方性导电胶。
4.根据权利要求1所述的叠层封装结构，其特征在于，所述第一基板的第二表面与所述第二基板的第一表面的第一区域通过金属键合的方式电连接在一起，所述电路板的背面与所述第二基板的第一表面的第二区域通过金属键合的方式电连接在一起。
5.根据权利要求1所述的叠层封装结构，其特征在于，所述第一基板的第二表面以及所述电路板的背面设置有金属焊球，所述第一基板的第二表面与所述第二基板的第一表面的第一区域通过所述金属焊球连接在一起，所述电路板的背面与所述第二基板的第一表面的第二区域通过所述金属焊球连接在一起。
6.根据权利要求1所述的叠层封装结构，其特征在于，所述控制芯片通过芯片倒装方式设置于所述第二基板的第二表面上。
7.根据权利要求6所述的叠层封装结构，其特征在于，所述控制芯片为多个，多个控制芯片形成垂直堆叠结构，并且不同控制芯片的表面不完全重叠。
8.根据权利要求7所述的叠层封装结构，其特征在于，所述控制芯片通过第一引线电连接至所述第二基板的第二表面上。
9.根据权利要求1所述叠层封装结构，其特征在于，一个所述控制芯片与至少一个所述影像传感芯片对应。
10.根据权利要求1所述的叠层封装结构，其特征在于，所述控制芯片为ASIC芯片。
11.根据权利要求1所述的叠层封装结构，其特征在于，所述第一基板上设置有通孔，所述影像传感芯片位于所述通孔内且所述影像传感芯片的的正面与第一基板的第一表面相平。
12.根据权利要求11所述的封装结构，其特征在于，一个所述通孔内设置有一个所述影像传感芯片，各个所述影像传感芯片的正面均与所述基板的第一表面相平。
13.根据权利要求11所述的封装结构，其特征在于，一个所述通孔内设置有至少两个所述影像传感芯片，各个所述影像传感芯片的正面均与所述基板的第一表面相平。
14.根据权利要求1所述的叠层封装结构，其特征在于，所述影像传感芯片位于所述第一基板的第一表面之上。
15.根据权利要求14所述的叠层封装结构，其特征在于，影像传感芯片通过粘接胶粘结在所述第一基板的第一表面上。
16.根据权利要求1-15任一项所述的叠层封装结构，其特征在于，所述影像传感芯片正面上设置有感光区和位于所述感光区以外的焊垫，所述焊垫通过第二引线电连接至所述第一基板的第一表面上。
17.根据权利要求16所述的叠层封装结构，其特征在于，所述第二引线被塑封材料包裹。
18.根据权利要求1-15任一项所述的叠层封装结构，其特征在于，所述影像传感芯片封装体还包括设置于所述第一基板第一表面上的镜头模组组件。
19.根据权利要求17所述的叠层封装结构，其特征在于，所述镜头模组组件包括透镜和透镜支架，所述透镜支架与所述基板的第一表面固定连接。
20.根据权利要求1-15任一项所述的叠层封装结构其特征在于，所述影像传感芯片封装体还包括：形成于所述第一基板第一表面上方的透明保护层。
21.根据权利要求20所述的叠层封装结构，其特征在于，所述透明保护层为减反射玻璃层。
22.根据权利要求20所述的叠层封装结构，其特征在于，所述透明保护层与所述影像传感芯片之间形成密封腔体。
23.一种叠层封装方法，其特征在于，包括：
提供影像传感芯片封装体、控制芯片封装体以及电路板；其中，所述影像传感芯片封装体包括第一基板和至少一个影像传感芯片，所述第一基板包括相对的第一表面和第二表面，所述影像传感芯片电连接至所述第一基板的第一表面上；所述控制芯片封装体包括第二基板和至少一个控制芯片，所述第二基板包括相对的第一表面和第二表面，所述第二基板的第一表面包括第一区域和第二区域；所述控制芯片位于所述第二基板的第二表面侧，且电连接至所述第二基板的第二表面上；
将所述影像传感芯片封装体和所述电路板并列设置于所述第二基板的第一表面侧，且将所述第一区域与所述第一基板的第二表面电连接，将所述第二区域与所述电路板电连接。
24.根据权利要求23所述的叠层封装方法，其特征在于，所述将所述影像传感芯片封装体和所述电路板并列设置于所述第二基板的第一表面侧，且将所述第一区域与所述第一基板的第二表面电连接，将所述第二区域与所述电路板电连接，具体包括：
在所述第一基板的第二表面上和/或在所述第二基板的第一表面的第一区域上涂覆导电胶，并在所述电路板的背面上和/或在所述第二基板的第一表面的第二区域上涂覆导电胶；
将所述第一基板的第二表面与所述第二基板的第一表面的第一区域通过导电胶粘结在一起，将所述电路板的背面与所述第二基板的第一表面的第二区域通过导电胶粘结在一起。
25.根据权利要求23所述的叠层封装方法，其特征在于，所述将所述影像传感芯片封装体和所述电路板并列设置于所述第二基板的第一表面侧，且将所述第一区域与所述第一基板的第二表面电连接，将所述第二区域与所述电路板电连接，具体包括：
在所述第一基板的第二表面上和/或在所述第二基板的第一表面的第一区域上涂覆金属焊料，并在所述电路板的正面上和/或在所述第二基板的第一表面的第二区域上涂覆金属焊料；
通过金属键合工艺将所述第一基板的第二表面与所述第二基板的第一表面的第一区域通过金属焊料焊接在一起，将所述电路板的正面与所述第二基板的第一表面的第二区域通过金属焊料焊接在一起。
26.根据权利要求23所述的叠层封装方法，其特征在于，
所述将所述影像传感芯片封装体和所述电路板并列设置于所述第二基板的第一表面侧，且将所述第一区域与所述第一基板的第二表面电连接，将所述第二区域与所述电路板电连接，具体包括：
在所述第一基板的第二表面上和/或在所述第二基板的第一表面的第一区域上形成金属焊球，并在所述电路板的正面上和/或在所述第二基板的第一表面的第二区域上形成金属焊球；
通过焊接工艺将所述第一基板的第二表面与所述第二基板的第一表面的第一区域通过金属焊球焊接在一起，将所述电路板的正面与所述第二基板的第一表面的第二区域通过金属焊球焊接在一起。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711226357.1A CN107808889B (zh) | 2017-11-29 | 2017-11-29 | 叠层封装结构及封装方法 |
| US16/194,080 US10541264B2 (en) | 2017-11-29 | 2018-11-16 | Package-on-package structure and package-on-package method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711226357.1A CN107808889B (zh) | 2017-11-29 | 2017-11-29 | 叠层封装结构及封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107808889A true CN107808889A (zh) | 2018-03-16 |
| CN107808889B CN107808889B (zh) | 2023-10-20 |
Family
ID=61590143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711226357.1A Active CN107808889B (zh) | 2017-11-29 | 2017-11-29 | 叠层封装结构及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107808889B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110943094A (zh) * | 2018-09-21 | 2020-03-31 | 中芯集成电路（宁波）有限公司 | 光电传感集成系统及其封装方法、镜头模组、电子设备 |
| CN112820749A (zh) * | 2018-09-29 | 2021-05-18 | 深圳市汇顶科技股份有限公司 | 芯片封装结构、方法和电子设备 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353427A (ja) * | 2001-05-23 | 2002-12-06 | Kingpak Technology Inc | イメージセンサのスタックパッケージ構造 |
| CN2664202Y (zh) * | 2003-10-16 | 2004-12-15 | 胜开科技股份有限公司 | 多芯片的影像传感器模块 |
| US20060223216A1 (en) * | 2005-03-29 | 2006-10-05 | Chin-Huang Chang | Sensor module structure and method for fabricating the same |
| US20100109143A1 (en) * | 2008-11-03 | 2010-05-06 | Samsung Electronics Co., Ltd | Semiconductor package and method of manufacturing the same |
| KR20100053189A (ko) * | 2008-11-12 | 2010-05-20 | 삼성테크윈 주식회사 | 반도체 패키지 |
| US20110141318A1 (en) * | 2009-12-16 | 2011-06-16 | Yun Tae Lee | Image sensor modules, methods of manufacturing the same, and image processing systems including the image sensor modules |
| CN103855066A (zh) * | 2012-11-28 | 2014-06-11 | 硕达科技股份有限公司 | 可保护芯片的影像感应芯片封装方法 |
| KR20150045095A (ko) * | 2013-10-18 | 2015-04-28 | 에스티에스반도체통신 주식회사 | 인터포저 제조방법 및 이를 이용한 적층형 패키지와 그 제조방법 |
| US9281339B1 (en) * | 2014-09-17 | 2016-03-08 | Sunasic Technologies, Inc. | Method for mounting chip on printed circuit board |
| CN106206485A (zh) * | 2016-09-20 | 2016-12-07 | 苏州科阳光电科技有限公司 | 图像传感器模组及其制作方法 |
| US20170018590A1 (en) * | 2015-07-13 | 2017-01-19 | Xintec Inc. | Chip package and method for forming the same |
| WO2017177631A1 (zh) * | 2016-04-12 | 2017-10-19 | 华天科技（昆山）电子有限公司 | 影像传感芯片的封装结构及其制作方法 |
-
2017
- 2017-11-29 CN CN201711226357.1A patent/CN107808889B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353427A (ja) * | 2001-05-23 | 2002-12-06 | Kingpak Technology Inc | イメージセンサのスタックパッケージ構造 |
| CN2664202Y (zh) * | 2003-10-16 | 2004-12-15 | 胜开科技股份有限公司 | 多芯片的影像传感器模块 |
| US20060223216A1 (en) * | 2005-03-29 | 2006-10-05 | Chin-Huang Chang | Sensor module structure and method for fabricating the same |
| US20100109143A1 (en) * | 2008-11-03 | 2010-05-06 | Samsung Electronics Co., Ltd | Semiconductor package and method of manufacturing the same |
| KR20100053189A (ko) * | 2008-11-12 | 2010-05-20 | 삼성테크윈 주식회사 | 반도체 패키지 |
| US20110141318A1 (en) * | 2009-12-16 | 2011-06-16 | Yun Tae Lee | Image sensor modules, methods of manufacturing the same, and image processing systems including the image sensor modules |
| CN103855066A (zh) * | 2012-11-28 | 2014-06-11 | 硕达科技股份有限公司 | 可保护芯片的影像感应芯片封装方法 |
| KR20150045095A (ko) * | 2013-10-18 | 2015-04-28 | 에스티에스반도체통신 주식회사 | 인터포저 제조방법 및 이를 이용한 적층형 패키지와 그 제조방법 |
| US9281339B1 (en) * | 2014-09-17 | 2016-03-08 | Sunasic Technologies, Inc. | Method for mounting chip on printed circuit board |
| US20170018590A1 (en) * | 2015-07-13 | 2017-01-19 | Xintec Inc. | Chip package and method for forming the same |
| WO2017177631A1 (zh) * | 2016-04-12 | 2017-10-19 | 华天科技（昆山）电子有限公司 | 影像传感芯片的封装结构及其制作方法 |
| CN106206485A (zh) * | 2016-09-20 | 2016-12-07 | 苏州科阳光电科技有限公司 | 图像传感器模组及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110943094A (zh) * | 2018-09-21 | 2020-03-31 | 中芯集成电路（宁波）有限公司 | 光电传感集成系统及其封装方法、镜头模组、电子设备 |
| CN112820749A (zh) * | 2018-09-29 | 2021-05-18 | 深圳市汇顶科技股份有限公司 | 芯片封装结构、方法和电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107808889B (zh) | 2023-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103400819B (zh) | 一种引线框架及其制备方法和应用其的封装结构 | |
| US11688659B2 (en) | Method for manufacturing a semiconductor device having a semiconductor element mounted on a lead frame | |
| JP2005072587A (ja) | Ｂｇａパッケージ、パッケージ積層構造及びその製造方法 | |
| CN107845653A (zh) | 影像传感芯片的封装结构及封装方法 | |
| CN101872757B (zh) | 凹穴芯片封装结构及使用其的层叠封装结构 | |
| KR20040041018A (ko) | 반도체 장치 및 그 제조방법 | |
| CN101656248A (zh) | 具有凹槽的基板的芯片堆叠封装结构及其封装方法 | |
| CN103681458B (zh) | 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法 | |
| CN105097862A (zh) | 影像传感器封装结构及其封装方法 | |
| CN106298699A (zh) | 封装结构以及封装方法 | |
| CN107808889A (zh) | 叠层封装结构及封装方法 | |
| JP3786103B2 (ja) | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 | |
| CN209029376U (zh) | 一种基于基板的ipd集成封装结构 | |
| CN105355641A (zh) | 高像素影像传感芯片的封装结构及封装方法 | |
| KR100608327B1 (ko) | 비지에이 패키지의 적층 방법 | |
| CN207637800U (zh) | 叠层封装结构 | |
| CN204905258U (zh) | 影像传感器封装结构 | |
| CN206558504U (zh) | 图像传感器模组 | |
| CN102651323B (zh) | 半导体封装结构的制法 | |
| CN109065560A (zh) | 影像传感芯片的封装方法以及封装结构 | |
| CN113299564A (zh) | 一种板级扇出柔性封装基板的封装结构及其制备方法 | |
| US10541264B2 (en) | Package-on-package structure and package-on-package method | |
| EP1986048A1 (en) | Ultra thin image sensing chip package | |
| TWI260069B (en) | Memory module and method for manufacturing the same | |
| CN101303985B (zh) | 堆叠式封装结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |