JP2011035163A - 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法 - Google Patents
半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法 Download PDFInfo
- Publication number
- JP2011035163A JP2011035163A JP2009179915A JP2009179915A JP2011035163A JP 2011035163 A JP2011035163 A JP 2011035163A JP 2009179915 A JP2009179915 A JP 2009179915A JP 2009179915 A JP2009179915 A JP 2009179915A JP 2011035163 A JP2011035163 A JP 2011035163A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- wiring
- insulating member
- built
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決方法】複数の第1の配線パターン間それぞれに位置する複数の第1の絶縁部材の少なくとも一つの中に埋設された半導体パッケージと、前記半導体パッケージを構成する半導体チップの非機能面側に位置する、前記半導体パッケージの主面と接触するようにして設けられた放熱部材と、前記複数の第1の配線パターンの少なくとも一部同士及び前記複数の第1の配線パターンの少なくとも一部と前記半導体チップとを電気的に接続する複数の層間接続体とを具え、前記放熱部材と前記複数の層間接続体の少なくとも一つとを熱的に接続するようにして、半導体パッケージ内蔵配線板を構成する。
【選択図】図1
Description
複数の第1の配線パターンと、
前記複数の第1の配線パターン間それぞれに位置する複数の第1の絶縁部材と、
前記複数の第1の絶縁部材の少なくとも一つの中に埋設された半導体パッケージと、
前記半導体パッケージを構成する半導体チップの非機能面側に位置する、前記半導体パッケージの主面と接触するようにして設けられた放熱部材と、
前記複数の第1の配線パターンの少なくとも一部同士及び前記複数の第1の配線パターンの少なくとも一部と前記半導体チップとを電気的に接続する複数の層間接続体とを具え、
前記放熱部材と前記複数の層間接続体の少なくとも一つとを熱的に接続したことを特徴とする、半導体パッケージ内蔵配線板に関する。
前記半導体パッケージを構成する半導体チップの非機能面側に位置する、前記半導体パッケージの主面と接触するようにして放熱部材を設ける工程と、
複数の第1の配線パターン間それぞれに複数の第1の絶縁部材を位置させる工程と、
前記複数の第1の絶縁部材の少なくとも一つの中に前記半導体パッケージを前記放熱部材とともに埋設する工程と、
前記複数の第1の配線パターンの少なくとも一部同士及び前記複数の第1の配線パターンの少なくとも一部と前記半導体チップとを、それぞれ複数の層間接続体で電気的に接続する工程と、
前記放熱部材と前記複数の層間接続体の少なくとも一つとを熱的に接続する工程と、
を具えることを特徴とする、半導体パッケージ内蔵配線板の製造方法に関する。
半導体パッケージを構成する半導体チップの非機能面側に位置する、前記半導体パッケージの主面と接触するようにして放熱部材を形成する工程と、
第1の絶縁部材の両面に一対の第1の配線パターンが形成されてなる第1の両面基板上に、前記半導体パッケージを接合して、半導体パッケージ搭載配線層を形成する工程と、
少なくとも一対の第2の配線パターン及びこの第2の配線パターン間に位置する第2の絶縁部材からなり、前記少なくとも一対の第2の配線パターン間が第1の層間接続体で電気的に接続されてなる中間配線層を形成する工程と、
少なくとも一対の第3の配線パターン及びこの第3の配線パターン間に位置する第3の絶縁部材からなり、前記少なくとも一対の第3の配線パターン間が第2の層間接続体で電気的に接続されてなる外部配線層を形成する工程と、
前記半導体パッケージ搭載配線層の両側に前記中間配線層を配置し、前記半導体パッケージ搭載配線層の上側に、前記第2の層間接続体を介して前記半導体チップと電気的に接続するとともに、前記放熱部材が前記第2の層間接続体と熱的に接続するようにして前記外部配線層を配置するとともに、前記半導体パッケージ搭載配線層、前記中間配線層及び前記外部配線層を押圧する工程と、
を具えることを特徴とする、半導体パッケージ内蔵配線板の製造方法である。
(第1の実施形態)
図1は、第1の実施形態における半導体パッケージ内蔵配線板を示す断面構成図である。図1に示す半導体パッケージ内蔵配線板10は、下側から順に第1の配線パターン111、第2の配線パターン112、第3の配線パターン113、第4の配線パターン114、第5の配線パターン115、第6の配線パターン116、第7の配線パターン117及び第8の配線パターン118を有している。第1の配線パターン111は、配線板10の下方に露出しているとともに、第8の配線パターン118は、配線板10の上方に露出している。また、これらの配線パターン111から118は互いに略平行に配置されている。
図2は、第2の実施形態における半導体パッケージ内蔵配線板を示す断面構成図である。なお、図1に示す半導体パッケージ内蔵配線板と類似及び同一の構成要素に関しては、同一の参照数字を用いて表している。
図3は、第3の実施形態における半導体パッケージ内蔵配線板を示す断面構成図である。なお、図1及び図2に示す半導体パッケージ内蔵配線板と類似及び同一の構成要素に関しては、同一の参照数字を用いて表している。
次に 図2に示す半導体パッケージ内蔵配線板50の製造方法について簡単に説明する。図4〜7は、前記製造方法における工程図である。
11 (半導体パッケージに対する)支持基板
12 半導体パッケージ搭載配線層
13 中間配線層
14 外部配線層
20 半導体パッケージ
21 半導体チップ
22 はんだ材
23 (半導体パッケージを構成する)支持基板
24 アンダーフィル樹脂
25 封止樹脂
30 はんだ材
40 金属箔
60 2層基板
Claims (15)
- 複数の第1の配線パターンと、
前記複数の第1の配線パターン間それぞれに位置する複数の第1の絶縁部材と、
前記複数の第1の絶縁部材の少なくとも一つの中に埋設された半導体パッケージと、
前記半導体パッケージを構成する半導体チップの非機能面側に位置する、前記半導体パッケージの主面と接触するようにして設けられた放熱部材と、
前記複数の第1の配線パターンの少なくとも一部同士及び前記複数の第1の配線パターンの少なくとも一部と前記半導体チップとを電気的に接続する複数の層間接続体とを具え、
前記放熱部材と前記複数の層間接続体の少なくとも一つとを熱的に接続したことを特徴とする、半導体パッケージ内蔵配線板。 - 前記放熱部材は金属箔であって、前記複数の層間接続体の少なくとも一つが、前記金属箔と熱的に接続されていることを特徴とする、請求項1に記載の半導体パッケージ内蔵配線板。
- 前記半導体パッケージは、第2の絶縁部材と、この第2の絶縁部材の両面に形成されてなる一対の第2の配線パターンとから構成される第1の両面基板に対して、前記半導体チップがフリップチップ接合されてなり、
前記放熱部材は、ダミーの配線を形成した2層基板であって、前記複数の層間接続体の少なくとも一つが、前記2層基板と熱的に接続されていることを特徴とする、請求項1に記載の半導体パッケージ内蔵配線板。 - 前記複数の層間接続体の少なくとも1つは、前記第1の絶縁部材の厚さ方向に一致する軸を有し、前記軸方向の径が前記第1の絶縁部材の厚さ方向で変化することを特徴とする、請求項1〜3のいずれか一に記載の半導体パッケージ内蔵配線板。
- 前記複数の層間接続体の少なくとも1つは、前記第1の絶縁部材の厚さ方向に一致する軸を有し、前記軸方向の径が前記第1の絶縁部材の厚さ方向で一定であることを特徴とする、請求項1〜3のいずれか一に記載の半導体パッケージ内蔵配線板。
- 前記半導体パッケージを構成する半導体チップの非機能面側に位置する、前記半導体パッケージの主面と接触するようにして放熱部材を設ける工程と、
複数の第1の配線パターン間それぞれに複数の第1の絶縁部材を位置させる工程と、
前記複数の第1の絶縁部材の少なくとも一つの中に前記半導体パッケージを前記放熱部材とともに埋設する工程と、
前記複数の第1の配線パターンの少なくとも一部同士及び前記複数の第1の配線パターンの少なくとも一部と前記半導体チップとを、それぞれ複数の層間接続体で電気的に接続する工程と、
前記放熱部材と前記複数の層間接続体の少なくとも一つとを熱的に接続する工程と、
を具えることを特徴とする、半導体パッケージ内蔵配線板の製造方法。 - 前記放熱部材は金属箔であって、前記複数の層間接続体の少なくとも一つを、前記金属箔と熱的に接続することを特徴とする、請求項6に記載の半導体パッケージ内蔵配線板の製造方法。
- 前記半導体パッケージは、第2の絶縁部材と、この第2の絶縁部材の両面に形成されてなる一対の第2の配線パターンとから構成される第1の両面基板に対して、前記半導体チップがフリップチップ接合されてなり、
前記放熱部材は、ダミーの配線を形成した2層基板であって、前記複数の層間接続体の少なくとも一つを、前記2層基板と熱的に接続することを特徴とする、請求項6に記載の半導体パッケージ内蔵配線板の製造方法。 - 前記複数の層間接続体の少なくとも1つは、前記第1の絶縁部材の厚さ方向に一致する軸を有し、前記軸方向の径が前記第1の絶縁部材の厚さ方向で変化することを特徴とする、請求項6〜8のいずれか一に記載の半導体パッケージ内蔵配線板の製造方法。
- 前記複数の層間接続体の少なくとも1つは、前記第1の絶縁部材の厚さ方向に一致する軸を有し、前記軸方向の径が前記第1の絶縁部材の厚さ方向で一定であることを特徴とする、請求項6〜8のいずれか一に記載の半導体パッケージ内蔵配線板の製造方法。
- 半導体パッケージを構成する半導体チップの非機能面側に位置する、前記半導体パッケージの主面と接触するようにして放熱部材を形成する工程と、
第1の絶縁部材の両面に一対の第1の配線パターンが形成されてなる第1の両面基板上に、前記半導体パッケージを接合して、半導体パッケージ搭載配線層を形成する工程と、
少なくとも一対の第2の配線パターン及びこの第2の配線パターン間に位置する第2の絶縁部材からなり、前記少なくとも一対の第2の配線パターン間が第1の層間接続体で電気的に接続されてなる中間配線層を形成する工程と、
少なくとも一対の第3の配線パターン及びこの第3の配線パターン間に位置する第3の絶縁部材からなり、前記少なくとも一対の第3の配線パターン間が第2の層間接続体で電気的に接続されてなる外部配線層を形成する工程と、
前記半導体パッケージ搭載配線層の両側に前記中間配線層を配置し、前記半導体パッケージ搭載配線層の上側に、前記第2の層間接続体を介して前記半導体チップと電気的に接続するとともに、前記放熱部材が前記第2の層間接続体と熱的に接続するようにして前記外部配線層を配置するとともに、前記半導体パッケージ搭載配線層、前記中間配線層及び前記外部配線層を押圧する工程と、
を具えることを特徴とする、半導体パッケージ内蔵配線板の製造方法。 - 前記放熱部材は金属箔であって、この金属箔を前記第2の層間接続体と熱的に接続することを特徴とする、請求項11に記載の半導体パッケージ内蔵配線板の製造方法。
- 前記半導体パッケージは、第4の絶縁部材と、この第4の絶縁部材の両面に形成されてなる一対の第4の配線パターンとから構成される第1の両面基板に対して、前記半導体チップがフリップチップ接合されてなり、
前記放熱部材は、ダミーの配線が形成された2層基板であって、この2層基板を前記第2の層間接続体と熱的に接続することを特徴とする、請求項11に記載の半導体パッケージ内蔵配線板の製造方法。 - 前記第1の層間接続体及び第2の層間接続体の少なくとも1つは、前記第2の絶縁部材及び/又は前記第3の絶縁部材の厚さ方向に一致する軸を有し、前記軸方向の径が前記第2の絶縁部材及び/又は前記第3の絶縁部材の厚さ方向で変化することを特徴とする、請求項11〜13のいずれか一に記載の半導体パッケージ内蔵配線板の製造方法。
- 前記第1の層間接続体及び第2の層間接続体の少なくとも1つは、前記第2の絶縁部材及び/又は前記第3の絶縁部材の厚さ方向に一致する軸を有し、前記軸方向の径が前記第2の絶縁部材及び/又は前記第3の絶縁部材の厚さ方向で一定であることを特徴とする、請求項11〜13のいずれか一に記載の半導体パッケージ内蔵配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009179915A JP5609037B2 (ja) | 2009-07-31 | 2009-07-31 | 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009179915A JP5609037B2 (ja) | 2009-07-31 | 2009-07-31 | 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011035163A true JP2011035163A (ja) | 2011-02-17 |
JP5609037B2 JP5609037B2 (ja) | 2014-10-22 |
Family
ID=43763944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009179915A Active JP5609037B2 (ja) | 2009-07-31 | 2009-07-31 | 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5609037B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018006437A (ja) * | 2016-06-28 | 2018-01-11 | 株式会社村田製作所 | 複合デバイス |
JP2020021801A (ja) * | 2018-07-31 | 2020-02-06 | Tdk株式会社 | 電子部品内蔵パッケージ及びその製造方法 |
US10946191B2 (en) | 2013-12-20 | 2021-03-16 | L'oreal | Iontophoretic device having a reservoir |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270479A (ja) * | 2007-04-19 | 2008-11-06 | Dainippon Printing Co Ltd | 電子部品実装配線板、及び電子部品実装配線板における電子部品の剥離防止方法 |
-
2009
- 2009-07-31 JP JP2009179915A patent/JP5609037B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270479A (ja) * | 2007-04-19 | 2008-11-06 | Dainippon Printing Co Ltd | 電子部品実装配線板、及び電子部品実装配線板における電子部品の剥離防止方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10946191B2 (en) | 2013-12-20 | 2021-03-16 | L'oreal | Iontophoretic device having a reservoir |
JP2018006437A (ja) * | 2016-06-28 | 2018-01-11 | 株式会社村田製作所 | 複合デバイス |
JP2020021801A (ja) * | 2018-07-31 | 2020-02-06 | Tdk株式会社 | 電子部品内蔵パッケージ及びその製造方法 |
JP7103030B2 (ja) | 2018-07-31 | 2022-07-20 | Tdk株式会社 | 電子部品内蔵パッケージ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5609037B2 (ja) | 2014-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
US9635763B2 (en) | Component built-in board mounting body and method of manufacturing the same, and component built-in board | |
US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
JP2007535156A (ja) | 埋込み構成要素からの熱伝導 | |
US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
JP2007123524A (ja) | 電子部品内蔵基板 | |
TW201343013A (zh) | 封裝載板及其製作方法 | |
JP2007123520A (ja) | 積層型半導体モジュール | |
CN1971862A (zh) | 芯片埋入半导体封装基板结构及其制法 | |
KR20100009941A (ko) | 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지 | |
TWI523587B (zh) | 封裝基板與電子組裝體 | |
JP5609037B2 (ja) | 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法 | |
TW201528448A (zh) | 配線基板及將半導體元件安裝至配線基板的安裝方法 | |
JP2017084886A (ja) | 配線基板およびこれを用いた半導体素子の実装構造。 | |
US8829361B2 (en) | Wiring board and mounting structure using the same | |
KR101551279B1 (ko) | 임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들 | |
JP2010272563A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5459134B2 (ja) | 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法 | |
JP5369875B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP4128440B2 (ja) | 部品内蔵モジュール | |
TW201413842A (zh) | 層疊封裝結構及其製作方法 | |
JP2010251560A (ja) | 配線基板及びその製造方法 | |
JP2009277940A (ja) | 半導体パッケージ、実装用回路基板および実装構造体 | |
JP5601413B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
US20230046699A1 (en) | Circuit board structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140818 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5609037 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |