JP2011035163A - 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法 - Google Patents

半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法 Download PDF

Info

Publication number
JP2011035163A
JP2011035163A JP2009179915A JP2009179915A JP2011035163A JP 2011035163 A JP2011035163 A JP 2011035163A JP 2009179915 A JP2009179915 A JP 2009179915A JP 2009179915 A JP2009179915 A JP 2009179915A JP 2011035163 A JP2011035163 A JP 2011035163A
Authority
JP
Japan
Prior art keywords
semiconductor package
wiring
insulating member
built
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009179915A
Other languages
English (en)
Other versions
JP5609037B2 (ja
Inventor
Takeshi Tsunoda
剛 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2009179915A priority Critical patent/JP5609037B2/ja
Publication of JP2011035163A publication Critical patent/JP2011035163A/ja
Application granted granted Critical
Publication of JP5609037B2 publication Critical patent/JP5609037B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】絶縁部材中に半導体パッケージが埋設されてなる半導体パッケージ内蔵配線板において、前記半導体パッケージからの発熱を効果的に発散させ、前記半導体パッケージの発熱に起因した諸問題を解消する。
【解決方法】複数の第1の配線パターン間それぞれに位置する複数の第1の絶縁部材の少なくとも一つの中に埋設された半導体パッケージと、前記半導体パッケージを構成する半導体チップの非機能面側に位置する、前記半導体パッケージの主面と接触するようにして設けられた放熱部材と、前記複数の第1の配線パターンの少なくとも一部同士及び前記複数の第1の配線パターンの少なくとも一部と前記半導体チップとを電気的に接続する複数の層間接続体とを具え、前記放熱部材と前記複数の層間接続体の少なくとも一つとを熱的に接続するようにして、半導体パッケージ内蔵配線板を構成する。
【選択図】図1

Description

本発明は、絶縁部材中に半導体パッケージを埋設してなる半導体パッケージ内蔵配線板において、前記半導体パッケージから発せられる熱を効果的に放熱することができる半導体パッケージ内蔵配線板、及びその製造方法に関する。
近年の電子機器の高性能化・小型化の流れの中、回路部品の高密度、高機能化が一層求められている。かかる観点より、回路部品を搭載したモジュールにおいても、高密度、高機能化への対応が要求されている。このような要求に応えるべく、現在では配線板を多層化することが盛んに行われている。
このような多層化配線板においては、複数の配線パターンを互いに略平行となるようにして配置し、前記配線パターン間に絶縁部材を配し、半導体部品などの電子部品は前記絶縁部材中に前記配線パターンの少なくとも1つに電気的に接続するようにして埋設するとともに、前記絶縁部材間を厚さ方向に貫通した層間接続体(ビア)を形成し、前記複数の配線パターンを互いに電気的に接続するようにしている(例えば、特許文献1参照)。
しかしながら、このような電子部品内蔵配線板においては、その絶縁部材中に埋設した電子部品、特に半導体部品などの場合においては、その発熱量が比較的大きくなる。一方、前記電子部品を埋設する前記絶縁部材は、樹脂などの熱伝導性に劣る部材から構成しているため、前記電子部品から発せられた熱を前記配線板の外方に効率良く放熱することができない。このため、前記配線板内部の温度が上昇し、その部品実装部分を破壊したり、前記配線板の接続部分にダメージを与えたりという問題が生じていた。さらには、温度上昇に伴って発煙、発火などの問題を生じる場合もあった。
一方、上記電子部品内蔵配線板を構成する絶縁部材に熱伝導性を付与することが試みられているが、そのような材料の入手が困難であるとともに、材料も高価であるため、前記配線板のコスト増につながるという問題があった。
かかる問題に鑑み、電子部品の主面上あるいはその上方に金属体を配置し、前記電子部品と前記金属体とを熱的に接続することによって、前記電子部品から発せられた熱を配線板の外方に放熱するという試みがなされている(例えば、特許文献2参照)。この方法によれば、電子部品から発せられた熱を効率良く外部に放熱することができるので、上述のような諸問題を回避することができる。
しかしながら、現状においては、多層配線板中にベアの電子部品を内蔵させた場合における、前記電子部品の発熱の問題を回避したにすぎず、パッケージ化された電子部品を内蔵させた場合における、電子部品パッケージからの発熱の問題については何ら検討されていない。
特開2003−197849号 特開2008−177552号
本発明は、絶縁部材中に半導体パッケージが埋設されてなる半導体パッケージ内蔵配線板において、前記半導体パッケージからの発熱を効果的に発散させ、前記半導体パッケージの発熱に起因した諸問題を解消することを目的とする。
上記目的を達成すべく、本発明は、
複数の第1の配線パターンと、
前記複数の第1の配線パターン間それぞれに位置する複数の第1の絶縁部材と、
前記複数の第1の絶縁部材の少なくとも一つの中に埋設された半導体パッケージと、
前記半導体パッケージを構成する半導体チップの非機能面側に位置する、前記半導体パッケージの主面と接触するようにして設けられた放熱部材と、
前記複数の第1の配線パターンの少なくとも一部同士及び前記複数の第1の配線パターンの少なくとも一部と前記半導体チップとを電気的に接続する複数の層間接続体とを具え、
前記放熱部材と前記複数の層間接続体の少なくとも一つとを熱的に接続したことを特徴とする、半導体パッケージ内蔵配線板に関する。
また、本発明は、
前記半導体パッケージを構成する半導体チップの非機能面側に位置する、前記半導体パッケージの主面と接触するようにして放熱部材を設ける工程と、
複数の第1の配線パターン間それぞれに複数の第1の絶縁部材を位置させる工程と、
前記複数の第1の絶縁部材の少なくとも一つの中に前記半導体パッケージを前記放熱部材とともに埋設する工程と、
前記複数の第1の配線パターンの少なくとも一部同士及び前記複数の第1の配線パターンの少なくとも一部と前記半導体チップとを、それぞれ複数の層間接続体で電気的に接続する工程と、
前記放熱部材と前記複数の層間接続体の少なくとも一つとを熱的に接続する工程と、
を具えることを特徴とする、半導体パッケージ内蔵配線板の製造方法に関する。
本発明者は、上記課題を解決すべく鋭意検討を実施した。その結果、複数の配線パターン、これら配線パターン間それぞれに位置する複数の絶縁部材、及び前記複数の配線パターンを電気的に接続する複数の層間接続体からなる多層配線板の、前記複数の絶縁部材の少なくとも一つの中に埋設された半導体パッケージの、この半導体パッケージを構成する半導体チップの非機能面側に位置する主面に対して放熱部材を設けるとともに、前記複数の層間接続体の少なくとも一つを熱的に接続することによって、前記半導体パッケージからの発熱を、前記放熱部材、前記配線パターン及び前記層間接続体を介して外部に放熱できることを見出した。
したがって、前記半導体パッケージ内蔵後の半導体が発する熱を効果的に基板外部に放散させることができ、半導体の動作安定性を高めることが可能となる。
なお、“熱的接続”とは、上記半導体パッケージから発せられる熱が、前記複数の層間接続体の少なくとも一つに伝導するような状態の接続を意味するものであり、両者が必ずしも直接接触していることを要求するものではない。しかしながら、上記層間接続体は一般には金属から構成され、良好な熱伝導性を呈するものであるため、実際には、前記放熱部材と前記層間接続体とは互いに直接的に接続することが好ましい。
本発明の製造方法は、上述した工程を含む任意の方法で実施することができる。一例として、以下に示すよう製造方法を挙げることができる。
すなわち、
半導体パッケージを構成する半導体チップの非機能面側に位置する、前記半導体パッケージの主面と接触するようにして放熱部材を形成する工程と、
第1の絶縁部材の両面に一対の第1の配線パターンが形成されてなる第1の両面基板上に、前記半導体パッケージを接合して、半導体パッケージ搭載配線層を形成する工程と、
少なくとも一対の第2の配線パターン及びこの第2の配線パターン間に位置する第2の絶縁部材からなり、前記少なくとも一対の第2の配線パターン間が第1の層間接続体で電気的に接続されてなる中間配線層を形成する工程と、
少なくとも一対の第3の配線パターン及びこの第3の配線パターン間に位置する第3の絶縁部材からなり、前記少なくとも一対の第3の配線パターン間が第2の層間接続体で電気的に接続されてなる外部配線層を形成する工程と、
前記半導体パッケージ搭載配線層の両側に前記中間配線層を配置し、前記半導体パッケージ搭載配線層の上側に、前記第2の層間接続体を介して前記半導体チップと電気的に接続するとともに、前記放熱部材が前記第2の層間接続体と熱的に接続するようにして前記外部配線層を配置するとともに、前記半導体パッケージ搭載配線層、前記中間配線層及び前記外部配線層を押圧する工程と、
を具えることを特徴とする、半導体パッケージ内蔵配線板の製造方法である。
なお、本発明のように、多層配線板に半導体チップを直接内蔵させる代わりに半導体パッケージを内蔵させることによる利点は、例えば、半導体チップが不良である場合、前記半導体チップを多層配線板に直接内蔵させる場合は、内蔵させた後にしか前記半導体チップが不良であることを認識できないが、前記半導体チップを予めパッケージ化した場合は、このパッケージの段階で前記半導体チップが不良であることを認識できる。
この結果、パッケージの段階で半導体チップが不良であることが認識できれば、あえて多層配線板に内蔵する必要がないので、半導体パッケージは不良品として扱われることになるが、半導体パッケージ内蔵配線板の不良品の度合いが減少する。したがって、半導体パッケージ内蔵配線板の歩留まりが向上し、製造コストの低減を図ることができる。
以上、本発明によれば、絶縁部材中に半導体パッケージが埋設されてなる半導体パッケージ内蔵配線板において、前記半導体パッケージからの発熱を効果的に発散させ、前記半導体パッケージの発熱に起因した諸問題を解消することができる。
第1の実施形態における半導体パッケージ内蔵配線板を示す断面構成図である。 第2の実施形態における半導体パッケージ内蔵配線板を示す断面構成図である。 第3の実施形態における半導体パッケージ内蔵配線板を示す断面構成図である。 図2に示す半導体パッケージ内蔵配線板の製造工程を示す図である。 同じく、図2に示す半導体パッケージ内蔵配線板の製造工程を示す図である。 同じく、図2に示す半導体パッケージ内蔵配線板の製造工程を示す図である。 同じく、図2に示す半導体パッケージ内蔵配線板の製造工程を示す図である。
以下、本発明の具体的特徴について、発明を実施するための形態に基づいて説明する。
(半導体パッケージ内蔵配線板)
(第1の実施形態)
図1は、第1の実施形態における半導体パッケージ内蔵配線板を示す断面構成図である。図1に示す半導体パッケージ内蔵配線板10は、下側から順に第1の配線パターン111、第2の配線パターン112、第3の配線パターン113、第4の配線パターン114、第5の配線パターン115、第6の配線パターン116、第7の配線パターン117及び第8の配線パターン118を有している。第1の配線パターン111は、配線板10の下方に露出しているとともに、第8の配線パターン118は、配線板10の上方に露出している。また、これらの配線パターン111から118は互いに略平行に配置されている。
また、第1の配線パターン111から第8の配線パターン118における隣接する配線パターン間には、第1の絶縁部材121から第7の絶縁部材127がそれぞれ存在している。
具体的には、第1の配線パターン111及び第2の配線パターン112間には第1の絶縁部材121が存在し、第2の配線パターン112及び第3の配線パターン113間には第2の絶縁部材122が存在し、第3の配線パターン113及び第4の配線パターン114間には第3の絶縁部材123が存在している。さらに、第4の配線パターン114及び第5の配線パターン115間には第4の絶縁部材124が存在し、第5の配線パターン115及び第6の配線パターン116間には第5の絶縁部材125が存在し、第6の配線パターン116及び第7の配線パターン117間には第6の絶縁部材126が存在し、第7の配線パターン117及び第8の配線パターン118間には第7の絶縁部材127が存在している。
さらに、第1の配線パターン111から第8の配線パターン118における隣接する配線パターン間は、第1の層間接続体131から第7の層間接続体137によって互いに電気的に接続されている。
具体的には、第1の配線パターン111及び第2の配線パターン112間は第1の層間接続体131によって電気的に接続され、第2の配線パターン112及び第3の配線パターン113間は第2の層間接続体132によって電気的に接続され、第3の配線パターン113及び第4の配線パターン114間は第3の層間接続体133によって電気的に接続されている。さらに、第4の配線パターン114及び第5の配線パターン115間は第4の層間接続体134によって電気的に接続され、第5の配線パターン115及び第6の配線パターン116間は第5の層間接続体135によって電気的に接続され、第6の配線パターン116及び第7の配線パターン117間は第6の層間接続体136で電気的に接続され、第7の配線パターン117及び第8の配線パターン118間は第7の層間接続体137によって電気的に接続されている。
これによって、図1に示す配線板10は、いわゆる8層構造の多層配線板を構成している。但し、層数は必要に応じて任意に決定することができる。
なお、図1においては、第1の絶縁部材121から第7の絶縁部材127を識別可能に記載しているが、実際には互いに融着しているので、これら絶縁部材の識別は困難である。本実施形態では、本発明の特徴を明確にすべく、便宜上、これら絶縁部材を識別可能に記載している。
また、図1に示す配線板10の、第3の絶縁部材123から第6の絶縁部材126に亘って半導体パッケージ20が埋設されている。
半導体パッケージ20は、半導体チップ21がはんだ材22を介して、パッケージを構成する支持基板である両面基板23に対してフリップチップ接合されており、半導体チップ21と両面基板23との間にアンダーフィル樹脂24が注入されるとともに、封止樹脂25によって封止されている。
また、半導体パッケージ20は、はんだ材30によって、第1の絶縁部材121とその両面に第1の配線パターン111及び第2の配線パターン112が形成されてなる両面基板11を支持基板として、この支持基板11に対してはんだ材30によって機械的に固定されているとともに、電気的に接続されている。具体的には、はんだ材30を介して第2の配線パターン112に対して機械的に固定され、電気的に接続されている。
両面基板23は、絶縁部材221の両面に一対の配線パターン211及び212が形成されてなる。図から明らかなように、本実施形態では、両面基板23の配線パターン211に対して半導体チップ21がフリップチップ接合されている。配線パターン211及び212間は層間接続体235で電気的に接続され、配線パターン212及び第2の配線パターン112間ははんだ材30で電気的に接続されている。これによって、半導体チップ21は、配線板10における総ての配線パターンと電気的に接合され、所定の外部回路によって電気的に制御可能となるとともに、半導体チップ21で生成された電気信号を外部に取り出せるようになっている。
また、図1から明らかなように、半導体パッケージ20の、半導体チップ21の非機能面側に位置する主面20Aには、放熱部材としての金属箔40が全体に亘って設けられている。さらに、金属箔40には第6の層間接続体136が接触している。したがって、半導体パッケージ20からの発熱を、第6の層間接続体136、第7の配線パターン117及び第8の配線パターン118、並びに第6の層間接続体136及び第7の層間接続体137を介して外部に放熱することができる。このため、半導体パッケージ20の発熱による自身の反り、結果として、半導体パッケージ内蔵配線板の使用時における発熱のみならず、前記半導体パッケージ内蔵配線板の製造時における熱負荷をも抑制することができ、接合部にかかる応力が減って、信頼性が向上する。
金属箔40は、熱伝導性に優れた材料、例えば銅、アルミニウム、金、銀などの金属材料の他、金属粉末が樹脂中に分散し、金属的性質を有する導電性組成物などから構成することができる。また、その厚さは、例えば1μm〜40μmとすることができる。
また、金属箔40は、半導体パッケージ20の主面20Aに対して、図示しない導電性接着剤や導電性ペースト等を介して接着するようにして設けることができる。また、スパッタリング法やCVD法、プラズマ蒸着法などの汎用の膜形成手段を用い、金属箔40を半導体パッケージ20の主面20A上に直接形成するようにすることもできる。さらには、封止樹脂25によって封止する際の圧着によって、樹脂封止と金属箔40の形成とを同時に行うこともできる。
なお、本実施形態では、半導体パッケージ20の主面20Aの全体に亘って金属箔40を設けるようにしているが、半導体パッケージ20の実装時の反りに応じてその面積や厚さを変えることができる。
なお、図1に示す半導体パッケージ内蔵配線板10においては、総ての層間接続体が、該当する絶縁部材の厚さ方向に一致する軸を有し、前記軸方向の径が前記絶縁部材の厚さ方向で変化するようになっている。これは、以下に説明するように、図1に示す半導体パッケージ内蔵配線板10をBit(ビー・スクエア・イット:登録商標)を利用して製造したことに起因する。
(第2の実施形態)
図2は、第2の実施形態における半導体パッケージ内蔵配線板を示す断面構成図である。なお、図1に示す半導体パッケージ内蔵配線板と類似及び同一の構成要素に関しては、同一の参照数字を用いて表している。
本実施形態の半導体パッケージ内蔵配線板50においては、放熱部材として、第1の実施形態に示す金属箔40に代えて、ダミーの配線を形成した2層基板60を用いている点で相違している。この2層基板60は、絶縁部材621の両面に一対のダミー配線611及び612が形成されてなり、これらダミー配線611及び612が層間接続体631によって電気的に接続されてなることによって、半導体パッケージ20を構成する支持基板23と類似の構成を採っている。
なお、ダミー配線2層基板60は、半導体パッケージ20の主面20Aに対して、例えば導電性接着剤や導電性ペーストを用いて付着させる。また、封止樹脂25で封止する際において、同時に圧着させて形成することもできる。
したがって、半導体パッケージ20の、半導体チップ21を中心として見た場合、その下方において支持基板23が形成されるとともに、その上方に支持基板23と類似構成の2層基板60が形成されていることになる。このため、2層基板60を含めて半導体パッケージを捉えた場合、この半導体パッケージは、半導体チップ21を中心として上下方向において略対称となる。
結果として、半導体パッケージ20の動作時に発生した熱や、半導体パッケージ20を支持基板11に対してはんだ材30で固定する際に負荷される熱(約250℃)に起因した、支持基板11及び2層基板60に生じる熱応力が略同一となるので、上述のような2層基板60を含めた半導体パッケージに上下方向から負荷される熱応力が同一となり、前記半導体パッケージの反り、すなわち本来の半導体パッケージ20の反りを低減することができる。結果として、半導体パッケージ内蔵配線板50自体の反りを低減し、抑制することができる。
なお、支持基板11及び2層基板60に生じる熱応力が略同一となるように、2層基板60を構成する配線611及び612の大きさ、すなわち絶縁部材621の表面被覆率を適宜に制御し、さらには、絶縁部材621の厚さ等をも適宜に制御する。
また、2層基板60は、上述のような構成を呈しているので、半導体パッケージ20で生じた熱は、この基板を構成する配線611及び612、層間接続体631、並びに第7の配線パターン117及び第8の配線パターン118、第6の層間接続体136及び第7の層間接続体137を介して外部に放熱することができる。したがって、第1の実施形態同様に、2層基板60による本来的な放熱作用によっても、半導体パッケージ20の発熱による自身の反り、さらには半導体パッケージの反りに起因した半導体パッケージ内蔵配線板50自体の反りを低減し、抑制することができる。
なお、放熱部材を除くその他の構成に関しては、第1の実施形態における半導体パッケージ内蔵配線板10と同様であるので、説明を省略する。
(第3の実施形態)
図3は、第3の実施形態における半導体パッケージ内蔵配線板を示す断面構成図である。なお、図1及び図2に示す半導体パッケージ内蔵配線板と類似及び同一の構成要素に関しては、同一の参照数字を用いて表している。
図3に示す半導体パッケージ内蔵配線板70は、配線パターンの数が6(第1の配線パターン111から第6の配線パターン116)であって6層構造の多層配線板を構成し、第3の配線パターン113と第4の配線パターン114とが、第3の絶縁部材123を貫通するようにして形成された金属導体143で電気的に接続されている点を除き、基本的な構造は図2に示す半導体パッケージ内蔵配線板50と同様である。
図3に示す場合においても、半導体パッケージ20の動作時に発生した熱や、半導体パッケージ20を支持基板11に対してはんだ材30で固定する際に負荷される熱(約250℃)に起因した、支持基板11及び2層基板60に生じる熱応力が略同一となるので、2層基板60を含めた半導体パッケージに上下方向から負荷される熱応力が同一となり、前記半導体パッケージの反り、すなわち本来の半導体パッケージ20の反りを低減することができる。結果として、半導体パッケージ内蔵配線板50自体の反りを低減し、抑制することができる。
また、半導体パッケージ20で生じた熱は、2層基板60を構成する配線611及び612、層間接続体631、並びに第5の配線パターン115及び第6の配線パターン116、第4の層間接続体134及び第5の層間接続体135を介して外部に放熱することができる。したがって、第1の実施形態同様に、2層基板60による本来的な放熱作用によっても、半導体パッケージ20の発熱による自身の反り、さらには半導体パッケージの反りに起因した半導体パッケージ内蔵配線板70自体の反りを低減し、抑制することができる。
なお、本実施形態においても、支持基板11及び2層基板60に生じる熱応力が略同一となるように、2層基板60を構成する配線611及び612の大きさ、すなわち絶縁部材621の表面被覆率を適宜に制御し、さらには、絶縁部材621の厚さ等をも適宜に制御する。
なお、図3に示す半導体パッケージ内蔵配線板70においては、層間接続体(金属導体)143が、第3の絶縁部材123の厚さ方向に一致する軸を有し、前記軸方向の径が第3の絶縁部材123の厚さ方向で一定となっている。
(半導体パッケージ基板の製造方法)
次に 図2に示す半導体パッケージ内蔵配線板50の製造方法について簡単に説明する。図4〜7は、前記製造方法における工程図である。
最初に、図4に示すように、半導体パッケージ20の主面20A上に、放熱部材としての2層基板60を形成する。2層基板60は、例えば導電性接着剤及び導電性ペーストを用いて半導体パッケージ20に対して固定する。
次いで、図5に示すように、2層基板60が設けられた半導体パッケージ20を、支持基板11上にはんだ材30で接続し、半導体パッケージ搭載配線層12を形成する。なお、支持基板11は、上述したように、第1の絶縁部材121の両面に第2の配線パターン112及び第1の配線パターン111が形成されてなる両面基板であって、本実施形態では、支持基板11の、第2の配線パターン112に対して半導体パッケージ20が接続される。
なお、支持基板(両面基板)11は、上述したようにBitによって形成する。具体的には、金属(例えば銅)箔上に例えばスクリーン印刷により、導電性材料からなる円錐状のバンプを形成し、次いで、前記バンプが貫通するようにして絶縁層を形成する。次いで、前記絶縁層上に金属(例えば銅)箔を配置し、その後、加熱加圧プレスを実施して前記絶縁層を硬化して得る。この場合、硬化後の絶縁層が第1の絶縁部材121を構成し、両面に形成された金属箔が第1の配線パターン111及び第2の配線パターン112を構成する。
次いで、図6に示すように、同じくBitによって形成した、第3の配線パターン113から第6の配線パターン116、これら配線パターン間等に存在する第2の絶縁部材122から第4の絶縁部材124、及び第3の配線パターン113から第6の配線パターン116等を電気的に接続する第2の層間接続体132から第5の層間接続体135を含む一対の中間配線層13を形成する。
同様に、Bitによって形成した、第7の配線パターン117から第8の配線パターン118、第6の絶縁部材126から第7の絶縁部材127、及び第7の配線パターン117及び第8の配線パターン118等を電気的に接続する第6の層間接続体136から第7の層間接続体137を含む外部配線層14を形成する。
次いで、半導体パッケージ搭載配線層12の両側に中間配線層13を配置し、半導体パッケージ搭載配線層12の上側に、半導体チップ21と第6の層間接続体136とが電気的に接続するようにして外部配線層14を配置するとともに、これら配線層を加熱した状態で押圧し、図7に示すような、半導体パッケージ内蔵配線板10の中間体を得る。この際、外部配線層14を構成する第6の層間接続体136は、2層基板60に接触させて、この基板60と熱的に接続するとともに、半導体パッケージ20の半導体チップ21と電気的に接続するようにする。
その後、外形加工等を施すことによって、図2に示す半導体パッケージ内蔵配線板50を得る。
なお、図1に示す半導体パッケージ内蔵配線板10を製造する際には、図4に示す工程において、半導体パッケージ20の主面20A上に、放熱部材としての2層基板60の代わりに金属箔40を形成する点で異なり、その他の工程、すなわち図5〜図7に示す工程は同様である。
また、図3に示す半導体パッケージ内蔵配線板70を製造するに際しても、中間配線層13を形成する際に、第3の絶縁部材123においてBitによって層間接続体を形成する代わりに、レーザ光照射によってスルーホールを形成した後、ビアフィルメッキを実施して金属導体143を形成する点で相違し、その他の工程について上記同様である。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
10、50、70 半導体パッケージ内蔵配線板
11 (半導体パッケージに対する)支持基板
12 半導体パッケージ搭載配線層
13 中間配線層
14 外部配線層
20 半導体パッケージ
21 半導体チップ
22 はんだ材
23 (半導体パッケージを構成する)支持基板
24 アンダーフィル樹脂
25 封止樹脂
30 はんだ材
40 金属箔
60 2層基板

Claims (15)

  1. 複数の第1の配線パターンと、
    前記複数の第1の配線パターン間それぞれに位置する複数の第1の絶縁部材と、
    前記複数の第1の絶縁部材の少なくとも一つの中に埋設された半導体パッケージと、
    前記半導体パッケージを構成する半導体チップの非機能面側に位置する、前記半導体パッケージの主面と接触するようにして設けられた放熱部材と、
    前記複数の第1の配線パターンの少なくとも一部同士及び前記複数の第1の配線パターンの少なくとも一部と前記半導体チップとを電気的に接続する複数の層間接続体とを具え、
    前記放熱部材と前記複数の層間接続体の少なくとも一つとを熱的に接続したことを特徴とする、半導体パッケージ内蔵配線板。
  2. 前記放熱部材は金属箔であって、前記複数の層間接続体の少なくとも一つが、前記金属箔と熱的に接続されていることを特徴とする、請求項1に記載の半導体パッケージ内蔵配線板。
  3. 前記半導体パッケージは、第2の絶縁部材と、この第2の絶縁部材の両面に形成されてなる一対の第2の配線パターンとから構成される第1の両面基板に対して、前記半導体チップがフリップチップ接合されてなり、
    前記放熱部材は、ダミーの配線を形成した2層基板であって、前記複数の層間接続体の少なくとも一つが、前記2層基板と熱的に接続されていることを特徴とする、請求項1に記載の半導体パッケージ内蔵配線板。
  4. 前記複数の層間接続体の少なくとも1つは、前記第1の絶縁部材の厚さ方向に一致する軸を有し、前記軸方向の径が前記第1の絶縁部材の厚さ方向で変化することを特徴とする、請求項1〜3のいずれか一に記載の半導体パッケージ内蔵配線板。
  5. 前記複数の層間接続体の少なくとも1つは、前記第1の絶縁部材の厚さ方向に一致する軸を有し、前記軸方向の径が前記第1の絶縁部材の厚さ方向で一定であることを特徴とする、請求項1〜3のいずれか一に記載の半導体パッケージ内蔵配線板。
  6. 前記半導体パッケージを構成する半導体チップの非機能面側に位置する、前記半導体パッケージの主面と接触するようにして放熱部材を設ける工程と、
    複数の第1の配線パターン間それぞれに複数の第1の絶縁部材を位置させる工程と、
    前記複数の第1の絶縁部材の少なくとも一つの中に前記半導体パッケージを前記放熱部材とともに埋設する工程と、
    前記複数の第1の配線パターンの少なくとも一部同士及び前記複数の第1の配線パターンの少なくとも一部と前記半導体チップとを、それぞれ複数の層間接続体で電気的に接続する工程と、
    前記放熱部材と前記複数の層間接続体の少なくとも一つとを熱的に接続する工程と、
    を具えることを特徴とする、半導体パッケージ内蔵配線板の製造方法。
  7. 前記放熱部材は金属箔であって、前記複数の層間接続体の少なくとも一つを、前記金属箔と熱的に接続することを特徴とする、請求項6に記載の半導体パッケージ内蔵配線板の製造方法。
  8. 前記半導体パッケージは、第2の絶縁部材と、この第2の絶縁部材の両面に形成されてなる一対の第2の配線パターンとから構成される第1の両面基板に対して、前記半導体チップがフリップチップ接合されてなり、
    前記放熱部材は、ダミーの配線を形成した2層基板であって、前記複数の層間接続体の少なくとも一つを、前記2層基板と熱的に接続することを特徴とする、請求項6に記載の半導体パッケージ内蔵配線板の製造方法。
  9. 前記複数の層間接続体の少なくとも1つは、前記第1の絶縁部材の厚さ方向に一致する軸を有し、前記軸方向の径が前記第1の絶縁部材の厚さ方向で変化することを特徴とする、請求項6〜8のいずれか一に記載の半導体パッケージ内蔵配線板の製造方法。
  10. 前記複数の層間接続体の少なくとも1つは、前記第1の絶縁部材の厚さ方向に一致する軸を有し、前記軸方向の径が前記第1の絶縁部材の厚さ方向で一定であることを特徴とする、請求項6〜8のいずれか一に記載の半導体パッケージ内蔵配線板の製造方法。
  11. 半導体パッケージを構成する半導体チップの非機能面側に位置する、前記半導体パッケージの主面と接触するようにして放熱部材を形成する工程と、
    第1の絶縁部材の両面に一対の第1の配線パターンが形成されてなる第1の両面基板上に、前記半導体パッケージを接合して、半導体パッケージ搭載配線層を形成する工程と、
    少なくとも一対の第2の配線パターン及びこの第2の配線パターン間に位置する第2の絶縁部材からなり、前記少なくとも一対の第2の配線パターン間が第1の層間接続体で電気的に接続されてなる中間配線層を形成する工程と、
    少なくとも一対の第3の配線パターン及びこの第3の配線パターン間に位置する第3の絶縁部材からなり、前記少なくとも一対の第3の配線パターン間が第2の層間接続体で電気的に接続されてなる外部配線層を形成する工程と、
    前記半導体パッケージ搭載配線層の両側に前記中間配線層を配置し、前記半導体パッケージ搭載配線層の上側に、前記第2の層間接続体を介して前記半導体チップと電気的に接続するとともに、前記放熱部材が前記第2の層間接続体と熱的に接続するようにして前記外部配線層を配置するとともに、前記半導体パッケージ搭載配線層、前記中間配線層及び前記外部配線層を押圧する工程と、
    を具えることを特徴とする、半導体パッケージ内蔵配線板の製造方法。
  12. 前記放熱部材は金属箔であって、この金属箔を前記第2の層間接続体と熱的に接続することを特徴とする、請求項11に記載の半導体パッケージ内蔵配線板の製造方法。
  13. 前記半導体パッケージは、第4の絶縁部材と、この第4の絶縁部材の両面に形成されてなる一対の第4の配線パターンとから構成される第1の両面基板に対して、前記半導体チップがフリップチップ接合されてなり、
    前記放熱部材は、ダミーの配線が形成された2層基板であって、この2層基板を前記第2の層間接続体と熱的に接続することを特徴とする、請求項11に記載の半導体パッケージ内蔵配線板の製造方法。
  14. 前記第1の層間接続体及び第2の層間接続体の少なくとも1つは、前記第2の絶縁部材及び/又は前記第3の絶縁部材の厚さ方向に一致する軸を有し、前記軸方向の径が前記第2の絶縁部材及び/又は前記第3の絶縁部材の厚さ方向で変化することを特徴とする、請求項11〜13のいずれか一に記載の半導体パッケージ内蔵配線板の製造方法。
  15. 前記第1の層間接続体及び第2の層間接続体の少なくとも1つは、前記第2の絶縁部材及び/又は前記第3の絶縁部材の厚さ方向に一致する軸を有し、前記軸方向の径が前記第2の絶縁部材及び/又は前記第3の絶縁部材の厚さ方向で一定であることを特徴とする、請求項11〜13のいずれか一に記載の半導体パッケージ内蔵配線板の製造方法。
JP2009179915A 2009-07-31 2009-07-31 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法 Active JP5609037B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009179915A JP5609037B2 (ja) 2009-07-31 2009-07-31 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009179915A JP5609037B2 (ja) 2009-07-31 2009-07-31 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2011035163A true JP2011035163A (ja) 2011-02-17
JP5609037B2 JP5609037B2 (ja) 2014-10-22

Family

ID=43763944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009179915A Active JP5609037B2 (ja) 2009-07-31 2009-07-31 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法

Country Status (1)

Country Link
JP (1) JP5609037B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006437A (ja) * 2016-06-28 2018-01-11 株式会社村田製作所 複合デバイス
JP2020021801A (ja) * 2018-07-31 2020-02-06 Tdk株式会社 電子部品内蔵パッケージ及びその製造方法
US10946191B2 (en) 2013-12-20 2021-03-16 L'oreal Iontophoretic device having a reservoir

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270479A (ja) * 2007-04-19 2008-11-06 Dainippon Printing Co Ltd 電子部品実装配線板、及び電子部品実装配線板における電子部品の剥離防止方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270479A (ja) * 2007-04-19 2008-11-06 Dainippon Printing Co Ltd 電子部品実装配線板、及び電子部品実装配線板における電子部品の剥離防止方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10946191B2 (en) 2013-12-20 2021-03-16 L'oreal Iontophoretic device having a reservoir
JP2018006437A (ja) * 2016-06-28 2018-01-11 株式会社村田製作所 複合デバイス
JP2020021801A (ja) * 2018-07-31 2020-02-06 Tdk株式会社 電子部品内蔵パッケージ及びその製造方法
JP7103030B2 (ja) 2018-07-31 2022-07-20 Tdk株式会社 電子部品内蔵パッケージ及びその製造方法

Also Published As

Publication number Publication date
JP5609037B2 (ja) 2014-10-22

Similar Documents

Publication Publication Date Title
JP4830120B2 (ja) 電子パッケージ及びその製造方法
US9635763B2 (en) Component built-in board mounting body and method of manufacturing the same, and component built-in board
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2007535156A (ja) 埋込み構成要素からの熱伝導
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
JP2007123524A (ja) 電子部品内蔵基板
TW201343013A (zh) 封裝載板及其製作方法
JP2007123520A (ja) 積層型半導体モジュール
CN1971862A (zh) 芯片埋入半导体封装基板结构及其制法
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
TWI523587B (zh) 封裝基板與電子組裝體
JP5609037B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
TW201528448A (zh) 配線基板及將半導體元件安裝至配線基板的安裝方法
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
US8829361B2 (en) Wiring board and mounting structure using the same
KR101551279B1 (ko) 임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5459134B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4128440B2 (ja) 部品内蔵モジュール
TW201413842A (zh) 層疊封裝結構及其製作方法
JP2010251560A (ja) 配線基板及びその製造方法
JP2009277940A (ja) 半導体パッケージ、実装用回路基板および実装構造体
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US20230046699A1 (en) Circuit board structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5609037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150