JP2019186385A - 実装構造体 - Google Patents

実装構造体 Download PDF

Info

Publication number
JP2019186385A
JP2019186385A JP2018075546A JP2018075546A JP2019186385A JP 2019186385 A JP2019186385 A JP 2019186385A JP 2018075546 A JP2018075546 A JP 2018075546A JP 2018075546 A JP2018075546 A JP 2018075546A JP 2019186385 A JP2019186385 A JP 2019186385A
Authority
JP
Japan
Prior art keywords
electronic component
circuit board
mounting structure
electrode
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018075546A
Other languages
English (en)
Inventor
塚原 法人
Norito Tsukahara
法人 塚原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2018075546A priority Critical patent/JP2019186385A/ja
Publication of JP2019186385A publication Critical patent/JP2019186385A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】各はんだ付け電極に供給されるクリームはんだの量にばらつきがあっても、回路基板に対する電子部品の位置ずれを抑制することにより、電子部品が高精度且つ高品質に実装された実装構造体を提供すること。【解決手段】実装構造体が、端子4を有する電子部品102と、電極2を有する回路基板201と、端子4と電極2とを接続するはんだ5と、含み、端子4と電極2との間隔は、電子部品102の中心に向かうに従い、拡がる。【選択図】図1

Description

本発明は、電子部品を高精度且つ高品質に実装した実装構造体に関するものである。
近年、スマートフォンに代表される電子機器に対する小型化、および、薄型化の要求が年々高まっている。電子機器を小型化、および、薄型化するためには、回路基板に電子部品を如何に高精度に実装するかが、キーとなる。
高精度に電子部品を実装するためには、はんだ付けを行う際に発生する部品の位置ずれ、部品立ち等の接合不具合の発生を防ぐことが重要である。
電子部品の実装にクリームはんだが利用される場合、接合不具合を防ぐ方法として、リフローはんだ付けにおいてクリームはんだが溶融した際に、セルフアライメント効果が発揮されるように、回路基板の電極の形状を設計することが知られている。
図6Aおよび図6Bは、特許文献1に記載されている従来の回路基板および実装構造体を示す模式図である。
回路基板201上に形成された一対のはんだ付け電極11は、それぞれ、三角形状に形成されており、三角形の底辺部分が互いに向かい合うように配置されている。
クリームはんだ13がスクリーン印刷等の工法によりはんだ付け電極11に供給しされた後、電子部品102が、はんだ付け電極11に搭載される。その後、リフローはんだ付けが行われることにより、電子部品102の一対の端子4がはんだ付け電極11に接合される。
はんだ付け電極11が三角形状に形成されていると、リフローはんだ付けにおいて、溶融したクリームはんだ13が三角形状に形成されているはんだ付け電極の底辺部分に集まり易い。そのため、はんだ付け電極11が四角形状や丸形に形成されている場合と比較して、セルフアライメント効果が発揮されやすく、部品の位置ずれ、または、部品立ち等の接合不具合の発生を低減することができる。
特開平6−6021号公報
しかし、はんだ付け電極を三角形状に形成した場合であっても、各はんだ付け電極に供給されるクリームはんだの量にばらつきがある場合、電子部品が配置される位置にもばらつきが生じてしまう。
すなわち、各はんだ付け電極に供給されるクリームはんだの量にばらつきがあると、各はんだ付け電極に供給されたクリームはんだが溶融した際に生じる表面張力に差が生じる。このため、電子部品を回路基板に実装する際に電子部品とはんだ付け電極との位置ずれが生じ、近年要求されている精度で電子部品を回路基板に実装することができない場合があった。
以下、従来の実装構造体において、電子部品の位置ずれが生じるメカニズムについて詳しく説明する。図7A〜図7Eは、従来の実装構造体の製造工程を示す模式図である。なお、図7Eを用いて従来の実装構造体の製造工程の説明を行う場合は、矢印で示す方向をそれぞれ、便宜的に、X軸方向、および、Y軸方向として説明を行う。
図7Aは、回路基板201のはんだ付け電極11の上にクリームはんだ13a,13bが供給された状態を示している。クリームはんだ13a,13bは、一般的にスクリーン印刷法やディスペンス法により供給されるが、何れの方法であっても、その供給量を精密にコントロールすることは難しい。そのため、一対のはんだ付け電極11の間で、供給されるクリームはんだ13a,13bの量にばらつきが生じ得る。
特に、近年の電子部品102の小型化に伴って、はんだ付け電極11の面積が小さくなっており、はんだ付け電極11に供給されるクリームはんだ13a,13bの量は微小である。そのため、はんだ付け電極11に供給されるクリームはんだ13a,13bの量にばらつきがあると、電子部品102の位置ずれが顕著に現れる。
図7A〜図7Eは、一対のはんだ付け電極11のうち、一方のはんだ付け電極11に供給されたクリームはんだ13aの量が、他方のはんだ付け電極11に供給されたクリームはんだ13bの量よりも多い状態を示している。
実装構造体が製造される場合、はんだ付け電極11にクリームはんだ13a,13bが供給された後、図7Cに示すように、電子部品102の一対の端子4がはんだ付け電極11と対向するように、電子部品102がはんだ付け電極11上に搭載される。
その後、電子部品102の端子4とはんだ付け電極11には、リフローはんだ付けが施される。
リフローはんだ付けにおいて、クリームはんだ13a,13bは、図7Dに示すように溶融はんだ14a,14bとなる。溶融はんだ14a,14bには表面張力が発生し、この表面張力により電子部品102には、力I、および、力Jが作用する。この各端子4に生じる、力Iの大きさと、力Jの大きさとの差が、電子部品102の位置ずれを発生させる。
なお、表面張力の大きさ、言い換えれば、電子部品102を動かす力は、供給されたクリームはんだ13a,13bの量に依存する。すなわち、供給されたクリームはんだ13a,13bの量が多ければ、電子部品102に作用する力は大きく、供給されたクリームはんだ13a,13bの量が少なければ、電子部品102に作用する力は小さくなる。
図7A〜図7Eに示す例では、一方のはんだ付け電極11に供給されたクリームはんだ13aの量が、他方のはんだ付け電極11に供給されたクリームはんだ13bの量よりも多い。そのため、電子部品102に作用する力は、一方の溶融はんだ14aからの力Iの方が他方の溶融はんだ14bからの力Jよりも大きくなる。
その結果、図7Eに示すように、電子部品102は、溶融はんだ14a,14bから受ける力によって、X軸方向、Y軸方向に対して位置ずれを起こす。その後、溶融はんだ14a,14bは、電子部品102がX軸およびY軸に対して傾いた状態で凝固し、電子部品102を回路基板201のはんだ付け電極11に接合する。
また、近年、普及が急速に進んでいるLEDモジュールでは、チップ抵抗やチップコンデンサ等のLCR部品を搭載した回路基板に対し、少しでもLEDパッケージの位置ずれがあると、その位置ずれが致命的な製品不良となる恐れがある。
図8A、図8Bは、従来のLEDモジュール204を示す模式図である。図8Aに示すように、回路基板201に対し、LEDパッケージ202がはんだ接合されており、LEDパッケージ202は、光学レンズ16で覆われている。
LEDパッケージ202内の蛍光体17から発せられた光203は、光学レンズ16で集光され、所定の方向に照射される。所定の方向に光203を照射するには、LEDパッケージ202と光学レンズ16の位置関係が非常に重要であり、図8Bに示すように、LEDパッケージ202が位置ずれした状態で回路基板201に実装された場合、光203の照射方向がずれてしまい、商品として成り立たなくなる。
LEDパッケージ202と光学レンズ16との位置ずれの許容範囲は、±50μm程度であるのに対し、部品を回路基板201に実装する際の一般的な位置精度は、±100μm程度である。そのため、従来の方法では、要求される精度で回路基板201にLEDパッケージ202を実装することができない恐れがある。
本発明は、上記課題を解決するためになされたものであり、電子部品が高精度且つ高品質に実装された実装構造体を提供することを目的とする。
本発明の実装構造体は、端子を有する電子部品と、電極を有する回路基板と、端子と電極とを接続するはんだと、含み、端子と電極との間隔は、電子部品の中心に向かうに従い、拡がる。
本発明の実装構造体は、電子部品が高精度且つ高品質に実装されている。
実施の形態1に係る実装構造体を示す模式図 実施の形態1に係る回路基板の概略平面図 図2AのA−A矢視断面図 はんだ付け電極にクリームはんだが供給された状態を示す図 はんだ付け電極上に電子部品が搭載された状態を示す図 リフローはんだ付けにおいて、クリームはんだが溶融はんだとなった状態を示す図 リフローはんだ付けにおいて、溶融はんだが凝固した状態を示す図 実施の形態1に係る回路基板の他の例を示す概略平面図 実施の形態2に係る電子部品の底面図および回路基板の平面図 はんだ付け電極にクリームはんだが供給された状態を示す図 実施の形態2に係る実装構造体を示す図 図3CのB−B矢視断面図 実施の形態2の回路基板の他の例を示す図 実施の形態2の回路基板の他の例を示す図 実施の形態3に係る実装構造体を示す図 従来の回路基板および実装構造体を示す模式図 従来の回路基板および実装構造体を示す模式図 従来の実装構造体の製造工程を示す模式図 従来の実装構造体の製造工程を示す模式図 従来の実装構造体の製造工程を示す模式図 従来の実装構造体の製造工程を示す模式図 従来の実装構造体の製造工程を示す模式図 従来のLEDモジュールを示す模式図 従来のLEDモジュールを示す模式図
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ構成要素には同じ符号を付している。また、図面は、理解しやすくするためにそれぞれの構成要素を模式的に示している。なお、図2Eを用いて本実施の形態に係る実装構造体の説明を行う場合は、矢印で示す方向をそれぞれ、便宜的に、X軸方向、および、Y軸方向として説明を行う。
(実施の形態1)
図1は、実施の形態1に係る実装構造体を示す模式図である。実装構造体は、回路基板101と、電子部品102と、回路基板101と電子部品102とを接合するはんだ5とを有する。
<回路基板101>
回路基板101は、樹脂基材1と、樹脂基材1上に配置されたはんだ付け電極2とを有する。
樹脂基材1には、凹部が形成されており、凹部は、底に向かって傾斜する平面状の一対の傾斜面を有する。一対の傾斜面には、はんだ付け電極2が互いに向かい合って配置されている。
回路基板101は、例えば、MID(Molded Interconnect Device)と呼ばれている工法の一種である、レーザ選択めっき工法により作製される。
レーザ選択メッキ工法では、まず、PA(ポリアミド)、ABS(アクリロニトリル ブタジエン スチレン)、PC(ポリカーボネイト)などの熱可塑性樹脂を所定の形状に射出成型した後、回路電極パターンが施される部分にレーザ光が照射され、樹脂の表面が粗化される。
粗化された樹脂の表面には、無電解めっきの触媒であるPd(パラジウム)などが塗布される。その後、無電解めっきの触媒が塗布された部分に、例えば、Cu、Ni、Auなどの金属のめっき処理が施されことによって、回路パターンが形成される。
なお、樹脂の成形は、射出成形に限定されるものではなく、切削加工等、他の方法を用いて行っても良い。
また、樹脂に回路パターンを形成する方法は、レーザ選択めっき工法に限定するものではなく、例えば、樹脂全面にCu等の金属メッキを施した後に、回路として不必要な部分をレーザで除去する方法であっても良い。
なお、MID工法を用いることで、回路基板101の任意の位置に任意の形状の凹部、または、凸部を形成することができ、さらに、当該凹部または凸部に回路パターンを形成することが可能となる。
<電子部品102>
電子部品102は、チップ抵抗、チップコンデンサ等のチップ部品である。電子部品102は、例えば、両端部にそれぞれ端子4を有する。
電子部品102は、端子4が回路基板101上のはんだ付け電極2に位置決めされ、はんだ5によって端子4の底面とはんだ付け電極2とが接合される。
上述したように、回路基板101には凹部が形成され、凹部の傾斜面にはんだ付け電極2が配置されている。そのため、電子部品102がはんだ付け電極2に載置された状態では、電子部品102の端子4と回路基板101のはんだ付け電極2との間隔は、電子部品102の中心に向かうにつれ、拡がる構造となっている。
<はんだ5>
はんだ5は、電子部品102とはんだ付け電極2とを接合する部材である。はんだ5は、例えば、クリームはんだであり、スクリーン印刷やディスペンス塗布等の手法により、はんだ付け電極2に供給される。
<製造方法>
次に、実装構造体の製造方法について説明する。図2Aは、実施の形態1に係る回路基板101の概略平面図であり、図2Bは、図2AのA−A矢視断面図である。図2Cは、はんだ付け電極2にクリームはんだ3a,3bが供給された状態を示す図である。図2Dは、はんだ付け電極2上に電子部品102が搭載された状態を示す図である。図2Eは、リフローはんだ付けにおいて、クリームはんだ3a,3bが溶融はんだ5a,5bとなった状態を示す図である。図2Fは、リフローはんだ付け工程において、溶融はんだ5a,5bが凝固した状態を示す図である。
実装構造体が製造される際、まず、回路基板101が所定の位置に配置される。図2Aおよび図2Bに示すように、回路基板101の樹脂基材1には、凹部103が形成されており、凹部103を形成する傾斜面には、はんだ付け電極2が配置されている。
次に、一対のはんだ付け電極2に対し、スクリーン印刷やディスペンス塗布等の手法によって、クリームはんだ3a,3bが供給される。このとき、供給されるクリームはんだ3a,3bの量にばらつきが生じる場合がある。図2Cに示す例では、一方のはんだ付け電極2に供給されたクリームはんだ3aの量が、他方のはんだ付け電極2に供給されたクリームはんだ3bの量よりも多くなっている。
次に、図2Dに示すように、電子部品102の一対の端子4がそれぞれ、はんだ付け電極2と対向するように位置合わせされ、電子部品102はクリームはんだ3a,3b上に載置される。
次に、図2Eに示すように、リフローはんだ付けの工程において、クリームはんだ3a,3bが溶融する。溶融したクリームはんだは、溶融はんだ5a,5bとなる。
上述したように、電子部品102の端子4とはんだ付け電極2のとの距離は、電子部品102の中心に向かうにしたがって、拡がる構造となっている。そのため、溶融はんだ5a,5bの表面積は、電子部品102の中心側で最も大きくなる。その結果、溶融はんだ5a,5bに発生する表面張力は、電子部品102の中心側で最も大きくなる。
図2Eに示すように、溶融はんだ5a,5bに発生した表面張力および溶融はんだ5a,5bに作用する重力の影響により、電子部品102のそれぞれの端子4には、はんだ付け電極2に沿って凹部103の底に向かう方向の力G、および、力Hが作用する。
ここで、電子部品102の端子4とはんだ付け電極2とがなす角度をθとすると、力GのX方向成分G´と力HのX方向成分H´はそれぞれ、以下の式で表される。
Figure 2019186385
Figure 2019186385
部品の位置ずれは、電子部品102をX方向に動かす力G´の大きさと力H´の大きさとの間に差がある場合に発生する。
また、数式(1)および数式(2)より、次の関係式が導き出される。
Figure 2019186385
すなわち、本実施の形態における実装構造体では、電子部品102に対してX方向に作用する力(力G−力H)×cosθは、図7に示す従来例の実装構造体の電子部品102のX方向に作用する力、(力G−力H)(数式3においてθ=0の場合)よりも、確実に小さくなる。そのため、本実施の形態における実装構造体では、電子部品102の位置ずれが抑制される。
なお、はんだ付け電極2に供給されたクリームはんだ3a,3bのダレを抑制し、かつ、X方向に働く力を小さくするには、電子部品102の端子4とはんだ付け電極2とのなす角度θを、20°以上、70°以下にするのが好ましい。
リフローはんだ付け工程で溶融した溶融はんだ5a,5bは、その後、凝固して凝固はんだ6a,6bとなる。これにより、図2Fに示すように、電子部品102の端子4が、凝固はんだ6a,6bにより回路基板101のはんだ付け電極2と金属接合されて実装構造体が完成する。
また、実施の形態1に係る実装構造体では、凹部103の大きさおよび凹部103の傾斜面の傾斜角度を調整することで、図2Fの円で囲まれた領域に示すように、電子部品102の端子4とはんだ付け電極2とが接触した構造にすることができる。これにより、電子部品102のY方向の位置のばらつきを確実に抑制することができる。
以上説明したように、本実施の形態に係る回路基板101を用いれば、クリームはんだ3a,3bの供給量のばらつきの有無にかかわらず、電子部品102の位置ずれが抑制され、回路基板101に電子部品102を高精度且つ高品質に実装することができる。
なお、回路基板101の形状は、上述したものに限られない。図2Gは、回路基板101の他の例を示す平面図である。すなわち、回路基板101には、溝部104が、回路基板101の互いに向き合う一対の端部の一方の端部から他方の端部まで延在するように形成されていてもよい。
(実施の形態2)
次に、図3A〜図3Dを用いて、実施の形態2における実装構造体について説明する。図3Aは、実施の形態2に係る実装構造体の電子部品105の底面図および回路基板101の平面図である。
実施の形態2に係る実装構造体は、図3Aに示すように電子部品105が、3つの端子4を有する点で実施の形態1の実装構造体と異なる。電子部品105は、例えば、LEDや半導体IC等のパッケージである。また、端子4は、3つに限定されるものではなく、4つ以上であってもよい。
回路基板101には、四角錘状の凹部106が形成されている。すなわち、三角形状に形成された4つの傾斜面によって凹部106が形成されている。また、互いに対抗する一対の傾斜面には、はんだ付け電極2が配置されている。なお、はんだ付け電極2が配置される位置は、電子部品105が回路基板101に搭載された際に、電子部品105の端子4と対抗する位置である。また、回路基板101は、実施の形態1と同様、MID工法により形成される。
なお、凹部106の底は尖っている必要はなく、平面で形成されていてもよい。また、凹部の形状は、四角錘状に限定されるものではなく、5角錐以上の多角錐状であってもよく、あるいは、様々な形状の多面構造であっても良い。
はんだ付け電極2には、実施の形態1と同様、スクリーン印刷やディスペンス等の方法を用いてクリームはんだ3a,3bが供給される。図3Bは、はんだ付け電極2にクリームはんだ3a,3bが供給された状態を示す図である。
次に、電子部品105の各端子4がはんだ付け電極2とそれぞれ対向するように、電子部品105の回路基板101に対する位置合わせが行われると、電子部品105は、クリームはんだ3a,3b上に搭載される。
その後、リフロー工程において、クリームはんだ3a,3bは溶融した後、凝固する。これにより、電子部品105が回路基板101に実装され、電子部品を実装した実装構造体が完成する。
図3Cは、上述した工程により完成した実施の形態2に係る実装構造体を示す図、図3Dは、図3CのB−B矢視断面図である。
電子部品105の端子4と回路基板101のはんだ付け電極2との間隔は、電子部品105の中心に向かうにつれ、拡がる構造となっている。
その結果、実施の形態1に係る実装構造体と同様、クリームはんだ3a,3bの供給量のばらつきの有無にかかわらず、電子部品105の位置ずれが抑制され、回路基板101に電子部品105を高精度且つ高品質に実装することができる。
なお、図3A〜図3Dでは、回路基板101の凹部106の形状が、四角錐状に形成された例を示したが、これに限られるものではない。図4Aおよび図4Bは、実施の形態2の回路基板の他の例を示す図である。
図4Aおよび図4Bには、凹部107が曲面上に形成された回路基板101を示している。凹部107が曲面状に形成された場合は、特定の電子部品105に限らず、様々なタイプの電子部品105を実装することができる。具体的には、電子部品105の端子4の数がいくつであっても、また、電子部品105の端子4がどのように配置されていても、それらの端子4の配置に合わせてはんだ付け電極2を配置することができる。
(実施の形態3)
次に、実施の形態3における回路基板および実装構造体について説明する。図5は、実施の形態3に係る実装構造体を示す図である。
実施の形態3に係る実装構造体は、回路基板108の基材7が金属で形成されており、金属の基材7の上に配置されたはんだ付け電極9aと電子部品105の放熱用端子4aが、接合されている構造を有することである。
回路基板108の基材7は、アルミや銅等の金属で形成されている。基材7には、切削等の方法を用いて、凹部107が形成される。基材7上には、絶縁層8が形成されている。絶縁層8は、例えば、熱硬化性のエポキシ樹脂等の樹脂が粉体塗装等の方法により塗布されたものである。
絶縁層8の厚みは、100μm程度が好適である。LED等の電子部品105は、放熱用端子4aを有しており、放熱用端子4aと対向する回路基板108のはんだ付け電極9aは、基材7上に直接めっき工法により形成されている。
一方、電子部品105の信号や電源用の端子4bに対向する位置に設けられるはんだ付け電極9bは、絶縁層8の上に形成されている。はんだ付け電極9bは、実施の形態1と同様、レーザ選択めっき工法により形成される。
図5に示すように、放熱用端子4aは、凝固はんだ6aを介して、基材7上に形成されたはんだ付け電極9aと金属接合されている。
そのため、LED等の発熱部品である電子部品105の熱が絶縁層8を介さずに基材7に放熱されるため、実施の形態3に係る実装構造体では、電子部品105の放熱性を高くすることができる。
また、実施の形態3に係る実装構造体では、絶縁層8が形成されていない箇所にはんだ付け用電極9aが配置されているため、絶縁層8の上に形成されたはんだ付け電極9b比較して、はんだ付け電極9aが設けられる位置が低くなる。
そのため、電子部品105が回路基板108に対して傾くことなく実装されるためには、はんだ付け電極9aに供給されるクリームはんだの量が、はんだ付け電極9bに供給されるクリームはんだの量よりも多くされる必要がある。
はんだ付け電極9a,9bに供給されるクリームはんだの量に差があると、従来の実装構造体では、電子部品105の位置ずれが生じる恐れがあった。
これに対し、図5に示す実施の形態3に係る実装構造体は、回路基板108に曲面状の凹部107が形成されているため、電子部品105に作用するX方向の力の大きさが小さくなる。そのため、クリームはんだの供給量に差がある場合でも、電子部品105の位置ずれを抑制することができるとともに、かつ、高い放熱性を有することができる。
本発明にかかる回路基板および実装構造体は、LED用の回路基板および実装構造体だけでなく、パワー系半導体など広く電子部品用の回路基板および実装構造体として、利用される。
1 樹脂基材
2 はんだ付け電極
3a,3b クリームはんだ
4 端子
4a 放熱用端子
4b 電源用の端子
5 はんだ
5a,5b 溶融はんだ
6a,6b 凝固はんだ
7 基材
8 絶縁層
9a,9b はんだ付け電極
11 はんだ付け電極
13,13a,13b クリームはんだ
14a,14b 溶融はんだ
16 光学レンズ
17 蛍光体
101 回路基板
102 電子部品
103 凹部
104 溝部
105 電子部品
106 凹部
107 凹部
108 回路基板
201 回路基板
202 LEDパッケージ
203 光
204 LEDモジュール

Claims (6)

  1. 端子を有する電子部品と、
    電極を有する回路基板と、
    前記端子と前記電極とを接続するはんだと、含み、
    前記端子と前記電極との間隔は、前記電子部品の中心に向かうに従い、拡がる実装構造体。
  2. 前記電極は、前記回路基板に形成された凹部に位置する請求項1に記載の実装構造体。
  3. 前記凹部は、多面構造である請求項2に記載の実装構造体。
  4. 前記端子と前記電極とのなす角度は、20°以上、70°以下である請求項1〜3の何れか1項に記載の実装構造体。
  5. 前記凹部は、曲面を有する請求項3に記載の実装構造体。
  6. 前記電子部品は、LEDチップである請求項1〜5の何れか1項に記載の実装構造体。
JP2018075546A 2018-04-10 2018-04-10 実装構造体 Pending JP2019186385A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018075546A JP2019186385A (ja) 2018-04-10 2018-04-10 実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018075546A JP2019186385A (ja) 2018-04-10 2018-04-10 実装構造体

Publications (1)

Publication Number Publication Date
JP2019186385A true JP2019186385A (ja) 2019-10-24

Family

ID=68337497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018075546A Pending JP2019186385A (ja) 2018-04-10 2018-04-10 実装構造体

Country Status (1)

Country Link
JP (1) JP2019186385A (ja)

Similar Documents

Publication Publication Date Title
EP1439587B1 (en) Mounting of an LED assembly with self-alignment
US7132366B2 (en) Method for fabricating semiconductor components using conductive layer and grooves
US9392702B2 (en) Method of manufacturing surface mount device
JP5500870B2 (ja) 接続端子付き基板及び電子部品のソケット等
JP2015082576A (ja) 電子装置、電子機器及び電子装置の製造方法
JP2008109044A (ja) 配線回路基板および電子部品装置
JP6581861B2 (ja) 電子部品搭載用基板の製造方法
KR20110036450A (ko) 플립칩용 기판의 제조방법 및 이를 이용하여 제조한 플립칩용 기판
US6998539B2 (en) Standoff/mask structure for electrical interconnect
CN110856375B (zh) 热压熔锡焊接电路板及其制作方法
JP2019186385A (ja) 実装構造体
US9373576B2 (en) Flip chip pad geometry for an IC package substrate
JP2019114624A (ja) 半導体発光装置及びその製造方法
JP2005012022A (ja) フリップチップ実装体及びフリップチップ実装方法
US7642126B2 (en) Method of manufacturing circuits
KR101106267B1 (ko) 방열 구조체, 그 제조 방법 및 이를 구비한 발광 소자 패키지
KR20160032524A (ko) 인쇄회로기판 및 그 제조방법
JP2019036690A (ja) 回路基板構造及び回路基板構造の製造方法
US20220148944A1 (en) Electronic device and method for manufacturing electronic device
JP4381657B2 (ja) 回路基板および電子部品実装方法
US9713263B2 (en) Circuit-and-heat-dissipation assembly and method of making the same
EP2161747A1 (en) Electronic component package and method of manufacturing the same
US9627304B2 (en) Method of producing a large number of support apparatus which can be surface-mounted, arrangement of a large number of support apparatus which can be surface-mounted, and support apparatus which can be surface-mounted
JP2005347673A (ja) 導電性ボールの搭載方法および搭載装置
JP2004172426A (ja) 電子装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190625

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191021