JP2019036690A - 回路基板構造及び回路基板構造の製造方法 - Google Patents

Abstract

【課題】ＩＣパッケージのマウント面に一方の露出パッドが設けられている場合であっても、スタンドオフ高さを確保して、はんだ過多による回路のショートを回避することが可能な回路基板構造を提供する。【解決手段】回路基板２０上に設けられている第１の露出パッド４０と板状のＩＣパッケージ３０の下面に設けられている第２の露出パッド５０とが、はんだ７０を介して熱結合されている回路基板構造１０である。回路基板２０上には複数のリードパッド２５と、ソルダーレジスト層６０が設けられている。ＩＣパッケージ３０の側面には、このリードパッド２５とはんだ７０を介して接続されている複数のリード３１が設けられている。リードパッド２５とソルダーレジスト層上に跨ってはんだ７０が設けられている。【選択図】図２

Description

本発明は、回路基板にＩＣパッケージがマウントされている回路基板構造及びかかる回路基板構造の製造方法に関する。

ＩＣチップを収容したＩＣパッケージがマウントされている回路基板では、ＩＣパッケージのリードと回路基板のランドとの電気的な接続が、はんだによって行われている。ランドからＩＣパッケージの下面までの高さ、すなわち、スタンドオフ高さを確保することは、はんだ接続部位の熱疲労を軽減するために望ましいことが知られている。

スタンドオフ高さを確保する電子装置として、例えば、電子部品の端子が回路基板の実装面に設けられるランドにはんだ接続され、前記実装面には露出させるランドよりもはんだ濡れ性が低い保護層が設けられる電子装置であって、前記電子部品における本体部の基板側面に対向する前記実装面の対向領域内に、前記端子に接続されない未接続ランドの少なくとも一部が配置され、前記未接続ランド上に前記基板側面に接触するはんだが設けられ、前記はんだは、少なくとも一部が前記保護層上に配置されるはんだペーストが、リフロー処理時に溶融し表面張力により前記未接続ランド上に凝集して盛り上がるように形成される。これによって、前記基板側面に対して押し上げるように接触する電子装置が開示されている（特許文献１参照）。

特開２０１５−１４４２０５号公報

特許文献１の電子装置は、はんだペーストが、リフロー処理時に溶融し表面張力により未接続ランド上に凝集して盛り上がるように形成される。この結果、はんだは、基板側面に対して押し上げるように作用する。したがって、未接続ランド上に集まったはんだによって、スタンドオフ高さが確保される。

しかし、ＱＦＰ（Quad Flat Package）のようなＩＣパッケージには、その下面、すなわちマウント面に露出パッドが設けられている場合がある。このような場合、露出パッドとの電気的な接続部位を回路基板上に設けることで、回路基板上の配線は非常に込み合うことになる。したがって、多数の未接続ランドを設けるスペースを回路基板上に確保することができない問題もある。

本発明は、上述の点に鑑みてなされたものであり、ＩＣパッケージのマウント面に露出パッドが設けられている場合であっても、スタンドオフ高さを確保して、はんだ過多による回路のショートを回避することが可能な回路基板構造を提供することを目的とする。

本発明の回路基板構造は、回路基板と、前記回路基板上に自身のマウント面を介してマウントされた板状のＩＣパッケージと、前記回路基板上に延在している（拡がって存在している）第１の露出パッドと、前記回路基板上に設けられている複数のリードパッドと、前記マウント面に設けられ且つ前記第１の露出パッドにはんだを介して熱結合されている第２の露出パッドと、前記ＩＣパッケージの側面に設けられ且つ前記リードパッドにはんだを介して電気的に接続されているリードと、前記回路基板上において設けられているソルダーレジスト層と、を有し、前記はんだは、前記ソルダーレジスト層及び前記リードパッドに亘って存在していることを特徴としている。

本発明の回路基板構造は、回路基板と、前記回路基板上に自身のマウント面を介してマウントされた板状のＩＣパッケージと、前記回路基板上に延在している第１の露出パッドと、前記回路基板上に設けられている複数のリードパッドと、前記マウント面に設けられ且つ前記第１の露出パッドにはんだを介して熱結合されている第２の露出パッドと、前記ＩＣパッケージの側面に設けられ且つ前記リードパッドにはんだを介して接続されているリードと、前記回路基板上において設けられているソルダーレジスト層と、を有し、前記回路基板は、前記ＩＣパッケージの載置面から反対側の面に向かって形成され且つ前記リードパッドが設けられている位置に応じて凹部が複数設けられ、前記リードパッドは、前記凹部と連通する孔部が形成され、前記凹部は、内壁面に前記ソルダーレジスト層が設けられていることを特徴としている。

また、本発明の回路基板構造の製造方法は、第１の露出パッドと複数のリードパッドとソルダーレジスト層とが設けられている回路基板と、第２の露出パッドがマウント面に設けられ且つ複数のリードが側面に設けられているＩＣパッケージと、を用意する工程と、前記リードパッド及び前記ソルダーレジスト層の双方に拡がるはんだ領域を形成する工程と、前記ＩＣパッケージを前記第１の露出パッドと前記第２の露出パッドが互いに対向するように前記回路基板上に載置する工程と、を含むことを特徴としている。

また、本発明の回路基板構造の製造方法は、第１の露出パッドと複数のリードパッドと複数の凹部とソルダーレジスト層とが設けられている回路基板と、第２の露出パッドがマウント面に設けられ且つリードが側面に設けられている板状のＩＣパッケージを用意する工程と、前記リードパッド及び前記ソルダーレジスト層の双方に拡がるはんだ領域を形成し且つ前記回路基板の凹部にはんだを充填する工程と、前記ＩＣパッケージを前記第１の露出パッドと前記第２の露出パッドが互いに対向するように前記回路基板上に載置する工程と、を含むことを特徴としている。

実施例１である回路基板構造の構成を示す平面図である。 図１のＡ−Ａ線断面図である。 実施例１である回路基板の平面図である。 実施例１である回路基板の平面図であって、はんだが実装面上に塗布された後の状態を示す図である。 実施例１である回路基板構造の製造方法を示すフロー図である。 実施例１である回路基板構造の製造方法の工程の一部を示す回路基板の断面図である。 実施例１である回路基板構造の製造方法の工程の一部を示す回路基板の断面図である。 実施例２である回路基板構造の構成を示す断面図である。 実施例２である回路基板の実装面を示す平面図である。 実施例２である回路基板構造の製造方法を示すフロー図である。 実施例２である回路基板構造の製造方法の工程の一部を示す回路基板の断面図である。 実施例２である回路基板構造の製造方法の工程の一部を示す回路基板の断面図である。

以下に本発明の好適な実施例を詳細に説明する。尚、以下の説明及び添付図面においては、実質的に同一又は等価な部分には同一の参照符号を付している。

図１は、回路基板上にＩＣパッケージが搭載された状態を示す回路基板構造を示している。

図１に示すように、本発明による回路基板構造１０においては、回路基板２０の実装面２１上にＩＣパッケージ３０がマウントされている。

図２に示すように、回路基板２０は、平板状に形成されており、本図における上面側に一方の主面である実装面２１が形成され、実装面２１の裏側に他方の主面である下面２２が形成されている。

実装面２１上には、実装面２１から下面２２にかけて貫通して形成されたビア孔２３が複数設けられている。

実装面２１上には、第１の露出パッドとしての基板露出パッド４０が設けられている。基板露出パッド４０は、熱伝導性が高い板状の金属材料によって形成されている。したがって、基板露出パッド４０は、回路基板２０上に延在（拡がって存在している）して設けられている。基板露出パッド４０は、ビア孔２３に設けられている基板貫通部２４と一体に形成されている。熱伝導性が高い金属材料としては、銅、アルミニウム等が挙げられる。

基板露出パッド４０は、円形断面の孔が形成されている。この孔は、ビア孔２３の径及びビア孔２３の形成位置に対応して形成されている。

基板貫通部２４は、回路基板２０の内層のグランド（図示せず）又は電源層（図示せず）に接続されるように、ビア孔２３の内壁上に接し、かつ、ビア孔２３を覆うように設けられている。したがって、ビア孔２３は、サーマルビアとして機能する。

図３は、回路基板の実装面を示している。図４は、回路基板２０上にはんだ７０が設けられている状態を示している。

図３及び図４に示すように、実装面２１上にはリードパッドとしてのパッド状のランド２５が基板露出パッド４０の周縁を囲うように多数形成されている。ランド２５は、銅などの導電性の高い金属材料で形成されている。

ＩＣパッケージ３０は、ＩＣチップ（図示せず）を樹脂を封止してなる矩形板状のＱＦＰ（Quad Flat Package）である。ＱＦＰは、四方の側面からクランク状に突出したリード３１が多数設けられている。各リード３１は、ＩＣチップに電気的に接続されていると共に、回路基板２０の実装面２１上に形成されたそれぞれのランド２５と、はんだ７０によって電気的に接続されている。

また、ＱＦＰは、実装面２１と対向するマウント面３２に第２の露出パッドとしての部品露出パッド５０が設けられている。部品露出パッド５０は、放熱用パッドとして用いるとよい。部品露出パッド５０は、熱伝導性が高い板状の金属材料によって形成されている。熱伝導性が高い金属材料としては、銅、アルミニウム等が挙げられる。

尚、ＩＣパッケージ３０は、ＱＦＰに限られず、例えば、ＳＯＰ（Small Outline Package）のようなＩＣパッケージ３０のマウント面３２に部品露出パッド５０が配されているものを用いることができる。

また、回路基板２０の実装面２１上には、ソルダーレジスト層６０が設けられている。

ソルダーレジスト層６０は、基板露出パッド４０の周縁及びランド２５の周縁を囲うように設けられている。

ソルダーレジスト層６０は、絶縁性樹脂材料で形成されている。この絶縁性樹脂材料は、はんだに対する濡れ性が基板露出パッド４０及びランド２５よりも低い性質を有する。すなわち、ソルダーレジスト層６０上で溶融したはんだは、曲率半径が大きい略球体状となり、実装面２１に対して鈍角の接触角を形成する。

部品露出パッド５０は、基板露出パッド４０とはんだ７０によって熱結合されている。各リード３１は、ランド２５とはんだ７０を介して接続されている。はんだ７０は、ソルダーレジスト層６０及びランド２５に亘って存在している。

以上で説明した回路基板構造の製造方法について図５を参照して説明する。

基板露出パッド４０と複数のランド２５とソルダーレジスト層６０とが設けられている回路基板２０と、部品露出パッド５０がマウント面３２に設けられ且つ複数のリード３１が側面に設けられているＩＣパッケージ３０を用意する（ステップＳ１１）。尚、ソルダーレジスト層６０は、基板露出パッド４０の周縁を囲うように回路基板２０の実装面２１上に設けられている。

ランド２５及びソルダーレジスト層６０の双方に拡がるはんだ領域Ｒを形成する（ステップＳ１２）。具体的には、図４に示すように、ランド２５及びソルダーレジスト層６０の双方に亘ってはんだ７０を塗布することによってはんだ領域Ｒを形成する。

また、はんだ７０は、互いに離隔距離を有するように基板露出パッド４０上に複数個所（図中一例：４か所）設けられている。具体的には、実装面２１の垂直方向から見た上面視において、基板露出パッド４０の中心部Ｃから等間隔を有するように、はんだ７０が実装面２１上の４か所に設けられている。

はんだ７０はメタルマスク印刷によって設けられている。メタルマスク（図示せず）は、はんだ７０を塗布すべき領域に開口を有する板状のものである。また、メタルマスクの厚さは、スタンドオフ高さＨ１と同等に形成され、全体的に略均である。

ここで、本実施例においてスタンドオフ高さＨ１は、図６に示すように、回路基板２０の実装面２１からの垂直方向の高さであって、ＩＣパッケージ３０が回路基板２０の実装面２１にマウントされているときの実装面２１及び部品露出パッド５０間の距離をいう。

このメタルマスクの下面に回路基板２０の実装面２１が接するように設ける。メタルマスクの上面の一端にペースト状のはんだ７０を載置し、スキージが他端に向かってメタルマスクの上面と接しながら移動することによって開口にはんだ７０が充填され、実装面２１上にはんだ７０が印刷される。

このようにして実装面２１上に塗布されたはんだ７０は、回路基板２０の実装面２１に沿った方向から見た側面視において、実装面２１からの垂直方向の高さＨ２が、スタンドオフ高さＨ１の距離と同等である。

ＩＣパッケージ３０を基板露出パッド４０と部品露出パッド５０が互いに対向するように回路基板２０の実装面２１に載置する（ステップＳ１３）。

はんだ７０をリフロー処理によって溶融させる（ステップＳ１４）。

このリフロー処理によって、基板露出パッド４０及び部品露出パッド５０がはんだ７０を介して熱結合される。このとき、各リード３１とランド２５もはんだを介して電気的に接続される。

また図７に示すように、ソルダーレジスト層６０上のペースト状のはんだ７０は、加熱されることにより溶融し、ソルダーレジスト層６０に対して鈍角の接触角を形成する。

次に、溶融したはんだ７０は、濡れ性の低いソルダーレジスト層６０上から、より濡れ性の良いランド２５上に移動して凝集する。このとき、はんだ７０は、ランド２５上及びリード３１上の表面に濡れ拡がる。また、はんだ７０は、部品露出パッド５０の表面に濡れ拡がる。

加熱が停止されると、はんだ７０はその形態を保ちつつ冷えて固まる。したがって、ランド２５とリード３１は、はんだ７０を介して接続される。また、基板露出パッド４０は、部品露出パッド５０とはんだ７０を介して熱結合される。

以上のように本発明の回路基板構造１０及び回路基板構造１０の製造方法によれば、ソルダーレジスト層６０及びランド２５の双方に亘って塗布されたはんだ７０が、溶融時にランド２５上及びリード３１上で凝集して濡れ拡がる。

これにより、隣接するリード３１にショートすることなくランド２５とリード３１を接続することができる。また、塗布されたときのはんだ７０の高さは、スタンドオフ高さＨ１に相当するため、部品露出パッド５０と基板露出パッド４０間の電気的接続を確実に行うことができる。よって、部品露出パッド５０及び基板露出パッド４０の接続不良を防止することができる。

また、ランド２５とリード３１上に塗布されるはんだ７０と、基板露出パッド４０上に塗布されるはんだ７０の高さは同一である。したがって、メタルマスクの厚さを一定に形成したものではんだ７０を塗布することが可能になる。すなわち、メタルマスクをハーフエッチングで部分的に厚くすることなく、部品露出パッド５０及び基板露出パッド４０の電気的接続を行うことができ、かつ、ランド２５に設けられたはんだ７０が、隣接するランド２５（リード３１）にも接続することによるショートを防ぐことが可能となる。このため、メタルマスクのハーフエッチングを行うことなく、はんだ７０を塗布する工程を行うことができ、加工費用の削減、製造コストの削減を図ることができる。

特に、回路基板２０を高密度回路基板のように微小チップや狭ピッチ部品を使用している場合に、メタルマスクの厚さを必要最小限に薄くすることができる。

図８は、実施例２である回路基板構造１０を示している。図９は、実施例２である回路基板２０の実装面２１を示している。実施例１の回路基板構造１０と同一の構成については、同一符号を付して説明を省略する。

図８に示すように、回路基板２０は、ＩＣパッケージ３０の載置面である実装面２１から反対側の下面２２に向かって形成され且つランド２５が設けられている位置に応じて凹部２６が複数設けられている。

図９に示すように、ランド２５は、上面視が円状の孔部２７が形成されている。孔部２７は、凹部２６に連通する位置に設けられている。したがって、孔部２７上に塗布されたはんだ７０は、孔部２７を介して凹部２６に充填される。凹部２６は、充填されたはんだ７０を収容可能となっている。

凹部２６の内壁には、ソルダーレジスト層６０が形成されている。凹部２６の深さは、最大でもスタンドオフ高さＨ１と同等にするとよい。凹部２６に収容したはんだ７０が溶融時に凹部２６からランド２５上に排出されやすくするためである。

以上で説明した回路基板構造の製造方法について図１０を参照して説明する。

基板露出パッド４０と複数のリードパッドと複数の凹部２６とソルダーレジスト層６０とが設けられている回路基板２０と、部品露出パッド５０がマウント面３２に設けられ且つ複数のリード３１が側面に設けられているＩＣパッケージ３０を用意する（ステップＳ２１）。

尚、凹部２６は、例えば、回路基板２０をドリルによって穿つことによって形成する。また、凹部２６は、ハイパワーレーザ光を回路基板２０に当てることによって形成してもよい。また、凹部２６の内壁面にもソルダーレジスト層６０が形成される。

ランド２５及びソルダーレジスト層６０の双方に拡がるはんだ領域Ｒを形成し且つ回路基板２０の凹部２６にはんだを充填する（ステップＳ２２）。

具体的なはんだ７０の設け方については、ステップＳ１３と同一であるので説明を省略する。

ＩＣパッケージ３０を基板露出パッド４０と部品露出パッド５０が互いに対向するように回路基板２０の実装面２１に載置する（ステップＳ２３）。ステップＳ２４は、ステップＳ２４と同一であるので説明を省略する。

はんだ７０をリフロー処理によって溶融させる（ステップＳ２４）。

このリフロー処理によって、基板露出パッド４０及び部品露出パッド５０がはんだ７０を介して熱結合される。このとき、各リード３１とランド２５もはんだを介して電気的に接続される。

また図１１に示すように、凹部２６内のペースト状のはんだ７０は、加熱されることにより溶融し、ソルダーレジスト層６０に対して鈍角の接触角を形成する。

次に、溶融したはんだ７０は、凹部２６内の濡れ性の低いソルダーレジスト層６０上から、より濡れ性の良いランド２５上に移動して凝集する。このとき、はんだ７０は、ランド２５上及びリード３１上の表面に濡れ拡がる。また、はんだ７０は、部品露出パッド５０の表面に濡れ拡がる。

加熱が停止されると、図１２に示すように、はんだ７０はその形態を保ちつつ冷えて固まる。したがって、ランド２５とリード３１は、はんだ７０を介して接続される。また、基板露出パッド４０は、部品露出パッド５０とはんだ７０を介して熱結合される。

このように回路基板構造１０を構成しても、実施例１の回路基板構造１０と同様に、メタルマスクの厚さを一定に形成したものではんだ７０を塗布することが可能になる。すなわち、メタルマスクをハーフエッチングで部分的に厚くすることなく、部品露出パッド５０及び基板露出パッド４０の電気的接続を行うことができ、かつ、ランド２５に設けられたはんだ７０が、隣接するランド２５（リード３１）にも接続することによるショートを防ぐことが可能となる。このため、メタルマスクのハーフエッチングを行うことなく、はんだ７０を塗布する工程を行うことができ、加工費用の削減、製造コストの削減を図ることができる。

１０ 回路基板構造
２０ 回路基板
２３ ビア孔
２４ 基板貫通部
２５ ランド
２６ 凹部
２７ 孔部
３０ ＩＣパッケージ
３２ マウント面
４０ 基板露出パッド
５０ 部品露出パッド
６０ ソルダーレジスト層
７０ はんだ
Ｃ 中心部
Ｒ１ 接続領域
Ｒ２ オーバーレジスト領域

Claims (9)

1. 回路基板と、
   前記回路基板上に自身のマウント面を介してマウントされた板状のＩＣパッケージと、
   前記回路基板上に延在している第１の露出パッドと、前記回路基板上に設けられている複数のリードパッドと、
   前記マウント面に設けられ且つ前記第１の露出パッドにはんだを介して熱結合されている第２の露出パッドと、
   前記ＩＣパッケージの側面に設けられ且つ前記リードパッドにはんだを介して電気的に接続されているリードと、
   前記回路基板上において設けられているソルダーレジスト層と、を有し、
   前記はんだは、前記ソルダーレジスト層及び前記リードパッドに亘って存在していることを特徴とする回路基板構造。
2. 前記回路基板は、前記回路基板を貫通して形成されている複数のビア孔を有し、
   前記第１の露出パッドは、前記ビア孔に設けられた基板貫通部を含んでいることを特徴とする請求項１に記載の回路基板構造。
3. 回路基板と、
   前記回路基板上に自身のマウント面を介してマウントされた板状のＩＣパッケージと、
   前記回路基板上に延在している第１の露出パッドと、前記回路基板上に設けられている複数のリードパッドと
   前記マウント面に設けられ且つ前記第１の露出パッドにはんだを介して熱結合されている第２の露出パッドと、
   前記ＩＣパッケージの側面に設けられ且つ前記リードパッドにはんだを介して接続されているリードと、
   前記回路基板上において設けられているソルダーレジスト層と、を有し、
   前記回路基板は、前記ＩＣパッケージの載置面から反対側の面に向かって形成され且つ前記リードパッドが設けられている位置に応じて凹部が複数設けられ、
   前記リードパッドは、前記凹部と連通する孔部が形成され、
   前記凹部は、内壁面に前記ソルダーレジスト層が設けられていることを特徴とする回路基板構造。
4. 前記回路基板は、前記回路基板を貫通して形成されている複数のビア孔を有し、
   前記第１の露出パッドは、前記ビア孔に設けられた基板貫通部を含んでいることを特徴とする請求項３に記載の回路基板構造。
5. 第１の露出パッドと複数のリードパッドとソルダーレジスト層とが設けられている回路基板と、第２の露出パッドがマウント面に設けられ且つ複数のリードが側面に設けられているＩＣパッケージと、を用意する工程と、
   前記リードパッド及び前記ソルダーレジスト層の双方に拡がるはんだ領域を形成する工程と、
   前記ＩＣパッケージを前記第１の露出パッドと前記第２の露出パッドが互いに対向するように前記回路基板上に載置する工程と、を含むことを特徴とする回路基板構造の製造方法。
6. 前記はんだは、リフロー処理によって溶融されることを特徴とする請求項５に記載の回路基板構造の製造方法。
7. 前記はんだ領域を形成する工程において、
   前記はんだは、前記回路基板に垂直な方向において、前記回路基板の主面からの垂直方向の高さが、前記ＩＣパッケージが前記回路基板の前記主面にマウントされているときの前記主面及び前記第２の露出パッド間の距離と同等であることを特徴とする請求項５又は６に記載の回路基板構造の製造方法。
8. 第１の露出パッドと複数のリードパッドと複数の凹部とソルダーレジスト層とが設けられている回路基板と、第２の露出パッドがマウント面に設けられ且つリードが側面に設けられている板状のＩＣパッケージを用意する工程と、
   前記リードパッド及び前記ソルダーレジスト層の双方に拡がるはんだ領域を形成し且つ前記回路基板の凹部にはんだを充填する工程と、
   前記ＩＣパッケージを前記第１の露出パッドと前記第２の露出パッドが互いに対向するように前記回路基板上に載置する工程と、を含むことを特徴とする回路基板構造の製造方法。
9. 前記はんだは、リフロー処理によって溶融されることを特徴とする請求項８に記載の回路基板構造の製造方法。