KR20140043482A - 회로 기판 - Google Patents

회로 기판 Download PDF

Info

Publication number
KR20140043482A
KR20140043482A KR1020147004627A KR20147004627A KR20140043482A KR 20140043482 A KR20140043482 A KR 20140043482A KR 1020147004627 A KR1020147004627 A KR 1020147004627A KR 20147004627 A KR20147004627 A KR 20147004627A KR 20140043482 A KR20140043482 A KR 20140043482A
Authority
KR
South Korea
Prior art keywords
layer
conductive
circuit
dielectric layer
circuit board
Prior art date
Application number
KR1020147004627A
Other languages
English (en)
Inventor
찰스 렌달 마일스트롬
마조리에 카이 마이어스
존 패톤 가이거
Original Assignee
타이코 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이코 일렉트로닉스 코포레이션 filed Critical 타이코 일렉트로닉스 코포레이션
Publication of KR20140043482A publication Critical patent/KR20140043482A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/043—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a moving tool for milling or cutting the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Led Device Packages (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

회로 기판(102)은 소정의 회로 공통 영역들(160)에서 유전층(122) 및 유전층 상의 희생 범프들(123)을 포함한다. 도전성 시드층(124)이 유전층과 희생 범프들 상에 인쇄된다. 도전성 회로층은 도전성 시드층(124) 상에 도금된다. 회로 공통 영역들의 도전성 회로층과 도전성 시드층의 섹션들이 제거된다. 선택 사항으로, 회로 기판은 금속 기판(120)을 포함할 수 있고, 이때, 유전층이 금속 기판 상에 부착된다.

Description

회로 기판{CIRCUIT BOARD}
본 개시 내용은 일반적으로 회로 기판 및 회로 기판을 제조하는 방법에 관한 것이다.
현재, 고체 조명 시장에서는, 발광 다이오드(LED)가 금속 클래드(clad) 회로 기판 상에 장착되어 있다. 금속 클래드 회로 기판은 LED들의 적절한 열 확산 또는 열 흡수를 위한 고 전력 LED 솔루션에 유용하다. 금속 클래드 회로 기판은 다른 고 전력/고 열 응용 분야에도 사용될 수 있다.
금속 클래드 회로 기판은, 통상적으로, 모재인 알루미늄을 절연층 위에 있는 구리 트레이스(copper traces)로부터 분리하도록 전기적 절연성을 띄지만 다소의 열적 전도성을 띄는 층을 갖는 알루미늄 시트 등의 모재를 포함한다. 금속 클래드 회로 기판은, FR4 회로 기판 등의 유리 에폭시 물질로 제조된 통상적인 인쇄 회로 기판과 상당히 유사하게, 서브트랙티브 공정(subtractive process)에 의해 제조된다. 구리 시트는 절연층에 부착되고, 구리 시트를 에칭하여 필요로 하는 회로 트레이스들을 생성하게 된다. 이러한 공정을, 회로 기판에 부착된 구리 시트로부터 에칭이나 기계 가공을 통해 구리를 제거하여 회로 트레이스 형상을 달성하는 데 있어서, 서브트랙티브 공정이라 칭한다. 통상적으로, 솔더 마스크가 트레이스들 위에 위치한다.
서브트랙티브 공정에 의해 제조되는 회로 기판에도 단점이 존재한다. 예를 들어, 새로운 형상이나 회로가 필요할 때마다, 포토레지스트 에칭 판(photo-resist etch plate)을 생성할 필요가 있다. 이는 회로 형상이 가능해지기 전에 시간과 비용 투자를 필요로 한다.
상술한 문제점을 해결하여 비용 효과적이면서 신뢰성 있게 제조될 수 있는 금속 클래드 회로 기판이 필요하다. 열이 효과적으로 방산되는 금속 클래드 회로 기판이 필요하다.
해결책은 소정의 회로 공통 영역들에서 유전층과 유전층 상의 희생 범프들을 갖는 회로 기판을 제공하는 것이다. 도전성 시드층은 유전층과 희생 범프들 상에 인쇄된다. 도전성 회로층은 도전성 시드층 상에 도금된다. 회로 공통 영역들의 도전성 회로층과 도전성 시드층의 섹션들은 도금 후에 제거된다. 선택 사항으로, 회로 기판은 금속 기판을 포함할 수 있고, 이때, 유전층이 금속 기판 상에 부착된다.
이제, 본 발명을 첨부 도면을 참조하여 예를 들어 설명한다.
도 1은 예시적인 일 실시예에 따라 형성된 LED 조립체의 사시도이다.
도 2는 도 1에 도시한 LED 조립체를 위한 예시적인 실시예에 따라 형성된 금속 클래드 회로 기판의 단면도이다.
도 3은 금속 클래드 회로 기판의 단면도이다.
도 4는 금속 클래드 회로 기판의 다른 단면도이다.
도 5는 도전성 트레이스들을 금속 클래드 회로 기판에 부가하기 전의 금속 클래드 회로 기판의 상면도이다.
도 6은 도전성 트레이스들을 금속 클래드 회로 기판에 부가한 후의 금속 클래드 회로 기판의 상면도이다.
도 7은 회로 공통부 제거 공정 후의 금속 클래드 회로 기판의 상면도이다.
도 8은 금속 클래드 회로 기판의 제조자의 방법을 도시하는 흐름도이다.
일 실시예에서는, 소정의 회로 공통 영역들에서의 유전층과 유전층 상의 회생 범프들을 갖는 회로 기판을 제공한다. 도전성 시드층은 유전층과 희생 범프들 상에 인쇄된다. 도전성 회로층은 도전성 시드층 상에 도금된다. 회로 공통 영역들의 도전성 회로층과 도전성 시드층의 섹션들은 도금 후 제거된다. 선택 사항으로, 회로 기판은 금속 기판을 포함할 수 있고, 이때, 유전층이 금속 기판 상에 부착된다.
선택 사항으로, 희생 범프들은 유전층의 외면 위로 상승되어 회로 공통 영역들의 도전성 시드층과 도전성 회로층을 올린다. 도전성 시드층과 도전성 회로층은, 도전성 시드층과 도전성 회로층이 회로 기판을 따라 비평면(non-planar)으로 되도록 유전층으로부터 희생 범프들로 천이된다. 선택 사항으로, 희생 범프들은 회로 공통 영역들의 유전층에 부착되는 유전 물질을 포함한다. 회로 공통 영역들의 도전성 시드층과 도전성 회로층의 섹션들을 제거함과 함께 희생 범프들의 일부를 제거할 수 있다. 도전성 시드층과 도전성 회로층은 도전성 트레이스들을 정의(define)하고, 회로 공통 영역들의 도전성 트레이스들의 섹션들을 제거하여 회로 공통 영역들에서 전기적 불연속부를 생성할 수 있다. 불연속부는, 도전성 시드층과 도전성 회로층의 섹션들이 제거된 후에 남아 있는 도전성 시드층과 도전성 회로층의 나머지 섹션들 사이에서 정의된다. 희생 범프들의 적어도 일부는 회로 공통 영역들에서 유전층과 불연속부 사이에서 온전한 상태(intact)로 유지될 수 있다.
다른 일 실시예에서는, 금속 기판을 갖는 회로 기판을 제공한다. 유전층은 금속 기판에 부착되고, 외면을 갖는다. 희생 범프들은, 희생 범프를 둘러싸는 영역의 유전층의 외면보다 상승된 외면들을 갖는 소정의 회로 공통 영역들에서 유전층 상에 제공된다. 도전성 시드층은 유전층의 외면 상에 인쇄되고 희생 범프들의 외면 상에 인쇄된다. 도전성 회로층은 도전성 시드층 상에 도금된다. 희생 범프들의 외면 상의 도전성 시드층과 도전성 회로층은 유전층의 외면 상의 도전성 시드층과 도전성 회로층보다 위로 상승되어 있다. 희생 범프들 상의 도전성 시드층과 도전성 회로층의 섹션들은 제거되도록 구성된다.
추가 실시예에서는, 회로 기판을 제조하는 방법을 제공한다. 이 방법은, 금속 기판을 제공하는 단계 및 유전층을 유전층 상의 금속 기판과 희생 범프들에 부착하는 단계를 포함한다. 또한, 이 방법은 유전층과 희생 범프들 상에 도전성 시드층을 인쇄하는 단계 및 도전성 회로층을 도전성 시드층 상에 도금하는 단계를 포함한다. 이 방법은 회로 공통부 제거 공정 동안 도전성 시드층의 섹션들과 도전성 회로층의 섹션들을 제거하는 단계를 포함한다.
도 1은 예시적인 일 실시예에 따라 형성된 LED 조립체(100)의 사시도이다. LED 조립체(100)는, 금속 클래드 회로 기판(102)의 상면(106)에 장착된 복수의 LED(104)를 갖는 금속 클래드 회로 기판(102)을 포함한다. 금속 클래드 회로 기판(102)의 하면(108)은 히트 싱크(110)에 장착된다. 금속 클래드 회로 기판(102)은 LED 조립체(100)와는 다른 응용 분야에서 사용될 수 있다. 예를 들어, 금속 클래드 회로 기판(102)은 전력 장치, 안테나, 또는 다른 응용 분야의 일부로서 사용될 수 있다. 또한, 본 명세서에서 설명하는 회로 기판을 제조하는 실시예들과 방법들은, 유리 에폭시 기판이나 유연한 막 기판을 갖는 회로 기판 등의, 금속 클래드 회로 기판과는 다른 유형의 회로 기판에 사용될 수 있다. 이러한 회로 기판은 금속 기판을 포함하지 않는다.
전력 커넥터(112)는 LED 조립체(100)에 전기적으로 연결되어 LED 조립체(100)에 전력을 공급하도록 구성된다. 금속 클래드 회로 기판(102)은 금속 클래드 회로 기판(102)의 에지에 인접해 있는 복수의 전력 패드(114)를 포함한다. 전력 커넥터(112)는, 전력 커넥터(112)가 전력 패드들(114)과 체결하도록 금속 클래드 회로 기판(102)에 결합된다. 전력은 전력 패드들(114)을 통해 금속 클래드 회로 기판(102)에 공급된다.
금속 클래드 회로 기판(102)은, 금속 클래드 회로 기판(102)에 장착된 LED들(104) 등의 부품들을 냉각하도록 히트 싱크(110)에 열을 전달하는 금속 기판을 포함한다. 금속 클래드 회로 기판(102)의 금속 기판은, 유리 에폭시 또는 FR4 물질로 제조된 회로 기판 등의 다른 유형의 회로 기판들보다 양호한 열 전달을 제공한다. 금속 클래드 회로 기판(102)의 금속 기판은 다른 유형의 회로 기판들과는 달리 쉽게 손상되지 않는 기계적으로 강건한 기판을 제공한다. 금속 클래드 회로 기판(102)은 LED들(104)에 대하여 저 작동 온도를 제공하고, LED들(104)로부터의 열을 방산하도록 증가된 열 효율을 갖는다. 금속 클래드 회로 기판(102)은 고 내구성을 갖고, 추가 열 전달층의 필요성을 제한함으로써 감소된 크기를 가질 수도 있다.
금속 클래드 회로 기판(102)은 특정 응용 분야에 따라 다양한 형상 또는 크기를 가질 수 있다. 예시한 실시예에서, 금속 클래드 회로 기판(102)의 형상은 긴(elongated) 직사각형이다. LED들(104)은 상면(106)을 따라 일렬로 배치된다. 대체 실시예들에서는 LED들(104)의 대체 구성도 가능하다. 특정한 응용 분야와 소망하는 조명 효과에 따라 상면(106) 상에 임의의 개수의 LED들(104)을 제공할 수 있다. 금속 클래드 회로 기판(102)의 형상은 대체 실시예에서 대략 원형일 수도 있다. LED 조립체(100)는 금속 클래드 회로 기판(102)의 상면(106) 상에 다른 전자 부품들을 포함할 수 있다. 예를 들어, LED 조립체(100)는 상면(106) 상에 커패시터, 저항기, 센서 등의 다른 전자 부품들을 포함할 수 있다.
도 2는 예시적인 일 실시예에 따라 형성된 금속 클래드 회로 기판(102)의 단면도이다. 금속 클래드 회로 기판(102)은, 금속 기판(120), 금속 기판(120)에 부착된 유전층(122), 유전층(122) 상의 희생 범프(123), 유전층(122)과 희생 범프(123) 상에 인쇄된 도전성 시드층(124), 도전성 시드층(124) 상에 도금된 도전성 회로층(126), 및 도전성 회로층(126) 위에 부착된 (도 3에 도시한) 솔더 마스크층(128)을 포함한다. 이러한 서로 다른 층들은 서로 다른 특징들을 갖는 것으로서 정의된다. 서로 다른 층들은 서로 다른 물질로 형성될 수 있다. 서로 다른 층들은 다른 층 상에 퇴적될 수 있다. 금속 클래드 회로 기판(102)은, 대체 실시예들에서, 전술한 층들 사이에 산재될 수 있는 다른 층들을 가질 수도 있다. 하나의 층은 다른 하나의 층에 대하여 퇴적, 그 다른 하나의 층의 표면 상에 부착, 그 다른 하나의 층에 부착, 그 다른 하나의 층의 위에 부착된다고 할 수 있으며, 이러한 하나의 층과 그 다른 하나의 층 사이에 다른 층들이 산재될 수 있다. 하나의 층은, 이러한 하나의 층이 다른 하나의 층과 직접 체결되며 이들 사이에 다른 어떠한 층도 산재되지 않는 경우에, 그 다른 하나의 층 상에 직접 퇴적, 그 다른 하나의 층 상에 직접 부착, 그 다른 하나의 층에 직접 부착, 그 다른 하나의 층 위에 직접 부착된다고 할 수 있다. 금속 클래드 회로 기판(102)은, 대체 실시예들에서, 더욱 적은 개수의 층들로 제조될 수도 있다.
금속 기판(120)은 금속 클래드 회로 기판(102)의 하면(108)에 제공된다. 금속 기판(120)은 제1 면(130)과 제2 면(132) 사이에서 연장된다. 제1 면(130)은 (도 1에 도시한) 히트 싱크(110)에 장착되도록 구성된다. 선택 사항으로, 열적 계면 물질(도시하지 않음)을 히트 싱크(110)와 인터페이싱하도록 제1 면(130)에 부착할 수도 있다. 유전층(122)은 제2 면(132)에 부착된다. 금속 기판(120)은 제1 및 제2 면들(130, 132) 사이에서 측정되는 두께(134)를 갖는다.
금속 기판(120)은, 알루미늄 물질, 구리 물질 등의 열 효율이 높은 물질로 제조된다. 금속 기판(120)은 (도 1에 도시한) LED들(104) 등의 금속 클래드 회로 기판(102)에 장착된 부품들로부터의 열을 효율적으로 전달한다. 두께(134)는 상면(106)과 하면(108) 사이에서 측정되는 금속 클래드 회로 기판(102)의 총 두께의 절반 이상일 수 있다. 두꺼운 금속 기판(120)을 구비함으로써, 금속 클래드 회로 기판(102)에 강건성과 경직성을 제공하게 된다.
유전층(122)은 금속 기판(120)과 도전성 시드층(124) 사이에 위치한다. 유전층(122)은 금속 기판(120)을 도전성 시드층(124)으로부터 전기적으로 분리한다. 유전층(122)은 금속 기판(120)에 유효 열 전달이 발생할 수 있도록 저 열적 저항을 갖는다. 유전층(122)에 사용되는 물질의 유형뿐만 아니라 유전층(122)의 두께도 유전층(122)의 열적 저항성 또는 열 전도성에 영향을 끼칠 수 있다. 유전층(122)은 유전층(122)을 통해 금속 기판(120)으로의 적절한 열 전달이 가능하도록 비교적 얇다.
유전층(122)은, 금속 기판(120)과 도전성 시드층(124) 및/또는 도전성 회로층(124) 간의 전기적 분리를 유지하도록 적절한 유전성을 유지할 필요가 있다. 예를 들어, 유전층(122)은 2500볼트 등의 소정의 전압 레벨을 견디도록 정격화될 필요가 있을 수 있다. 유전층(122)에 사용되는 물질의 유형과 유전층(122)의 두께가 유전층(122)의 유효성과 유전성에 영향을 끼칠 수 있다. 다양한 실시예들에서는 유전 물질들의 서로 다른 유형들을 사용할 수도 있다. 예시적인 일 실시예에서, 유전층(122)은 폴리머 입자들로 제조된다. 선택 사항으로, 유전층(122)은 유전층(122)의 열 효율 등의 유전층(122)의 성질을 변경하도록 필러들, 또는 폴리머들과 혼합된 다른 입자들을 포함할 수 있다. 예를 들어, 알루미나(aluminar) 또는 질화붕소(boron nitride) 입자들 등의 입자들을 폴리머 입자들에 첨가하여 유전층(122)이 더욱 열 전도성을 띄게 할 수 있다. 필러들의 다른 유형들을 혼합물에 첨가하여 유전층(122)의 다른 특징들을 변경할 수 있다.
유전층(122)은 서로 다른 공정들을 이용하여 금속 기판(120)에 부착될 수 있다. 예시적인 일 실시예에서, 유전층(122)은 금속 기판(120)에 분말형으로 코팅된다. 유전층(122)은, 금속 기판(120) 상으로 압축 성형될 수 있는, 또는 정전기적 분말 코팅되고 리플로우되는 등의 다른 코팅 기술들 또는 다른 기술들을 이용하여, 필러들과 폴리머의 혼합물로 이루어지는 미세 분말 입자들을 포함한다. 서로 다른 유형의 필러들을 사용하여 유전층(122)의 특징을 변경할 수 있다.
대체 실시예에서, 유전층(122)은 금속 기판(120)에 부착된 에폭시일 수 있다. 예를 들어, 유전층(122)은, 실리콘 코팅된 폴리에스테르 막 상으로 확산되는, 폴리머, 필러, 용매의 혼합물을 갖는 액체 현탁액을 포함할 수 있고, 이러한 액체 현탁액은 중간 정도로 부분적으로 경화된 후 금속 기판(120)으로 전달된다. 이어서, 혼합물은 금속 기판(120)에 압축 성형된다. 액체 현탁액은, 경화되면, 금속 기판(120)과의 양호한 접촉을 위해 균일한 표면을 가질 수 있다. 다른 대체 실시예에서, 유전층(122)은 금속 기판(120)에 부착되는 폴리에스테르 막 등의 막을 포함할 수도 있다.
희생 범프(123)는 유전층(122) 상에 제공된다. 희생 범프(123)는 금속 클래드 회로 기판(102)의 회로 공통 영역에 제공된다. 예시적인 일 실시예에서, 추후에 희생 범프(123)의 적어도 일부를 제거하여, 도전성 회로층(126)을 생성하기 위해 존재하는, 회로 공통 영역들에서 생성되는 쇼트(shorts)를 제거한다. 예시적인 일 실시예에서, 희생 범프(123)는 유전층(122)으로부터 별도로 제공되며, 이러한 유전층에 부착된다. 예를 들어, 희생 범프(123)는, 유전층(122)이 금속 기판(120)에 결합되어 경화된 후에 부착된다. 희생 범프(123)는 유전층(122)의 물질과는 다른 물질로 제조될 수 있다. 예시적인 일 실시예에서, 희생 범프(123)는 폴리머 물질 등의 유전 물질로 제조된다. 희생 범프(123)는 에폭시 물질일 수 있다. 대안으로, 희생 범프(123)는 다른 적절한 물질로 제조될 수도 있다.
희생 범프(123)는 금속 클래드 회로 기판(102)의 회로 공통 영역 내에 배치된다. 회로 공통 영역들의 개수에 따라, 금속 클래드 회로 기판(102) 상에 임의의 개수의 희생 범프(123)를 사용할 수 있다. 희생 범프(123)는 유전층(122)의 외면(136) 위로 상승된다. 예시적인 일 실시예에서, 희생 범프(123)는 휘어진 외면(138)을 포함한다. 외면(138)은 매우 평평한 상태(plateaued)로 될 수 있으며, 평평한 상부를 갖는다. 대안으로, 외면(138)은 돔 형인 마운드 형(mound shape)을 가질 수도 있다. 희생 범프(123)는, 희생 범프(123)의 중심일 수 있거나 중심 근처일 수 있는 희생 범프(123)의 가장 두꺼운 부분에서 측정되는 두께(140)를 갖는다. 두께(140)는 유전층(122)에 추가 두께를 제공한다. 더욱 상세히 후술하는 바와 같이, 제거 공정 동안 희생 범프(123)의 일부를 제거할 수 있다. 희생 범프(123)는 유전층(122)을 전혀 제거하지 않고서 제거된다. 희생 범프(123)는 유전층(122)의 무결성(integrity)을 유지하도록 제거 공정 동안 희생된다.
예시적인 일 실시예에서, 희생 범프(123)는, 패드 인쇄, 잉크젯 인쇄, 또는 실크 스크린 인쇄 등으로 희생 범프(123)의 물질을 유전층(122) 상에 인쇄함으로써, 유전층(122)에 부착된다. 대안으로, 희생 범프(123)는, 시린지(syringe) 또는 다른 장치를 사용하여 유전층(122) 상에 물질의 드롭(drop) 또는 비드(bead)를 부착하는 다른 공정에 의해 부착될 수 있다.
도전성 시드층(124)은 유전층(122)과 희생 범프(123)에 부착된다. 예를 들어, 도전성 시드층(124)은 유전층(122)의 외면(136)과 희생 범프(123)의 외면(138) 상에 제공된다. 도전성 시드층(124)은 유전층(122)의 평면으로부터 희생 범프(123)의 방사상 면이나 곡면으로 천이된다. 희생 범프(123) 상의 도전성 시드층(124)의 일부는 유전층(122) 상의 도전성 시드층(124)의 나머지 부분들과 비평면(non-planar)이다. 희생 범프(123) 상의 도전성 시드층(124)의 일부는 유전층(122) 상의 도전성 시드층(124)의 나머지 부분들보다 상승된다. 희생 범프(123)는 회로 공통 영역들에서 도전성 시드층(124)과 유전층(122) 사이에 제공된다.
도전성 시드층(124)은 유전층(122)과 희생 범프(123) 상에 인쇄되는 도전성 잉크를 포함할 수 있다. 선택 사항으로, 도전성 잉크는 실버 잉크일 수 있다. 도전성 시드층(124)은 접착 촉진제 등의 첨가제를 포함할 수 있다. 예시적인 일 실시예에서, 도전성 잉크는 잉크젯 인쇄, 패드 인쇄, 또는 스크린 인쇄를 이용하여 유전층(122)과 희생 범프(123) 상에 인쇄된다. 대체 실시예들에서는, 다른 공정들을 이용하여 도전성 잉크를 유전층(122)과 희생 범프(123) 상에 부착할 수 있다.
도전성 시드층(124)은 금속 클래드 회로 기판(102) 상에 베이스 도전성 트레이스들을 형성한다. 일단 베이스 도전성 트레이스들이 부착되었다면, 베이스 도전성 트레이스들은 구리 또는 다른 도전성 물질로 과도금(overplate)되어, 도전성 회로층(126)을 생성하게 된다. 구리는 빠르게 퇴적할 수 있다. 도전성 회로층(126)의 두께는 적절한 전류 전달 능력을 달성하도록 제어될 수 있다. 베이스 도전성 트레이스들은 환경 보호 및 솔더링 가능한 면을 제공하도록 주석 등의 다른 원소들로 과도금될 수도 있다. 도금 공정 동안 주석을 부착하여 도전성 회로층(126)의 일부를 생성할 수 있다. 도전성 시드층(124)과 도전성 회로층(126)은 금속 클래드 회로 기판(102)의 도전성 트레이스들을 함께 정의한다.
예시적인 일 실시예에서, 도전성 회로층(126)은, 도전성 회로층(126)을 형성하도록 도전성 시드층(124)에 의해 정의된 베이스 도전성 트레이스들에 전기 도금된다. 도전성 회로층(126)은 도전성 시드층(124)보다 훨씬 높은 전류 전달 능력을 갖고, 이는 금속 클래드 회로 기판(102)의 전류 전달 능력을 증가시킨다. 예를 들어, 도전성 시드층(124)은 도전성 회로층(126)의 전기 도금이 가능할 정도로 충분한 전류 전달 능력을 갖는다. 도전성 시드층(124)에 전기 도금되는 도전성 회로층(126)은, (도 1에 도시한) LED들(104)에 전력을 공급하는 등의 특정한 응용 분야를 위해 충분한 전류 전달 능력을 갖는다.
예시적인 일 실시예에서는, 전기 도금을 달성하도록, 모든 도전성 트레이스들을 하나의 회로의 일부로서 공통화할 필요가 있다. 도전성 시드층(124)은 이러한 회로를 정의하고, 이어서 전기 도금되어 도전성 회로층(126)을 형성하게 된다. 금속 클래드 회로 기판(102)의 도전성 트레이스들에 있어서 (도 3에 도시한) 불연속부(144)를 생성하도록, 전기 도금 과정 후에는 회로 공통 영역들에서 회로 공통부(circuit commons; 142)라 칭하는 소정의 영역들을 제거할 필요가 있다. 불연속부는 금속 클래드 회로 기판(102) 상에서 회로들이 개별적으로 정의될 수 있게 한다. 회로 공통부는, 밀링 공정, 레이저 제거 공정, 화학적 제거 공정, 전기 기계 가공 공정 등에 의해 제거될 수 있다.
도 3은 회로 공통부 제거 공정 후의 금속 클래드 회로 기판(102)의 단면도이다. (도 2에 도시한) 각 회로 공통부(142)의 제거 후에, 회로 공통부(142) 아래의 희생 범프(123)의 일부가 제거된다. 예시적인 일 실시예에서는, 희생 범프(123)의 전체보다 작은 부분이, 불연속부(144)와 유전층(122) 사이에 희생 범프(123)의 나머지 부분(146)이 남아 있도록 제거된다.
예시적인 일 실시예에서, 회로 공통부(142)를 형성하는 도전성 트레이스들은, 예를 들어 플라너(planar) 또는 그라인더를 사용하여 희생 범프(123)에서의 도전성 시드층(124)과 도전성 회로층(126)이 제거되는 밀링 공정에 의해 제거된다. 희생 범프(123)의 일부는 또한 밀링 공정 동안 제거될 수도 있다. 불연속부(144)는 제1 트레이스 단부(148)와 제2 트레이스 단부(150) 사이에서 연장된다. 유전층(122)은 밀링 공정 동안 온전하고도 미접촉 상태로 유지된다. 희생 범프(123)의 (도 2에 도시한) 두께(140)는 제거 방법에 기초하여 선택될 수 있다. 예를 들어, 희생 범프(123)의 두께(140)는, 도전성 시드층(124)과 도전성 회로층(126)의 다른 부분들을 제거하지 않고서 회로 공통부(142)를 제거할 수 있도록 도전성 시드층(124)과 도전성 회로층(126)의 결합 두께보다 클 수 있다. 두께(140)는, 회로 공통 영역의 외부에 있고 기능적 회로(functional circuit)를 형성하는, 유전층(122), 도전성 시드층(124), 및 도전성 회로층(126)이 손상되지 않음을 보장하도록 밀링 기계의 허용 오차에 의존할 수 있다.
솔더 마스크층(128)은 도전성 회로층(126) 위에 선택적으로 부착되어 도전성 회로층(126)을 예를 들어 부식으로부터 보호한다. 도전성 회로층(126)의 일부는 도전성 회로층(126)에 대한 부품들의 솔더링이 가능하도록 솔더 마스크층(128)을 통해 노출된다. 예시적인 일 실시예에서, 솔더 마스크층(128)은 패드 인쇄 공정 등의 인쇄 공정을 이용하여 금속 클래드 회로 기판(102)에 부착된다. 대안으로, 솔더 마스크층(128)은, 잉크젯 인쇄 공정 등의 다른 공정들 또는 솔더 마스크층(128)을 부착하기 위한 다른 공정들을 이용하여 부착될 수도 있다. 솔더 마스크층(128)은 회로 공통부 제거 공정 후에 부착된다. 선택 사항으로, 금속 클래드 회로 기판(102)은 솔더 마스크층(128) 없이 제공될 수도 있다.
도 4는 대체 회로 공통부 제거 공정 후의 금속 클래드 회로 기판(102)의 단면도이다. (도 2에 도시한) 각 회로 공통부(142)의 제거 동안, 회로 공통부(142) 아래의 희생 범프(123)의 일부가 제거된다. 예시적인 일 실시예에서는, 희생 범프(123)의 전체보다 작은 부분이, 도전성 트레이스의 불연속부(154)와 유전층(122) 사이에 희생 범프(123)의 나머지 부분(152)이 남아 있도록 제거된다.
예시적인 일 실시예에서, 회로 공통부(142)를 형성하는 도전성 트레이스들은, 희생 범프(123)에서의 도전성 시드층(124)과 도전성 회로층(126)이 제거되는 레이저 절단 공정에 의해 제거된다. 희생 범프(123)의 일부도 레이저 절단 공정 동안 제거될 수 있다. 불연속부(154)는 제1 트레이스 단부(156)와 제2 트레이스 단부(158) 사이에서 연장된다. 유전층(122)은 유전층(122)이 기능적으로 유지되도록 절단 또는 제거 공정 동안 온전하고도 미접촉 상태로 유지된다. 희생 범프(123)의 두께(140)는 제거 방법에 기초하여 선택될 수 있다. 예를 들어, 희생 범프(123)의 두께(140)는, 레이저가 유전층(122)을 절단하지 않고서 회로 공통부(142)를 완전히 절단하여 회로 공통부(142) 아래의 희생 범프(123)를 부분적으로 절단할 수 있을 정도로 충분히 두꺼울 수 있다. 두께(140)는 유전층(122)이 손상되지 않음을 보장하도록 레이저 절단 기계의 허용오차에 의존할 수 있다.
도 5는 도전성 트레이스들을 금속 클래드 회로 기판(102)에 부가하기 전의 금속 클래드 회로 기판(102)의 상면도이다. 희생 범프들(123)은 소망하는 최종 회로 구성에 기초하여 소정의 영역에서 유전층(122)에 부가된다. 희생 범프들(123)은 유전층(122)으로부터 연장되며, 유전층(122)으로부터 상승된다. 희생 범프들(123)은 특정한 응용 분야와 최종 회로 구성에 따라 임의의 크기나 형상을 가질 수 있다. 최종 회로 구성에 따라 임의의 개수의 희생 범프들(123)을 제공할 수 있다.
도 6은 도전성 트레이스들을 금속 클래드 회로 기판(102)에 부가한 후의 금속 클래드 회로 기판(102)의 상면도이다. 도전성 트레이스들은, 도전성 트레이스들을 함께 정의하는 (도 2에 도시한) 도전성 시드층(124)과 도전성 회로층(126)을 부착함으로써, 부가된다. 도전성 트레이스들의 구성은, 금속 클래드 회로 기판(102) 상의 (도 1에 도시한) LED들(104) 등의 전기 부품들의 위치 설정과 개수 및 특정한 응용 분야에 기초한다.
도전성 트레이스들은 회로 공통 영역들(160)에서 회로 공통부들(142)을 갖는다. 회로 공통부들(142)은, 도전성 회로층(126)이 도전성 시드층(124)에 전기 도금될 수 있도록 모든 도전성 트레이스들을 도통시키는 도전성 트레이스들의 일부들이다. 회로 공통부들(142)을 제거하여 금속 클래드 회로 기판(102)의 다양한 회로들을 전기적으로 분리할 필요가 있다. 희생 범프들(123)은 회로 공통 영역들(160)에 배치되고, 회로 공통부들(142)은 희생 범프들(123)을 따라 경로 설정된다. 예시적인 일 실시예에서, 희생 범프들(123)은 유연하며, 인쇄 공정 동안, 예를 들어, 인쇄 패드를 금속 클래드 회로 기판(102) 상으로 가압하여 도전성 시드층(124)의 도전성 잉크를 퇴적하는 패드 인쇄 공정 동안 압축되거나 편향될 수 있다. 인쇄 공정은 평평한 유전층(122)으로부터 희생 범프들(123)로의 천이를 따라 시드층을 부착하도록 토포그래피(topography)를 따른다. 이러한 편향은, 인쇄 패드와의 적절한 접촉 및 희생 범프(123) 상의 도전성 잉크의 퇴적을 보장한다. 회로 공통부 제거 공정 동안, 회로 공통 영역들(160)의 회로 공통부들(142)의 섹션들(예를 들어, 도전성 시드층(124)의 섹션들과 도전성 회로층(126)의 섹션들)을 제거하여, 기능적 회로를 형성하는 도전성 회로층(126)을 남겨 둔다.
도 7은 회로 공통부 제거 공정 후의 금속 클래드 회로 기판(102)의 상면도이다. 회로 공통부 제거 공정 후에, 도전성 트레이스들 중 적어도 일부가 서로 분리된다. 예를 들어, 부품 장착 영역(162)에는, 캐소드(164), 애노드(166), 및 한 쌍의 히트 싱크들(168)이 제공되며 서로 분리된다. 회로 공통부 제거 공정 전에, 캐소드(164), 애노드(166), 및 한 쌍의 히트 싱크들(168)은 모두 공통 회로의 일부이다. 회로 공통부 제거 공정 후에, 캐소드(164), 애노드(166), 및 한 쌍의 히트 싱크들(168)은 모두 서로 전기적으로 분리된다. 다수의 부품 장착 영역들(162)을 제공할 수도 있다. 부품 장착 영역들(162)은 회로 구성에 따라 직렬로 또는 병렬로 배열될 수 있다. 부품 장착 영역들(162)은 대체 실시예들에서 다른 유형의 패드들을 포함할 수도 있다.
(도 4에 도시한) LED들(104) 중 하나는 부품 장착 영역(162)에서 금속 클래드 회로 기판(102)에 장착될 수 있다. LED(104)는, LED(104)에 전력을 공급하기 위해 캐소드(164)와 애노드(166)에 솔더링되고 LED(104)로부터의 열을 방산하기 위해 히트 싱크들(168)에 솔더링되도록 구성된 복수의 장착 패드(도시하지 않음)를 포함한다. (도 3에 도시한) 솔더 마스크층(128)이 금속 클래드 회로 기판(102)에 부착되는 솔더 마스크 공정 후에, 캐소드(164), 애노드(166), 및 히트 싱크들(168)은, LED가 캐소드(164), 애노드(166), 및 히트 싱크들(168)에 솔더링될 수 있도록 노출 상태로 유지된다.
도 8은 도 1과 도 2에 도시한 금속 클래드 회로 기판(102) 등의 금속 클래드 회로 기판을 제조하는 방법을 도시하는 흐름도이다. 이 방법은 기판을 제공하는 단계(200)를 포함한다. 기판은 금속 기판일 수 있고 또는 다른 유형의 기판일 수 있다. 금속 기판은 알루미늄 패널로부터 소정의 크기로 절단될 수 있다. 기판은 다른 방식으로 및/또는 다른 물질로 제조될 수 있다.
이 방법은 유전층을 금속 기판에 부착하는 단계(202)를 포함한다. 유전층은, 분말 혼합물을 금속 기판의 표면에 분말 코팅함으로써 금속 기판에 부착될 수 있다. 분말 혼합물은 분말 코팅 등의 다른 코팅 기술, 리플로우(reflowing), 또는 다른 기술에 의해 금속 기판에 압축 성형되거나 부착될 수 있다. 예시적인 일 실시예에서, 금속 기판은 베이스와 금속 기판에 실리콘 코팅된 폴리에스테르 시트가 있는 그 베이스를 갖는 장치 내에 유지될 수 있다. 단단하지 않은 분말 혼합물을 금속 기판 상으로 붓고 다른 실리콘 코팅된 폴리에스테르 막을 분말 혼합물 위에 둘 수 있다. 유전 물질을 기판에 부착하도록 정전기 스프레이 또는 다른 수단을 이용하여 분말 혼합물을 부착할 수 있다. 강한 힘으로 스틸 판을 조립체 상으로 가압하여 유전층을 금속 기판에 부착할 수 있다. 열과 압력을 이용하여 샘플을 금속 기판에 고온 가압하여 유전층을 금속 기판에 결합할 수 있다. 유전층을 금속 기판에 부착한 후에 막들을 가압된 샘플로부터 제거할 수 있다. 다른 유형의 장치를 이용하여 샘플을 형성할 수 있다. 예를 들어, 드로 다운 코터(draw down coater) 또는 슬롯 다이 코터(slot die coater)를 이용하여 샘플을 생성할 수 있다. 코터와는 다른 유형의 장치를 이용하여 샘플을 생성할 수도 있다.
대체 실시예에서, 유전층은, 금속 기판에 경화되어 부착되는 액체 현탁액 코팅을 형성함으로써 형성될 수도 있다. 예를 들어, 폴리에스테르 막은 닥터 블레이드 코터의 베드(bed) 상에 위치할 수 있다. 폴리머, 필러, 및 용매로부터 제조되는 에폭시 비드는 블레이드 앞에서 그 막 상에 확산된다. 에폭시는 블레이드에 의해 그 막에 걸쳐 확산되어 샘플을 생성하게 된다. 샘플은 오븐에서 중간 경화 정도로 또는 부분 경화 정도로 경화된다. 중간 경화된 샘플을 크기에 맞춰 절단하여 금속 기판과 접촉하도록 배치할 수 있다. 열과 압력을 이용하여 샘플을 금속 기판에 고온 가압하여 유전층을 금속 기판에 결합할 수 있다.
이 방법은 유전층 상에 희생 범프들을 제공하는 단계(204)를 포함한다. 희생 범프들은, 특정한 회로 구성에 따라 금속 클래드 회로 기판 상의 다양한 위치에 있는 회로 공통 영역들에 제공된다. 희생 범프들은, 패드 인쇄 공정, 잉크젯 인쇄 공정, 스크린 인쇄 공정 등의 인쇄 공정에 의해 부착될 수 있다. 대안으로, 희생 범프들은, 시린지(syringe) 또는 다른 퇴적 장치를 사용하여 유전층 상에 물질의 드롭 또는 비드를 부착하는 등의 대체 방법을 이용하여 부착될 수 있다.
다른 대체 실시예들에서, 희생 범프들은, 유전층을 부착하는 동일한 단계(202)와 동시에 이러한 단계의 일부로서 동시에 제공될 수 있다. 예를 들어, 유전층과 희생 범프들은 금속 기판에 동시에 부착되는 공통 금형(mold)의 일부로서 형성될 수 있다. 유전층과 희생 범프들은 고온 가압 공정 동안 미리 성형되고 부착될 수 있다. 대안으로, 유전층과 희생 범프들은, 예를 들어, 분말 혼합물을 금속 기판 상에 확산하고 그 혼합물을 금속 기판 상에 가압하여 유전층과 희생 범프들을 형성함으로써, 공통 가압 동작 동안 금속 기판 상에 함께 형성될 수 있다.
이 방법은 유전층 상에 도전성 시드층을 인쇄하는 단계(206)를 포함한다. 도전성 시드층은 유전층 상에 인쇄되는 도전성 잉크를 포함한다. 도전성 잉크는 일 실시예에서 잉크젯 프린터를 사용하여 인쇄될 수 있다. 다른 일 실시예에서, 도전성 잉크는 패드 인쇄 공정 또는 스크린 인쇄 공정을 이용하여 유전층 상에 인쇄될 수 있다. 도전성 시드층은 유전층 상의 베이스 도전성 트레이스들을 정의한다. 도전성 시드층은 대체 실시예들에서 인쇄와는 다른 공정들에 의해 유전층에 부착될 수 있다.
예시적인 일 실시예에서는, 베이스 도전성 트레이스들의 도전성을 향상시키도록, 도전성 회로층을 도전성 시드층 상에 도금할 수 있다(단계 208). 예시적인 일 실시예에서, 도전성 회로층은 전기 도금 공정을 이용하여 도전성 시드층 상에 도금된다. 대체 실시예들에서는, 다른 도금 공정들을 이용하여 도전성 회로층을 도전성 시드층에 부착할 수 있다. 다른 대체 실시예들에서는, 도전성 시드층을 인쇄하지 않고 도전성 회로층을 유전층에 부가할 수 있다.
도전성 회로층은 도전성 트레이스들의 전류 전달 능력을 증가시킨다. 도전성 회로층은, 환경 보호 및 도전성 트레이스들을 위한 솔더링 가능한 표면 등의 다른 특징들 또는 이점들을 제공할 수 있다. 일단 도금되면, 도전성 회로층과 도전성 시드층은 도전성 트레이스들을 정의한다. 전기 도금 공정으로 인해, 먼저 도금되면, 도전성 트레이스들은 금속 클래드 회로 기판의 회로들의 각각을 공통화하는 회로 공통부들을 갖게 된다.
이 방법은, 회로 공통부 제거 공정 동안 도전성 시드층의 섹션들과 도전성 회로층의 섹션들을 제거하는 단계(210)를 포함한다. 이러한 섹션들을 제거함으로써, 회로 공통 영역에 전기적 불연속부를 생성하게 된다. 다양한 회로들은 더 이상 전기적으로 공통화되지 않는다. 희생 범프들의 일부들은 회로 공통부 제거 공정 동안 제거될 수 있다.
도전성 시드층의 섹션들과 도전성 회로층의 섹션들은 밀링 공정에 의해 제거될 수 있다. 대안으로, 도전성 시드층의 섹션들과 도전성 회로층의 섹션들은, 레이저 절단 공정, 화학적 에칭 공정, 전기 기계 가공 공정 등의 다른 공정에 의해 제거될 수도 있다. 불연속부와 유전층 사이의 영역에서의 희생 범프의 적어도 일부는 온전한 상태로 유지된다. 유전층은 제거 공정 동안 온전하고 및/또는 미접촉 상태로 유지된다.
이 방법은 도전성 트레이스들 위에 솔더 마스크를 부착하는 단계(212)를 포함한다. 솔더 마스크는, 예를 들어, 도전성 트레이스들을 환경으로부터 보호하도록 도전성 트레이스들의 일부들 위에 선택적으로 부착될 수 있다. 솔더 마스크는 솔더를 적절한 영역들에 위치시킴으로써 솔더 공정의 품질을 제어한다. 도전성 트레이스들의 일부들은, 전기 부품들을 도전성 트레이스들에 솔더링할 수 있도록 솔더 마스크에 의해 노출될 수 있다. 예를 들어, LED들 또는 다른 전기 부품들을 도전성 트레이스들에 솔더링할 수 있다. 솔더 마스크는 패드 인쇄 공정 등의 인쇄 공정 또는 다른 응용 공정을 이용하여 부착될 수 있다.
LED 등의 전기 부품들 또는 다른 전기 부품들은 도전성 회로층의 도전성 트레이스들에 장착된다(단계 214). 전기 부품들은 전기 부품들을 도전성 트레이스들에 솔더링함으로써 장착될 수 있다. 솔더 마스크는 원하지 않는 영역에서의 솔더링을 방지하고, 솔더가 솔더링 영역으로부터 흐르는 것을 방지한다.
선택 사항으로, 많은 금속 클래드 회로 기판들은 패널의 일부로서 한번에 제조될 수도 있다. 방법은 개별적인 금속 클래드 회로 기판들을 서로 분리하는 단계를 포함할 수 있다. 예를 들어, 금속 클래드 회로 기판들은 다른 금속 클래드 회로 기판들로부터 경로 설정하거나 금을 그어 절단할 수 있다.

Claims (9)

  1. 회로 기판(102)으로서,
    유전층(122)과,
    소정의 회로 공통 영역들(160)에서의 상기 유전층 상의 희생 범프들(123)과,
    상기 유전층과 상기 희생 범프들 상에 인쇄된 도전성 시드층(124)과,
    상기 도전성 시드층 상에 도금된 도전성 회로층(126)을 포함하고,
    상기 회로 공통 영역들의 상기 도전성 회로층과 상기 도전성 시드층의 섹션들이 제거된, 회로 기판(102).
  2. 제1항에 있어서, 금속 기판(120)을 더 포함하고, 상기 유전층(122)이 상기 금속 기판에 부착된, 회로 기판(102).
  3. 제1항에 있어서, 상기 희생 범프들(123)은 상기 유전층(122)의 외면(138) 위로 상승되어 상기 회로 공통 영역들(160)의 도전성 시드층(124)과 도전성 회로층(126)을 올리는, 회로 기판(102).
  4. 제1항에 있어서, 상기 희생 범프들(123)의 일부는 상기 회로 공통 영역들(160)의 도전성 회로층(126)과 도전성 시드층(124)의 섹션들이 제거됨에 따라 함께 제거되는, 회로 기판(102).
  5. 제1항에 있어서, 상기 희생 범프들(123)은, 상기 회로 공통 영역들(160)의 유전층(122)이 온전한(intact) 상태로 유지되도록 상기 도전성 회로층(126)과 상기 도전성 시드층(124)의 제거 방법에 기초하여 선택되는 두께(134)를 갖는, 회로 기판(102).
  6. 제1항에 있어서, 상기 희생 범프들(123)은 상기 회로 공통 영역들(160)의 유전층(122)에 부착된 유전 물질을 포함하는, 회로 기판(102).
  7. 제1항에 있어서, 상기 희생 범프들(123)은 마운드 형상을 갖고, 상기 도전성 시드층(124)과 상기 도전성 회로층(126)은, 상기 도전성 시드층과 상기 도전성 회로층이 상기 회로 기판을 따라 비 평면(non-planar)으로 되도록 상기 유전층(122)으로부터 상기 희생 범프들로 천이되는, 회로 기판(102).
  8. 제1항에 있어서, 상기 도전성 시드층(124)과 상기 도전성 회로층(126)은 도전성 트레이스들을 정의하고, 상기 회로 공통 영역들(160)의 도전성 트레이스들의 섹션들이 제거되어 상기 회로 공통 영역들에서 전기적 불연속부(154)를 생성하는, 회로 기판(102).
  9. 제1항에 있어서, 상기 도전성 회로층과 상기 도전성 시드층의 섹션들이 제거된 후에 남아 있는 상기 도전성 회로층(126)과 상기 도전성 시드층(124)의 나머지 섹션들 사이에 불연속부(154)가 정의되고, 상기 희생 범프들(123)의 적어도 일부(152)는 상기 회로 공통 영역들(160)에서 상기 유전층(122)과 상기 불연속부 사이에서 온전한 상태로 유지되는, 회로 기판(102).
KR1020147004627A 2011-08-23 2012-08-15 회로 기판 KR20140043482A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/215,912 US20130048342A1 (en) 2011-08-23 2011-08-23 Circuit board
US13/215,912 2011-08-23
PCT/US2012/050829 WO2013028415A1 (en) 2011-08-23 2012-08-15 Circuit board

Publications (1)

Publication Number Publication Date
KR20140043482A true KR20140043482A (ko) 2014-04-09

Family

ID=46724660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147004627A KR20140043482A (ko) 2011-08-23 2012-08-15 회로 기판

Country Status (6)

Country Link
US (2) US20130048342A1 (ko)
EP (1) EP2749157A1 (ko)
JP (1) JP2014524671A (ko)
KR (1) KR20140043482A (ko)
CN (1) CN103748978A (ko)
WO (1) WO2013028415A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11131431B2 (en) 2014-09-28 2021-09-28 Jiaxing Super Lighting Electric Appliance Co., Ltd LED tube lamp
CN105449058A (zh) * 2014-09-02 2016-03-30 展晶科技(深圳)有限公司 磊晶基板、磊晶基板的制造方法及发光二极管
US10560989B2 (en) 2014-09-28 2020-02-11 Jiaxing Super Lighting Electric Appliance Co., Ltd LED tube lamp
CN205961494U (zh) 2014-09-28 2017-02-15 嘉兴山蒲照明电器有限公司 Led直管灯
US10208898B2 (en) 2015-04-29 2019-02-19 Jiaxing Super Lighting Electric Appliance Co., Ltd. LED tube lamp with operating modes compatible with electrical ballasts
US9897265B2 (en) 2015-03-10 2018-02-20 Jiaxing Super Lighting Electric Appliance Co., Ltd. LED tube lamp having LED light strip
US11028973B2 (en) 2015-03-10 2021-06-08 Jiaxing Super Lighting Electric Appliance Co., Ltd. Led tube lamp
US11519565B2 (en) 2015-03-10 2022-12-06 Jiaxing Super Lighting Electric Appliance Co., Ltd LED lamp and its power source module
JP6496622B2 (ja) * 2015-07-09 2019-04-03 Ｎｇｋエレクトロデバイス株式会社 セラミックス配線基板及び電子部品収納用パッケージ
US11035526B2 (en) 2015-12-09 2021-06-15 Jiaxing Super Lighting Electric Appliance Co., Ltd. LED tube lamp
JP6783614B2 (ja) * 2016-10-11 2020-11-11 株式会社ディスコ 配線基板の製造方法
DE102017104742A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1136752A (en) * 1965-10-26 1968-12-18 English Electric Computers Ltd Improvements relating to electrical connecting arrangements
US4528748A (en) * 1982-11-29 1985-07-16 General Electric Company Method for fabricating a printed circuit board of desired shape
US4924590A (en) * 1988-01-08 1990-05-15 Siemens Aktiengesellschaft Method for making metal core printed circuit board
US5837609A (en) * 1997-01-16 1998-11-17 Ford Motor Company Fully additive method of applying a circuit pattern to a three-dimensional, nonconductive part
KR100492498B1 (ko) * 2001-05-21 2005-05-30 마츠시다 덴코 가부시키가이샤 프린트 배선판의 제조 방법
CN101442887B (zh) * 2007-11-22 2013-03-20 味之素株式会社 多层印刷线路板的制造方法及多层印刷线路板
JP4934070B2 (ja) * 2008-01-24 2012-05-16 日東電工株式会社 光電気混載基板の製造方法
CN101553084B (zh) * 2008-04-01 2010-12-08 富葵精密组件(深圳)有限公司 线路基板及线路基板的制作方法
US20100077610A1 (en) * 2008-10-01 2010-04-01 Unimicron Technology Corp. Method for manufacturing three-dimensional circuit
EP2273182B1 (de) * 2009-07-07 2018-12-19 Siteco Beleuchtungstechnik GmbH Dreidimensionales LED-Trägerelement mit thermischer Leitfähigkeit

Also Published As

Publication number Publication date
WO2013028415A1 (en) 2013-02-28
CN103748978A (zh) 2014-04-23
JP2014524671A (ja) 2014-09-22
EP2749157A1 (en) 2014-07-02
US20130048342A1 (en) 2013-02-28
US20140290058A1 (en) 2014-10-02

Similar Documents

Publication Publication Date Title
KR20140043482A (ko) 회로 기판
CN105472877B (zh) 带有导热且电绝缘的微散热器的印刷电路板及其制备方法
CN101562178B (zh) 半导体发光装置
KR20060031648A (ko) 발광 다이오드 열 관리 시스템
CN101213892A (zh) 发光二极管封装件及其制造方法
US6898850B2 (en) Method of manufacturing circuit board and communication appliance
US20140141548A1 (en) Method of manufacturing a metal clad circuit board
US10433414B2 (en) Manufacturing method of printing circuit board with micro-radiators
US8327534B2 (en) Method of fabricating printed circuit board assembly
CN110933850A (zh) 一种高散热双面夹芯铜基印制电路板的制作方法
CN103404244A (zh) 印刷电路板及其制造方法
JP2018117149A (ja) 表面実装可能な半導体デバイス
US20120267674A1 (en) Mounting substrate, light emitting body, and method for manufacturing mounting substrate
JP5204618B2 (ja) 発光素子搭載用基板、発光素子パッケージおよび発光素子搭載用基板の製造方法
JP2009259882A (ja) 配線構造体
US9713263B2 (en) Circuit-and-heat-dissipation assembly and method of making the same
CN112911819A (zh) 线路板及其制作方法、发光装置及其制作方法
CN105517330A (zh) 元件面沉镍金加焊接面沉镍印制线路板及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment