JP2011040688A - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
JP2011040688A
JP2011040688A JP2009189395A JP2009189395A JP2011040688A JP 2011040688 A JP2011040688 A JP 2011040688A JP 2009189395 A JP2009189395 A JP 2009189395A JP 2009189395 A JP2009189395 A JP 2009189395A JP 2011040688 A JP2011040688 A JP 2011040688A
Authority
JP
Japan
Prior art keywords
adhesive layer
substrate
heat
side adhesive
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009189395A
Other languages
English (en)
Inventor
Yoshito Fukumoto
吉人 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2009189395A priority Critical patent/JP2011040688A/ja
Publication of JP2011040688A publication Critical patent/JP2011040688A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】放熱部材の放熱面の周囲に樹脂モールド等の被覆部が形成された半導体モジュールを基板に実装する際に,半導体デバイスや被覆部等に熱損傷を発生させることなく,簡易かつ高速な実装を可能とすること。
【解決手段】半導体モジュール2におけるヒートシンク22の放熱面22fと,基板1の第一の面1aの放熱用パターン12の表面との各々にハンダの層5,3を形成させ,前記基板1,前記伝熱用パターン12及び前記接着層3を貫通する穴13を形成させ,前記穴13が形成された前記接着層3の表面における前記放熱面22fの垂直投影面の範囲内に,励起によって自己伝播発熱反応が生じる反応性多層膜4を形成させ,前記基板1の第二の面1bの側から前記穴13を通じて前記反応性多層膜4を励起して接着層3,5の溶着を生じさせる。
【選択図】図3

Description

本発明は,半導体モジュールが基板に実装された回路基板及びその製造方法に関するものである。
近年,パワートランジスタや高輝度発光ダイオード,マイクロプロセッサ,レーザダイオードなどのパワー系の半導体デバイスは,発熱量がますます増大する傾向にあり,効率的に放熱することが重要課題となっている。
例えば,パワー系の半導体デバイスは,ヒートシンク及び樹脂モールドとともに一体化された半導体モジュールとして提供されることが多い。前記ヒートシンクは,放熱面が形成され,前記半導体デバイス本体が発生する熱を放熱面を通じて外部へ放散させる放熱部材である。また,前記樹脂モールドは,前記半導体デバイスから前記ヒートシンクの放熱面の周囲に至る範囲を覆う被覆部材である。
そして,前記半導体モジュールは,その放熱面が,プリント基板に予め形成された銅箔などの放熱用パターンの表面に接着される状態で前記プリント基板に実装される。これにより,前記半導体デバイスで発生した熱が,前記ヒートシンク及び基板上の放熱用パターンを通じて効率的に放熱される。
また,半導体デバイスや前記半導体モジュールを簡易にかつ高速でプリント基板に実装する方法として,例えば,リフロー炉によるハンダ実装が考えられる。リフロー炉によるハンダ実装において,一般的な鉛スズ系のハンダが用いられる場合,実装部品及び基板の全体が220℃〜230℃程度に加熱される。また,リフロー炉によるハンダ実装において,スズ銀銅系のハンダなどの鉛フリーハンダが用いられる場合,実装部品及び基板の全体を250℃〜260℃程度まで加熱する必要がある。
一方,リフロー炉を用いたプリント基板への部品実装において,接着層としてエポキシ系銀ペーストを用いることにより,実装部品及び基板の全体の加熱温度を170℃以下にまで抑えることができる。
一方,特許文献1や非特許文献1には,自己伝播発熱反応が生じる多層膜が発生する熱でハンダを溶着させることにより,プリント基板に部品を実装する技術について示されている。自己伝播発熱反応は,多層膜の一部を励起して発熱反応を生じさせることにより,発熱反応の連鎖が瞬時に生じて非常に高温の状態を発生させる現象である。自己伝播発熱反応が生じる多層膜は,反応性多層膜或いはナノ多層膜フォイルなどと称され,例えば,アルミニウム/ニッケル多層膜がその代表例である。以下,自己伝播発熱反応が生じる多層膜のことを,反応性多層膜と称する。
前記反応性多層膜を用いてプリント基板に部品を実装すれば,加熱が必要なハンダ等の接着層の部分のみを局所的に加熱して接合することができる。
以下,図5を参照しつつ,特許文献1に示される技術により前記半導体モジュールを基板に実装する方法について説明する。
図5は,特許文献1に示される技術により基板に実装される前記半導体モジュールの断面図である。
図5に示される半導体モジュール2は,半導体デバイス21,ヒートシンク22,樹脂モールド23及びリード24が一体化されたものである。前記ヒートシンク22は,ハンダなどの熱伝導性の高い接着層26により前記半導体デバイス21に対して接着されている。また,前記リード24は,ボンディングワイヤ25を介して前記半導体デバイス21に接続されている。
また,前記半導体デバイス21が実装される基板1には,前記リード24が接合される回路パターン11に加え,放熱用パターン12が形成されている。前記放熱用パターン12は,熱伝導性の高い銅箔等のパターンである。
前記半導体モジュール2は,前記ヒートシンク22の放熱面22f(図5における前記ヒートシンク22の下面)が,前記基板1の表面に形成された放熱用パターン12に対してハンダ等の熱伝導性の高い接着層により接着される。前記ヒートシンク22からその放熱面22fを通じて前記放熱用パターン12に伝播した熱は,前記放熱用パターン12自体又はそれと接続された熱伝導性の高い他の放熱部材を通じて,熱源から離れた場所での自然放熱や冷却装置による強制冷却等により放熱される。これにより,前記半導体デバイス21で生じる熱が効率的に放熱される。但し,前記放熱面22fと前記放熱用パターン12の表面とは,熱抵抗が極力小さくなる状態で接着される必要がある。
また,特許文献1に示される技術による前記半導体モジュール2の実装は,以下のような手順で行われることになる。
まず,前記放熱面22fと前記放熱用パターン12の表面との間に,2つのハンダの層3,4と,それらの間に挟まれた前記反応性多層膜4’とからなる3つの層を形成させる。その際,前記反応性多層膜4’は,レーザ光6L等の励起源による被励起部4a’を前記放熱面22fと前記放熱用パターン12の表面との間から前記樹脂モールド23の外側まではみ出すようにして形成させる必要がある。
その後,レーザ光6L等の励起源により前記被励起部4a’を励起する。これにより,前記反応性多層膜4’において自己伝播発熱反応が開始し,その反応熱によって前記ハンダの層3,4が溶融して前記放熱面22fが,前記放熱用パターン12に対して接着される。
特開2006−69885号公報
藤田寛他,「Al/Ni多層膜の自己伝播発熱反応を用いたMEMS実装用はんだ接合技術の開発」,材料Vol.56 No.10,2007年10月発行,pp.932−937
しかしながら,リフロー炉を用いたハンダ実装により前記半導体モジュールをプリント基板へ実装する場合,前記樹脂モールドの変形や変質,前記半導体デバイス自体の熱破壊など,ハンダ以外の部分の高温加熱による熱損傷が生じるという問題点があった。
また,特許文献1に示される技術を用いた場合でも,ヒートシンクの放熱面の周囲に樹脂モールドが形成された前記半導体モジュールを基板に実装する場合には,前記樹脂モールドにおける前記反応性多層膜と近接する部分に熱損傷が生じるという問題点があった。即ち,図5に示されるように,前記反応性多層膜4’における被励起部4a’が,前記放熱面22fと前記放熱用パターン12の表面との間から前記樹脂モールド23の外側まではみ出す。そのため,前記樹脂モールド23における前記反応性多層膜の前記被励起部4a’と近接する破線の円で囲まれた部分に熱損傷が生じる。
従って,本発明は上記事情に鑑みてなされたものであり,その目的とするところは,放熱部材の放熱面の周囲に樹脂モールド等の被覆部が形成された半導体モジュールを基板に実装する際に,半導体デバイスや被覆部等に熱損傷を発生させることなく,簡易かつ高速な実装を可能とする回路基板の製造方法及びその方法により製造される回路基板を提供することにある。
上記目的を達成するために本発明は,半導体モジュールが基板に実装された回路基板を製造する方法に関する発明であり,次の(1−1)〜(1−5)に示される各工程を実行する製造方法である。ここで,前記半導体モジュールは,半導体デバイスとその半導体デバイスで発生する熱を放熱面を通じて外部へ放散させる放熱部材と前記半導体デバイスから前記放熱部材における前記放熱面の周囲に至る範囲を覆う被覆部材とが一体化された電子部品である。
(1−1)前記半導体モジュールにおける前記放熱面に,加熱により溶着する接着層であるモジュール側接着層を形成させるモジュール側接着層形成工程。
(1−2)前記基板の一方の面に予め形成された放熱用パターンの表面に,加熱により溶着する接着層である基板側接着層を形成させる基板側接着層形成工程。
(1−3)前記基板,前記放熱用パターン及び前記基板側接着層を貫通する穴を形成させる穴形成工程。
(1−4)前記モジュール側接着層の表面における前記放熱面の垂直投影面の範囲内,又は前記穴が形成された前記基板側接着層の表面における該基板側接着層が前記モジュール側接着層に対向するときの前記放熱面の垂直投影面の範囲内に,励起によって自己伝播発熱反応が生じる多層膜を形成させる多層膜形成工程。
(1−5)相互に対向する前記モジュール側接着層及び前記基板側接着層の間に前記多層膜が挟まれるよう前記半導体モジュールを配置した状態で,前記基板の他方の面の側から前記穴を通じて前記多層膜を励起することにより,前記多層膜の発熱による前記基板側接着層及び前記モジュール側接着層の溶着を生じさせる励起工程。
本発明に係る回路基板の製造方法によれば,励起前の前記多層膜に,前記放熱面と前記放熱用パターンの表面との間から前記被覆部材の外側まではみ出す部分が設けられない。そのため,前記被覆部材が,自己伝播発熱反応中の前記多層膜の熱によって熱損傷を受けることを回避できる。もちろん,前記半導体デバイス自体の熱損傷も回避できる。しかも,本発明によれば,従来と同様にハンダなどの接着層及び前記多層膜の形成工程を経た後に,前記穴を通じて前記多層膜を励起するだけで,瞬時に前記放熱面と前記放熱用パターンとの接着が完了する。従って,前記半導体モジュールを簡易にかつ高速に前記基板に実装できる。
ここで,前記励起工程としては,例えば,前記基板における前記他方の面の側から前記穴を通じて前記多層膜にレーザ光を照射する工程が考えられる。その他,前記励起工程において,火花の発生部を前記穴に挿入して前記多層膜に火花を照射すること等も考えられる。
また,前記基板側接着層及び前記モジュール側接着層が,鉛フリーハンダ又はろう材の層であることが考えられる。鉛フリーハンダやろう材は,鉛を含まない点で有利な接着層の材料である。しかしながら,一般に,鉛フリーハンダやろう材は,融点が高いため,前記半導体デバイスや前記被副部材の熱損傷防止の観点から,リフロー炉を用いた接合に適さない。従って,本発明に係る回路基板の製造方法は,鉛フリーハンダやろう材を接着層の材料として用いなければならない場合に特に好適である。
また,本発明は,以上に示した本発明に係る回路基板の製造方法によって前記半導体モジュールが前記基板に実装された回路基板として捉えることもできる。
また,本発明に係る回路基板は,前記半導体モジュールが基板に実装されたものであり,以下に示す構造を有する回路基板であるといえる。
即ち,本発明に係る回路基板は,前記基板の一方の面に実装された前記半導体モジュールにおける前記放熱面と前記基板における前記一方の面における前記放熱面に対向する位置に形成された放熱用パターンの表面との間に,加熱により溶融した後に固化した接着層からなる2つの溶着後接着層と,2つの前記溶着後接着層の間に自己伝播発熱反応が生じた後の多層膜の残存物の層とが形成されている。
さらに,本発明に係る回路基板は,前記基板及び前記放熱用パターンに,前記基板における他方の面から前記放熱用パターン側の一方の前記溶着後接着層に至る穴が形成されている。
本発明によれば,放熱部材の放熱面の周囲に樹脂モールド等の被覆部が形成された半導体モジュールを基板に実装する際に,半導体デバイスや被覆部等に熱損傷を発生させることなく,簡易かつ高速な実装が可能となる。
本発明の実施形態に係る回路基板の製造方法により基板に実装される前の回路基板Xの断面図。 製造途中の回路基板Xにおける放熱面及び放熱用パターンの部分を拡大した断面図。 本発明の実施形態に係る回路基板の製造方法により基板に実装中の回路基板Xの断面図。 本発明の実施形態に係る回路基板の製造方法の手順を表すフローチャート。 特許文献1に示される技術により基板に実装される半導体モジュールの断面図。
以下添付図面を参照しながら,本発明の実施の形態について説明し,本発明の理解に供する。尚,以下の実施の形態は,本発明を具体化した一例であって,本発明の技術的範囲を限定する性格のものではない。
本発明の実施形態に係る回路基板の製造方法のことを,以下,本発明に基づく製造方法と称する。また,本発明の実施形態に係る回路基板の製造方法により製造される回路基板のことを回路基板Xと称する。
まず,図1及び図3を参照しつつ,前記回路基板Xの構成について説明する。なお,図1及び図3において,図5に示した構成要素と同じ構成要素については図5に示した符号と同じ符号が付されている。
図3に示されるように,前記回路基板Xは,半導体モジュール2が基板1に実装されたものである。
また,図1及び図3に示されるように,前記半導体モジュール2は,半導体デバイス21,ヒートシンク22,樹脂モールド23及びリード24が一体化されたものである。前記ヒートシンク22は,ハンダなどの熱伝導性の高い接着層26により前記半導体デバイス21に対して接着されている。また,前記リード24は,ボンディングワイヤ25を介して前記半導体デバイス21に接続されている。
また,前記半導体デバイス21が実装される前記基板1には,前記リード24が接合される回路パターン11と放熱用パターン12とが予め形成されている。前記放熱用パターン12は,熱伝導性の高い銅箔等のパターンである。
前記半導体モジュール2は,前記ヒートシンク22の放熱面22fが,前記基板1の表面に形成された前記放熱用パターン12に対してハンダ等の熱伝導性の高い接着層により接着される。これにより,前記半導体デバイス21で生じる熱が効率的に放熱される。
次に,図4に示されるフローチャート及び図1〜図3を参照しつつ,前記本発明に基づく製造方法について説明する。なお,以下に示されるS1,S2,…は,製造工程の識別符号を表す。
前記本発明に基づく製造方法では,まず,以下に示すステップS1の工程と,ステップS2〜S4の工程とが行われる。なお,ステップS1の工程と,ステップS2〜S4の工程との実行順序は特に限定されない。
ステップS1の工程は,前記半導体モジュール2における前記放熱面22fに,加熱により溶着する接着層5(図2参照)を形成させる工程である(S1:モジュール側接着層形成工程)。このステップS1で形成される前記接着層5を,以下,モジュール側接着層5と称する。
前記モジュール側接着層5は,例えば,鉛フリーハンダの層,又はろう材の層等である。もちろん,許容されるのであれば,前記モジュール側接着層5の材料として,一般的な鉛スズ系のハンダが採用されることも考えられる。
一方,ステップS2の工程は,前記基板1の第一の面1aに予め形成された前記放熱用パターン12の表面に,前記モジュール側接着層5と同様の接着層3(図2参照)を形成させる工程である(S2:基板側接着層形成工程)。このステップS2で形成される前記接着層3を,以下,基板側接着層3と称する。
前記基板側接着層3及び前記モジュール側接着層5は,50μm〜100μm程度の厚みで形成される。
なお,前記基板側接着層3や前記モジュール側接着層5の形成は,例えば,スクリーン印刷やメッキ,蒸着等により行われる。
次に,ステップS2の工程の後,前記基板1,前記放熱用パターン12及び前記基板側接着層3を貫通する穴13を形成させる工程を実行する(S3:穴形成工程)。このステップS3では,例えば,ドリル等により前記穴13が開けられれる。前記穴13は,後述する反応性多層膜4の励起用のレーザ光6L(ビーム光)が通過できる程度の微小な直径の穴であり,例えば,その直径は1mm程度である。
さらに,ステップS3の工程の後,前記穴13が形成された前記基板側接着層3の表面に,励起によって自己伝播発熱反応が生じる多層膜である反応性多層膜4を形成させる工程を実行する(S4:多層膜形成工程)。図2に示されるように,前記反応性多層膜4は,前記基板側接着層3の表面において,その基板側接着層3が前記モジュール側接着層5に対向するときの前記放熱面22fの垂直投影面の範囲W内に形成される。即ち,前記反応性多層膜4は,前記放熱面22fと前記放熱用パターン12の表面との間からはみ出さないように形成される。例えば,前記反応性多層膜4は,前記放熱面22fの垂直投影面の範囲Wの外縁から0.5mm〜1.0mm程度内側の範囲内において形成される。
前記反応性多層膜4は,特許文献1に多層フォイルとして示されるように多種考えられるが,例えば,非特許文献1に示されるようなAl/Ni多層膜などを採用できる。前記反応性多層膜4の厚みは,例えば,50〜100μm程度である。また,前記反応性多層膜4の形成は,例えば,交互スパッタ成膜等により行われる。また,前記反応性多層膜4の形成工程は,スパッタ成膜により製造されたフィルム状の前記反応性多層膜4を前記基板側接着層3の表面に貼り付ける又は挟み込む工程等も考えられる。
なお,図2に示される例では,前記基板側接着層3,前記反応性多層膜4及び前記モジュール側接着層5は,ほぼ同じ範囲に形成されている。
そして,ステップS1〜S4の工程の実行後,次のステップS5及びS6の工程が順次実行される。
ステップS5の工程では,前記反応性多層膜4の一部を励起するためのレーザ光源6,前記基板1及び前記半導体モジュール2の相互の位置決めが行われる(S5:位置決め工程)。
より具体的には,ステップS5において,所定のマニピュレータにより,前記レーザ光源6又は前記基板1を,前記レーザ光源6が出射するレーザ光6Lが前記穴13を通過する位置に位置決めする。
さらに,ステップS5において,所定のマニピュレータにより,前記モジュール側接着層5が形成された前記半導体モジュール2を,前記モジュール側接着層5及び前記基板側接着層3が対向し,それらの間に前記反応性多層膜4が挟まれるよう位置決めする。
このステップS5の工程の実行により,前記レーザ光源6,前記基板1及び前記半導体モジュール2が,図3に示されるような位置関係で配置される。即ち,前記半導体モジュール2が,相互に対向する前記モジュール側接着層5及び前記基板側接着層3の間に前記反応性多層膜4が挟まれるよう配置される。
次に,ステップS6の工程では,ステップS5の位置決め工程の実行後の配置状態で,前記基板1の前記第一の面1aに対し反対側の第二の面1bの側から前記穴13を通じて,前記レーザ光源6が出力する前記レーザ光6Lを前記反応性多層膜4に照射することによって前記反応性多層膜4を励起する(S6:励起工程)。これにより,前記反応性多層膜4に自己伝播発熱反応が生じ,その熱によって前記基板側接着層4及び前記モジュール側接着層5の溶着(溶融及び固化)が生じる。その結果,前記放熱面22fと前記放熱用パターン12の表面とが,熱抵抗の小さな状態で接着される。
また,前記穴13の径が大き過ぎると,溶融した前記基板側接着層3が前記穴13を通じて流出する恐れがある。さらに,前記穴13の径が大き過ぎると,前記放熱面22fと前記放熱用パターン12との熱抵抗が大きくなる。そのため,前記穴13の直径は,1mm程度以内であることが望ましい。
なお,ステップS6の励起工程は,火花の発生部を前記穴13に挿入して前記反応性多層膜4に火花を照射する工程等であってもよい。
以上のようにして製造された前記回路基板Xは,前記基板1の第一の面1aに実装された前記半導体モジュール2における前記放熱面22fと,前記基板1における前記第一の面1aにおける前記放熱面22fに対向する位置に形成された前記放熱用パターン12の表面との間に,以下の3つの層が形成された状態となる。即ち,その3つの層は,加熱により溶融した後に固化したハンダ等の接着層からなる2つの溶着後の接着層3,5と,それら2つの溶着後の接着層の間に自己伝播発熱反応が生じた後の前記反応性多層膜4の残存物の層からなる。
また,前記回路基板Xは,前記基板1及び前記放熱用パターン12に,前記基板1における前記第二の面1bから前記放熱用パターン12側の一方の前記溶着後の接着層3に至る前記穴13が形成された状態となっている。
以上に示した前記本発明に基づく製造方法によれば,励起前の前記反応性多層膜4に,前記放熱面22fと前記放熱用パターン12の表面との間から前記樹脂モールド23の外側まではみ出す部分が設けられない。そのため,前記樹脂モールド23が,自己伝播発熱反応中の前記反応性多層膜4の熱によって熱損傷を受けることを回避できる。もちろん,前記半導体デバイス21自体の熱損傷も回避できる。しかも,前記本発明に基づく製造方法によれば,従来と同様にハンダなどの接着層3,5及び前記反応性多層膜4の形成工程(S1,S2,S4)を経た後に,前記穴13を通じて前記反応性多層膜4を励起するだけで,瞬時に前記放熱面22fと前記放熱用パターン12との接着が完了する。従って,前記半導体モジュール2を簡易にかつ高速に前記基板1に実装できる。
以上に示した前記本発明に基づく製造方法は,前記半導体モジュール2における前記放熱面22fの周りに形成される被服部材(モールド)が,前記基板側接着層3及び前記モジュール側接着層5よりも融点の低い材料からなる部材である場合に好適である。
また,前記反応性多層膜4の形成工程(S4)は,前述したステップS1のモジュール側接着層形成工程の後に,前記モジュール側接着層5の表面に前記反応性多層膜4を形成させる工程であってもよい。この場合,前記反応性多層膜4は,前記モジュール側接着層5の表面における前記放熱面22fの垂直投影面の範囲W内に形成される。
また,前記穴形成工程(S3)において,複数の前記穴13を形成させ,前記励起工程(S6)において,複数の前記穴13各々を通じて前記反応性多層膜4を同時に励起すること等も考えられる。
本発明は,半導体モジュールが基板に実装された回路基板の製造方法に利用可能である。
X :回路基板
1 :基板
11 :回路パターン
12 :放熱用パターン
13 :穴
2 :半導体モジュール
21 :半導体デバイス
22 :ヒートシンク
23 :樹脂モールド
24 :リード
25 :ボンディングワイヤ
26 :接着層
3 :基板側接着層
4 :反応性多層膜
5 :モジュール側接着層
6 :レーザ光源
6L :レーザ光
S1,S2,…:製造工程の識別符号

Claims (5)

  1. 半導体デバイスと該半導体デバイスで発生する熱を放熱面を通じて外部へ放散させる放熱部材と前記半導体デバイスから前記放熱部材における前記放熱面の周囲に至る範囲を覆う被覆部材とが一体化された半導体モジュールが基板に実装された回路基板の製造方法であって,
    前記半導体モジュールにおける前記放熱面に,加熱により溶着する接着層であるモジュール側接着層を形成させるモジュール側接着層形成工程と,
    前記基板の一方の面に予め形成された伝熱用パターンの表面に,加熱により溶着する接着層である基板側接着層を形成させる基板側接着層形成工程と,
    前記基板,前記伝熱用パターン及び前記基板側接着層を貫通する穴を形成させる穴形成工程と,
    前記モジュール側接着層の表面における前記放熱面の垂直投影面の範囲内,又は前記穴が形成された前記基板側接着層の表面における該基板側接着層が前記モジュール側接着層に対向するときの前記放熱面の垂直投影面の範囲内に,励起によって自己伝播発熱反応が生じる多層膜を形成させる多層膜形成工程と,
    相互に対向する前記モジュール側接着層及び前記基板側接着層の間に前記多層膜が挟まれるよう前記半導体モジュールを配置した状態で,前記基板の他方の面の側から前記穴を通じて前記多層膜を励起することにより,前記多層膜の発熱による前記基板側接着層及び前記モジュール側接着層の溶着を生じさせる励起工程と,
    を有してなることを特徴とする回路基板の製造方法。
  2. 前記励起工程が,前記基板における前記他方の面の側から前記穴を通じて前記多層膜にレーザ光を照射する工程である請求項1に記載の回路基板の製造方法。
  3. 前記基板側接着層及び前記モジュール側接着層が,鉛フリーハンダ又はろう材の層である請求項1又は2のいずれかに記載の回路基板の製造方法。
  4. 請求項1〜3のいずれかに記載の回路基板の製造方法により半導体モジュールが基板に実装されてなる回路基板。
  5. 半導体デバイスと該半導体デバイスで発生する熱を放熱面を通じて外部へ放散させる放熱部材と前記半導体デバイスから前記放熱部材における前記放熱面の周囲に至る範囲を覆う被覆部材とが一体化された半導体モジュールが基板に実装された回路基板であって,
    前記基板の一方の面に実装された前記半導体モジュールにおける前記放熱面と前記基板における前記一方の面における前記放熱面に対向する位置に形成された伝熱用パターンの表面との間に,加熱により溶融した後に固化した接着層からなる2つの溶着後接着層と,2つの前記溶着後接着層の間に自己伝播発熱反応が生じた後の多層膜の残存物の層とが形成され,前記基板及び前記伝熱用パターンに,前記基板における他方の面から前記伝熱用パターン側の一方の前記溶着後接着層に至る穴が形成されてなることを特徴とする回路基板。
JP2009189395A 2009-08-18 2009-08-18 回路基板及びその製造方法 Pending JP2011040688A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009189395A JP2011040688A (ja) 2009-08-18 2009-08-18 回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009189395A JP2011040688A (ja) 2009-08-18 2009-08-18 回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011040688A true JP2011040688A (ja) 2011-02-24

Family

ID=43768122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009189395A Pending JP2011040688A (ja) 2009-08-18 2009-08-18 回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2011040688A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104985185A (zh) * 2015-06-16 2015-10-21 宋冠弘 自蔓延反应合成工艺的工件表面处理方法
CN106624347A (zh) * 2017-01-16 2017-05-10 中国人民解放军装甲兵工程学院 一种运用纳米反应多层膜进行异质轻金属材料连接的方法
US10689723B2 (en) 2017-07-14 2020-06-23 Daido Steel Co., Ltd. Ferritic stainless steel and heat-resistant member

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104985185A (zh) * 2015-06-16 2015-10-21 宋冠弘 自蔓延反应合成工艺的工件表面处理方法
CN106624347A (zh) * 2017-01-16 2017-05-10 中国人民解放军装甲兵工程学院 一种运用纳米反应多层膜进行异质轻金属材料连接的方法
US10689723B2 (en) 2017-07-14 2020-06-23 Daido Steel Co., Ltd. Ferritic stainless steel and heat-resistant member

Similar Documents

Publication Publication Date Title
KR101389241B1 (ko) Led 모듈 및 이러한 모듈의 본딩 방법
JP4940743B2 (ja) 半導体装置
WO2017195625A1 (ja) 半導体装置および半導体装置の製造方法
JP6027001B2 (ja) 放熱回路基板
JP2007173794A (ja) はんだ離型層を備えた高性能の再加工可能なヒートシンクおよびパッケージング構造ならびに製造方法
JP5747805B2 (ja) 電子装置
JP2007214162A (ja) 配線基板およびその製造方法
JP2008042162A (ja) 放熱機能を備えた回路基板の製造方法
JP2011159701A (ja) 半導体装置およびその製造方法
JP2008282834A (ja) 半導体装置の製造方法
JP2011040688A (ja) 回路基板及びその製造方法
JP2007300029A (ja) 半導体装置及びその製造方法並びに回路基板装置
US10834809B2 (en) Optoelectronic assembly, and method for producing an optoelectronic assembly
JP2006059859A (ja) パワーモジュール用基板の製造方法
US20120082176A1 (en) Conduction cooled package laser and packaging method for forming the same
JP2009110980A (ja) 半導体装置及び半導体装置の製造方法。
JP6963174B2 (ja) プリント基板、光源装置および半導体装置、ならびにそれらの製造方法
JP2011165737A (ja) 発光素子搭載用基板およびその製造方法
KR20120002104A (ko) 발광 다이오드 패키지 실장 방법
JP6428087B2 (ja) 部品実装装置、搭載ステージおよび部品実装方法
JP2012023283A (ja) 放熱基板およびその製造方法
JP2006294749A (ja) 高放熱回路基板およびその製造方法
JP2006140401A (ja) 半導体集積回路装置
JP2010212723A (ja) 半導体装置の製造方法
JP5003651B2 (ja) 放熱構造体の製造方法