JPS601837A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS601837A JPS601837A JP58110473A JP11047383A JPS601837A JP S601837 A JPS601837 A JP S601837A JP 58110473 A JP58110473 A JP 58110473A JP 11047383 A JP11047383 A JP 11047383A JP S601837 A JPS601837 A JP S601837A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor piece
- projections
- support plate
- semiconductor
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の属する技術分野)
本発明は、半導体片が金属支持板上にろう付けされる半
導体装置に関する。
導体装置に関する。
(従来技術とその問題点)
半導体片を機械的支持と導電、放熱のために金属支持板
上に固着する際、はんだなどを用いてろう付けすること
は最も簡単な技術として広く行われる。このようなはん
だ付けは支持板と半導体片とをろう層を介して積重ね、
荷重を加えながら加熱することによって行われる。この
場合のろう付後のろう層の厚さはろう付前のろう層の厚
さ、例えば予備はんだの厚さ、あるいは間にはさむはん
だ板の厚さによって調整される。しがし荷重が高すぎる
とろうが流れ出て全面にいきわたらないことがあり、そ
うかといって低すぎてもろうが全面にいきわたらないの
で荷重の選定が困輔である。
上に固着する際、はんだなどを用いてろう付けすること
は最も簡単な技術として広く行われる。このようなはん
だ付けは支持板と半導体片とをろう層を介して積重ね、
荷重を加えながら加熱することによって行われる。この
場合のろう付後のろう層の厚さはろう付前のろう層の厚
さ、例えば予備はんだの厚さ、あるいは間にはさむはん
だ板の厚さによって調整される。しがし荷重が高すぎる
とろうが流れ出て全面にいきわたらないことがあり、そ
うかといって低すぎてもろうが全面にいきわたらないの
で荷重の選定が困輔である。
ろう層の厚さは半導体装置のくり返し負荷に対する耐量
を左右するのでその調整は極めて重要である。
を左右するのでその調整は極めて重要である。
さらに、半導体片を支持板の所定の位置にろう付けする
ことが望まれる。しかし半導体片に荷重をかけてもろう
付けの際に移動してしまうことがある。特に炉内を通過
させて行う自動ろう付けの際にはこのずれが起こりやす
い。これを防止するには面倒な組立治具を必要とする。
ことが望まれる。しかし半導体片に荷重をかけてもろう
付けの際に移動してしまうことがある。特に炉内を通過
させて行う自動ろう付けの際にはこのずれが起こりやす
い。これを防止するには面倒な組立治具を必要とする。
(発明の目的)
本発明は、簡単な方法で半導体片を金属支持板にろう付
けする際、ろう付は後の厚さの正確なろう層を形成でき
、また半導体片を正確に位置決め 。
けする際、ろう付は後の厚さの正確なろう層を形成でき
、また半導体片を正確に位置決め 。
できる半導体装置を提供することを目的とする。
(発明の要点)
本発明は半導体片にろう付けされる金属支持板が半導体
片に面する側に少なくとも2個所で半導体片の表面に当
接する突起と、その突起よりも高く少なくとも3個所で
半導体片の側面に当接する突起とを備えることによって
上記目的を達成する。
片に面する側に少なくとも2個所で半導体片の表面に当
接する突起と、その突起よりも高く少なくとも3個所で
半導体片の側面に当接する突起とを備えることによって
上記目的を達成する。
半導体片の表面に当接する突起はろう層の厚さを規定し
、半導体片の側面に当接する突起は半導体片の位置決め
に役立つ。
、半導体片の側面に当接する突起は半導体片の位置決め
に役立つ。
(発明の実施例)
第1図において半導体片1はその表面2にめっきされて
おり、例えば0.5〜2mm の厚さを有する金属支持
板3とろう付けされる。支持板3には2種類の突起4,
5が形成されており、突起4は半導体片1の下側にあっ
てその表面2に接触するのでろう層6の厚さを規定する
もので20〜100μ毎の高さを有する。従って突起4
は少なくとも2個所に設けられる。突起5は突起4より
も高く、例えば200μmの高さに突出しておりその先
端に近い側面で半導体片1の側面に近触してろう付は中
の半導体片1が横方向に大きく移動を防ぐ。従って突起
5は少なくとも3個所に設けられる必要がある。なお支
持板3は半導体片と反対の側にも突起7を設けてもよく
、突起7は、例えばセラミックからなる中間絶縁板8と
のろう付けの際のろう!9の厚さを規定する。この中間
絶縁板7は容器の基板10とろう層11によりろう付番
プされている。半導体片1は、上面の電極が図示しない
が外部引出し端子に接続されており、樹脂封止あるいは
ハーメチック封止によりパッケージ12の中に封入され
る。
おり、例えば0.5〜2mm の厚さを有する金属支持
板3とろう付けされる。支持板3には2種類の突起4,
5が形成されており、突起4は半導体片1の下側にあっ
てその表面2に接触するのでろう層6の厚さを規定する
もので20〜100μ毎の高さを有する。従って突起4
は少なくとも2個所に設けられる。突起5は突起4より
も高く、例えば200μmの高さに突出しておりその先
端に近い側面で半導体片1の側面に近触してろう付は中
の半導体片1が横方向に大きく移動を防ぐ。従って突起
5は少なくとも3個所に設けられる必要がある。なお支
持板3は半導体片と反対の側にも突起7を設けてもよく
、突起7は、例えばセラミックからなる中間絶縁板8と
のろう付けの際のろう!9の厚さを規定する。この中間
絶縁板7は容器の基板10とろう層11によりろう付番
プされている。半導体片1は、上面の電極が図示しない
が外部引出し端子に接続されており、樹脂封止あるいは
ハーメチック封止によりパッケージ12の中に封入され
る。
組立ての際は、各部分10.8.3. lは基板1゜か
ら上の方に向けて順次ろう付けされるので、ろう層11
.9.6 を形成するろうは順次融点が低くなるように
選ばれる。
ら上の方に向けて順次ろう付けされるので、ろう層11
.9.6 を形成するろうは順次融点が低くなるように
選ばれる。
突起4,5あるいは7はプレスを用いて支持板3に形成
することができる。
することができる。
(発明の効果)
以上述べたように本発明は半導体片とろう付けされる金
属支持板にろう層の厚さを規定する突起と、半導体片の
横方向への移動を阻止する突起とを設けたものであり、
これによりろう付は時の荷重をある値以上にずればろう
層の厚さが一定になり、適切な厚さにすることにより半
導体装置のくり返し負荷耐量のばらつきを少なくするこ
とができる。またろう何時の半導体片の位置ずれを組立
治具によらないで防いで正確な位置決めができるので組
立治具の機造の簡略化が可能になるなど、得られる効果
は極めて高い。
属支持板にろう層の厚さを規定する突起と、半導体片の
横方向への移動を阻止する突起とを設けたものであり、
これによりろう付は時の荷重をある値以上にずればろう
層の厚さが一定になり、適切な厚さにすることにより半
導体装置のくり返し負荷耐量のばらつきを少なくするこ
とができる。またろう何時の半導体片の位置ずれを組立
治具によらないで防いで正確な位置決めができるので組
立治具の機造の簡略化が可能になるなど、得られる効果
は極めて高い。
第1図は本発明の一実施例の断面図である。
コ、:半導体片、3:金属支持板、4,5,7:突起、
6,9:ろう層。 0 才1図
6,9:ろう層。 0 才1図
Claims (1)
- 1)半導体片が金属支持板上にろう付けされるものにお
いて、支持板が半導体片に面する側に少なくとも2個所
で半導体表面に当接する突起と、該突起よりも高く少な
くとも3個所で前記半導体片の側面に近接する突起とを
備えたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58110473A JPS601837A (ja) | 1983-06-20 | 1983-06-20 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58110473A JPS601837A (ja) | 1983-06-20 | 1983-06-20 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS601837A true JPS601837A (ja) | 1985-01-08 |
Family
ID=14536598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58110473A Pending JPS601837A (ja) | 1983-06-20 | 1983-06-20 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS601837A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62141976A (ja) * | 1985-12-17 | 1987-06-25 | Touou Denki Kk | 電圧スイツチング形d級発振回路 |
US5621243A (en) * | 1993-12-28 | 1997-04-15 | Hitachi, Ltd. | Semiconductor device having thermal stress resistance structure |
FR2787920A1 (fr) * | 1998-12-28 | 2000-06-30 | Alstom | Procede d'assemblage d'une puce a un element de circuit par brasage |
JP2008282834A (ja) * | 2007-05-08 | 2008-11-20 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
-
1983
- 1983-06-20 JP JP58110473A patent/JPS601837A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62141976A (ja) * | 1985-12-17 | 1987-06-25 | Touou Denki Kk | 電圧スイツチング形d級発振回路 |
US5621243A (en) * | 1993-12-28 | 1997-04-15 | Hitachi, Ltd. | Semiconductor device having thermal stress resistance structure |
FR2787920A1 (fr) * | 1998-12-28 | 2000-06-30 | Alstom | Procede d'assemblage d'une puce a un element de circuit par brasage |
JP2008282834A (ja) * | 2007-05-08 | 2008-11-20 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3292241A (en) | Method for connecting semiconductor devices | |
EP0042417B1 (en) | Fabrication of circuit packages | |
US5057969A (en) | Thin film electronic device | |
US5421081A (en) | Method for producing electronic part mounting structure | |
GB2062963A (en) | Semiconductor chip mountings | |
US5115964A (en) | Method for bonding thin film electronic device | |
US4700879A (en) | Method for manufacturing semiconductor power modules with an insulated contruction | |
US3105868A (en) | Circuit packaging module | |
JPS601837A (ja) | 半導体装置 | |
JPS6335099B2 (ja) | ||
JPH1050928A (ja) | 半導体装置およびその製造方法 | |
JPH0677631A (ja) | チップ部品のアルミ基板への実装方法 | |
JPH0621110A (ja) | 半導体チップの組立治具 | |
JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 | |
JPS5874272A (ja) | 高密度配線のはんだ付方法 | |
CN118664005A (zh) | 集成电路微型金属块焊接工艺方法 | |
JPH03156935A (ja) | 混成集積回路におけるダイボンディング方法 | |
JPS63275128A (ja) | 半導体装置 | |
JPH1177559A (ja) | ヒータテーブル | |
JPS63194342A (ja) | 半導体チツプの実装方法 | |
JPH05175694A (ja) | 半導体素子の実装方法 | |
JPH0878477A (ja) | ボンディングツ−ル | |
JPH02126661A (ja) | 半導体装置 | |
JPS6038806A (ja) | チツプコンデンサ | |
JPS5911635A (ja) | 金属コ−テイング膜の製造方法 |