KR101074550B1 - 파워 모듈 및 그의 제조 방법 - Google Patents

파워 모듈 및 그의 제조 방법 Download PDF

Info

Publication number
KR101074550B1
KR101074550B1 KR1020090132958A KR20090132958A KR101074550B1 KR 101074550 B1 KR101074550 B1 KR 101074550B1 KR 1020090132958 A KR1020090132958 A KR 1020090132958A KR 20090132958 A KR20090132958 A KR 20090132958A KR 101074550 B1 KR101074550 B1 KR 101074550B1
Authority
KR
South Korea
Prior art keywords
power module
layer
power
solder
ceramic coating
Prior art date
Application number
KR1020090132958A
Other languages
English (en)
Other versions
KR20110076286A (ko
Inventor
김영평
임헌창
장동근
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020090132958A priority Critical patent/KR101074550B1/ko
Publication of KR20110076286A publication Critical patent/KR20110076286A/ko
Application granted granted Critical
Publication of KR101074550B1 publication Critical patent/KR101074550B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 파워 모듈 및 그의 제조 방법에 관한 것이다.
따라서, 본 발명의 파워 모듈은 베이스 기판과; 상기 베이스 기판 상부에 형성된 세라믹 코팅층과; 상기 세라믹 코팅층 상부에 형성되고 이격된 도전층들과; 상기 도전층들 상부 각각에 솔더층으로 본딩된 파워 칩들을 포함하여 구성된다.
파워, 모듈, 세라믹, 열, 솔더

Description

파워 모듈 및 그의 제조 방법 { Power module and manufacturing method thereof }
본 발명은 열 방출 효율을 증가시킬 수 있고, 제조 공정을 단순화하고, 제조 비용을 줄일 수 있는 파워 모듈 및 그의 제조 방법에 관한 것이다.
파워 모듈은 DC-DC 컨버터와 인버터의 스위칭 부품을 사용한 전력 변환 장치로서 에너지 절약을 위하여 산업상, 가정용 등 많은 부문에 사용된다.
이런 파워 모듈을 사용하는 고객은 고 효율, 낮은 가격, 높은 신뢰성을 요구하고 있어 파워 모듈의 열 성능을 향상과 동시에 신뢰성이 높은 파워 모듈의 개발을 통하여 이를 만족시키기 위해 노력하고 있다.
본 발명은 열 방출 효율을 증가시킬 수 있고, 제조 공정을 단순화하고, 제조 비용을 줄일 수 있는 과제를 해결하는 것이다.
본 발명의 바람직한 양태(樣態)는,
베이스 기판과;
상기 베이스 기판 상부에 형성된 세라믹 코팅층과;
상기 세라믹 코팅층 상부에 형성되고 이격된 도전층들과;
상기 도전층들 상부 각각에 솔더층으로 본딩된 파워 칩들을 포함하여 구성된 파워 모듈이 제공된다.
본 발명의 바람직한 다른 양태(樣態)는,
히트 싱크와;
상기 히트 싱크 상부에 형성된 세라믹 코팅층과;
상기 세라믹 코팅층 상부에 형성되고 이격된 도전층들과;
상기 도전층들 상부 각각에 솔더층으로 본딩된 파워 칩들을 포함하여 구성된 파워 모듈이 제공된다.
본 발명의 파워 모듈은 파워 칩에서 베이스 기판까지의 두께가 얇아져, 파워 칩에서 발생된 열이 방출 경로가 짧아 열 방출 효율을 증가시킬 수 있는 효과가 있 다.
본 발명의 파워 모듈은 절연내압 특성을 만족하는 최소화의 세라믹 두께를 사용할 수 있어 열 저항을 감소시킬 수 있는 효과가 있다.
본 발명의 파워 모듈은 신뢰성에 취약했던 세라믹 기판과 베이스 기판의 접합층을 제거함으로써 신뢰성을 향상시킬 수 있는 효과가 있다.
본 발명의 파워 모듈은 구성요소를 줄일 수 있어 제조 공정을 단순화할 수 있고, 제조 비용을 줄일 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 1은 본 발명에 따른 파워 모듈의 개략적인 단면도로서, 베이스 기판(100)과; 상기 베이스 기판(100) 상부에 세라믹 코팅층(110)과; 상기 세라믹 코팅층(110) 상부에 형성되고 이격된 제 1과 2 도전층(121,122)과; 상기 제 1과 2 도전층(121,122) 상부 각각에 제 1과 2 솔더층(131,132)으로 본딩된 제 1과 2 파워 칩들(151,152)과; 상기 파워 칩들(151,152)을 내장하는 케이스(180)와; 상기 케이스(180) 상부에 형성된 제 1 터미널 단자(161a)에 연결되고, 상기 제 1 도전층(121)에 제 3 솔더층(133)으로 연결된 제 1 핀(161)과; 상기 케이스(180) 상부에 형성된 제 2 터미널 단자(161b)에 연결되고, 상기 제 2 도전층(122)에 제 4 솔더층(134)으로 연결된 제 2 핀(162)과; 상기 제 1 파워 칩(151)과 제 2 도전층(122) 에 본딩되어 있고, 상기 제 2 파워 칩(152)과 상기 제 2 핀(162)에 본딩되어 있는 와이어들(191,192)과; 상기 케이스(180) 내부에 충전된 겔(170)을 포함하여 구성된다.
여기서, 본 발명의 파워 모듈은 상기 제 1과 2 파워 칩들(151,152)과 같이, 2개의 파워 칩들은 최소 단위이고, 2개의 파워 칩들만 내장된 것이 아니고, 복수개의 파워 칩을 내장할 수 있는 것이다.
즉, 본 발명의 파워 모듈은 베이스 기판(100)과; 상기 베이스 기판(100) 상부에 저온 분사(Cold spray) 코팅된 세라믹 코팅층(110)과; 상기 세라믹 코팅층(110) 상부에 형성되고 이격된 도전층들(121,122)과; 상기 도전층들(121,122) 상부 각각에 솔더층(131,132)으로 본딩된 파워 칩들을 포함하여 구성되는 것이다.
그리고, 파워 모듈은 정류 특성을 가지는 다이오드들이 실장될 수 있다.
또, 상기 세라믹 코팅층(110)은 전기적 절연이 확보되고, 열을 외부로 방열할 수 있는 높은 절연저항과 열전도율이 높은 재료를 적용하는 형성하는 것이 바람직하며, 특히, SiO2, Al2O3, AlN, Si3N4, BeO 중 하나로 형성된 세라믹 코팅층을 적용하는 것이 바람직하다.
그리고, 상기 세라믹 코팅층(110)은 SiO2, Al2O3, AlN, Si3N4, BeO 중 하나를 포함하는 세라믹 분말을 페이스트 상태로 인쇄 또는 제트(Jet) 분사 방법으로 형성되어진 세라믹 코팅층으로 구성할 수도 있다.
또한, 상기 도전층들(121,122)은 STC(Sputtered Thick Coating)을 이용하여 전기 전도성과 열 전도율이 좋은 Cu, Al, Au, Ag, Ti, V/Ni 중 하나 또는 둘 이상 이상이 적층되어진 도전층인 것이 바람직하다.
더불어, 상기 베이스 기판(100)의 재질은 Cu, Al, Tu, SiC, AlSiC, Al Clad Cu 중 하나인 것이 바람직하다.
게다가, 상기 솔더층은 SnAg, SnAgCu의 합금 솔더 페이스트(Solder Paste) 또는 솔더 플리폼(Solder Preform), Ag, 바나듐 니켈, 실버(Silver), SnAg, SnAgCu 합금 중 하나로 이루어진 솔더층인 것이 바람직하다.
여기서, 상기 Ag, 바나듐 니켈, 실버(Silver), SnAg, SnAgCu 합금은 STC(Sputtered Thick Coating)을 이용하여 솔더층을 형성할 수 있다.
도 2a 내지 도 2d는 본 발명에 따라 파워 모듈을 제조하는 방법을 설명하기 위한 개략적인 단면도로서, 먼저, 베이스 기판(100) 상부에 세라믹 코팅층(110)을 코팅하고, 상기 세라믹 코팅층(110) 상부에 이격된 제 1과 2 도전층(121,122)을 형성한다.(도 2a)
상기 제 1과 2 도전층(121,122)은 STC(Sputtered Thick Coating) 기술을 이용하여 전기 전도 금속층으로 형성하는 것이 바람직하다.
그리고, 상기 세라믹 코팅층(110)은 저온 분사(Cold spray) 코팅되는 것이 바람직하다.
그 다음, 상기 제 1과 2 도전층(121,122) 상부 각각에 제 1과 2 솔더 층(131,132)을 형성한다.(도 2b)
이후, 상기 제 1과 2 솔더층(131,132) 각각에 제 1과 2 파워 칩(151,152)을 본딩한다.(도 2c)
즉, 본 발명의 파워 모듈을 제조하는 방법은 전술된 도 2a 내지 도 2c의 공정을 포함하여 구성된다.
계속된 공정을 수행하여, 도 2d와 같은 구조를 형성할 수 있다.
즉, 상기 파워 칩들(151,152)을 내장하는 케이스(180), 상기 케이스(180) 상부에 형성된 제 1 터미널 단자(161a)에 연결되고 상기 제 1 도전층(121)에 제 3 솔더층(133)으로 연결된 제 1 핀(161), 상기 케이스(180) 상부에 형성된 제 2 터미널 단자(161b)에 연결되고 상기 제 2 도전층(122)에 제 4 솔더층(134)으로 연결된 제 2 핀(162), 상기 제 1 파워 칩(151)과 제 2 도전층(122)에 본딩되어 있고 상기 제 2 파워 칩(152)과 상기 제 2 핀(162)에 본딩되어 있는 와이어들(191,192)과, 상기 케이스(180) 내부에 충전된 겔(170)을 형성한다.
그리고, 상기 케이스(180), 제 1 터미널 단자(161a), 제 3 솔더층(133), 제 1 핀(161), 제 2 터미널 단자(161b), 제 4 솔더층(134), 제 2 핀(162), 와이어들(191,192)과 겔(170)을 형성하는 공정은 파워 모듈을 구성하는 일례의 방법으로 다양하게 변형될 수 있다.
도 3은 본 발명에 따른 비교예의 파워 모듈을 제조하는 일부 방법을 설명하기 위한 개략적인 단면도이고, 도 5는 본 발명에 따른 실시예의 파워 모듈을 제조 하는 일부 방법을 설명하기 위한 개략적인 단면도이다.
비교예의 파워 모듈의 제조 방법은 도 3과 같이, 베이스 기판(300) 상부에 하부 솔더층(301)을 형성하고, 상기 베이스 기판(300)과 별도로 준비된 세라믹 기판(311)의 구리층(미도시) 상부에 상부 솔더층(312)을 형성한 다음, 상기 상부 솔더층(312)에 파워 칩(320)을 본딩한다.
여기서, 본 발명은 상기 베이스 기판(300)을 히트 싱크로 적용할 수 있다.
그 후, 상기 파워 칩(320)이 본딩된 세라믹 기판(311)을 상기 베이스 기판(300) 상부에 형성된 하부 솔더층(301)에 본딩하는 공정을 수행한다.
여기서, 상기 세라믹 기판(313)의 하부에는 구리층이 형성되어 있다.
계속하여, 상기 세라믹 기판(311)이 본딩된 베이스 기판(300)을 소정온도에서 솔더링한다.
그리고, 본 발명의 파워 모듈의 제조 방법은 도 5에 도시된 바와 같이, 베이스 기판(100) 상부에 저온 분사(Cold spray)하여 세라믹 코팅층을 코팅하고, 상기 세라믹 코팅층 상부에 스퍼터링 증착 및 패터닝 공정을 수행하여 도전층들을 형성하고, 상기 도전층들 상부 각각에 솔더층(120)을 형성한 다음, 상기 솔더층(120) 각각에 파워 칩들(150)을 본딩한다.
그 후, 상기 파워 칩들(150)이 본딩된 베이스 기판(100)을 소정온도에서 솔더링한다.
도 4는 본 발명에 따른 비교예의 파워 모듈의 일부 단면도이고, 도 6은 본 발명에 따른 실시예의 파워 모듈의 일부 단면도이다.
비교예의 파워 모듈은 도 4에 도시된 바와 같이, 베이스 기판(300) 상부에 하부 솔더층(301)이 형성되어 있고, 상기 하부 솔더층(301) 상부에 세라믹 기판(311)의 하부에 형성된 구리층(313)이 본딩되어 있으며, 상기 세라믹 기판(311) 상부에 구리층(312a,312b)이 형성되어 있다.
여기서, 상기 세라믹 기판(311)과; 상기 세라믹 기판(311)의 하부 및 상부에 형성된 구리층(312a,312b,313)을 DBC(Direct Bonded Copper)(310)라 지칭할 수 있다.
그리고, 본 발명의 파워 모듈은 도 6과 같이, 베이스 기판(100) 상부에 세라믹 코팅층(110)과 도전층(121,122)이 형성되어 있다.
그러므로, 비교예의 파워 모듈은 파워 칩에서 발생된 열이 상부 솔더층, 구리층(312a,312b), 세라믹 기판(311), 구리층(313), 하부 솔더층(301)을 통하여 베이스 기판(300)에 전달되는 열 방출 경로를 갖는다.
즉, 비교예의 파워 모듈은 Power Semiconductor(R1), Soler 1(R2), Ceramic 기판 Conductor 1(R3), Ceramic(R4), Ceramic 기판 Conductor 2(R5), Soler 2(R6), Base plate(R7)로 구성된 열 방출 경로를 갖는다.
반면에, 본 발명의 파워 모듈은 파워 칩에서 발생된 열이 솔더층, 도전층(121,122), 세라믹 코팅층(110)을 통하여 베이스 기판(300)에 전달되는 열 방출 경로를 갖는다.
즉, 본 발명의 파워 모듈은 Power Semiconductor(R1), Soler 1(R2), Conductor 1(R3), Ceramic(R4), Base plate(R5)로 구성된 열 방출 경로를 갖는다.
따라서, 본 발명의 파워 모듈은 비교예의 파워 모듈보다도 파워 칩에서 베이스 기판까지의 두께가 얇아져, 파워 칩에서 발생된 열이 방출 경로가 비교예의 파워 모듈보다 짧아 열 방출 효율을 증가시킬 수 있는 장점이 있다.
한편, 도 6의 도전층(121,122)은 알루미늄(Al)층을 형성하고 그 알루미늄층 상부에 구리(Cu)층이 적층된 구조로 구성될 수 있다.
그리고, 비교예의 파워 모듈은 세라믹 기판(311)의 두께(t1)가 두껍고, 본 발명의 파워 모듈은 세라믹 코팅층(110)의 두께(t2)가 얇아, 절연내압 특성을 만족하는 최소화의 세라믹 두께를 사용할 수 있어 열 저항을 감소시킬 수 있는 장점이 있다.
여기서, 상기 세라믹 코팅층(110)의 두께(t2)는 절연내압 특성을 만족시키기 위하여 50㎛ ~ 200㎛인 것이 바람직하고, 이 범위 이외에서는 절연내압 특성이 만족되지 않는다.
또한, 전술된 바와 같이, 본 발명의 파워 모듈은 비교예의 파워 모듈과 대비하여 신뢰성에 취약했던 세라믹 기판과 베이스 기판의 접합층을 제거함으로써 신뢰성을 향상시킬 수 있는 장점이 있다.
즉, 상기 세라믹 기판과 베이스 기판의 접합층인 솔더는 박리 및 크랙이 발생될 수 있으므로, 파워 모듈의 신뢰성을 저하시키는 요인이 된다.
더불어, 본 발명은 파워 모듈의 구성요소를 줄일 수 있어 제조 공정을 단순화할 수 있고, 제조 비용을 줄일 수 있는 장점이 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도 1은 본 발명에 따른 파워 모듈의 개략적인 단면도
도 2a 내지 도 2d는 본 발명에 따라 파워 모듈을 제조하는 방법을 설명하기 위한 개략적인 단면도
도 3은 본 발명에 따른 비교예의 파워 모듈을 제조하는 일부 방법을 설명하기 위한 개략적인 단면도
도 4는 본 발명에 따른 비교예의 파워 모듈의 일부 단면도
도 5는 본 발명에 따른 실시예의 파워 모듈을 제조하는 일부 방법을 설명하기 위한 개략적인 단면도
도 6은 본 발명에 따른 실시예의 파워 모듈의 일부 단면도

Claims (8)

  1. 베이스 기판과;
    상기 베이스 기판 상부에 형성된 세라믹 코팅층과;
    상기 세라믹 코팅층 상부에 형성되고 이격된 제 1과 2 도전층들과;
    상기 제 1과 2 도전층들 상부 각각에 솔더층으로 본딩된 제 1과 2 파워 칩들과;
    상기 제 1과 2 파워 칩들을 내장하는 케이스와;
    상기 케이스 상부에 형성된 제 1 터미널 단자에 연결되고, 상기 제 1 도전층에 제 3 솔더층으로 연결된 제 1 핀과;
    상기 케이스 상부에 형성된 제 2 터미널 단자에 연결되고, 상기 제 2 도전층에 제 4 솔더층으로 연결된 제 2 핀과;
    상기 제 1 파워 칩과 상기 제 2 도전층에 본딩되어 있고, 상기 제 2 파워 칩과 상기 제 2 핀에 본딩되어 있는 와이어들과;
    상기 케이스 내부에 충전된 겔을 포함하여 구성된 파워 모듈.
  2. 청구항 1에 있어서,
    상기 기판은,
    히트 싱크인 파워 모듈.
  3. 청구항 1 또는 2에 있어서,
    상기 세라믹 코팅층은,
    SiO2, Al2O3, AlN, Si3N4, BeO 중 하나로 형성된 세라믹 코팅층인 것을 특징으 로 하는 파워 모듈.
  4. 청구항 1 또는 2에 있어서,
    상기 세라믹 코팅층은,
    SiO2, Al2O3, AlN, Si3N4, BeO 중 하나를 포함하는 세라믹 분말을 페이스트 상태로 인쇄 또는 제트(Jet) 분사 방법으로 형성되어진 세라믹 코팅층인 것을 특징으로 하는 파워 모듈.
  5. 청구항 1 또는 2에 있어서,
    상기 도전층들은,
    Cu, Al, Au, Ag, Ti, V/Ni 중 하나 또는 둘 이상이 적층되어진 도전층인 것을 특징으로 하는 파워 모듈.
  6. 청구항 1 또는 2에 있어서,
    상기 솔더층은,
    SnAg, SnAgCu의 합금 솔더 페이스트(Solder Paste) 또는 솔더 플리폼(Solder Preform), Ag, 바나듐 니켈, 실버(Silver), SnAg, SnAgCu 합금 중 하나로 이루어진 솔더층인 것을 특징으로 하는 파워 모듈.
  7. 청구항 1 또는 2에 있어서,
    상기 베이스 기판은,
    Cu,Al,Tu, AlSiC, Al Clad Cu 중 하나인 것을 특징으로 하는 파워 모듈.
  8. 청구항 1 또는 2에 있어서,
    상기 세라믹 코팅층의 두께는,
    50㎛ ~ 200㎛인 것을 특징으로 하는 파워 모듈.
KR1020090132958A 2009-12-29 2009-12-29 파워 모듈 및 그의 제조 방법 KR101074550B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090132958A KR101074550B1 (ko) 2009-12-29 2009-12-29 파워 모듈 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090132958A KR101074550B1 (ko) 2009-12-29 2009-12-29 파워 모듈 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110076286A KR20110076286A (ko) 2011-07-06
KR101074550B1 true KR101074550B1 (ko) 2011-10-17

Family

ID=44916204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090132958A KR101074550B1 (ko) 2009-12-29 2009-12-29 파워 모듈 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101074550B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101409709B1 (ko) * 2012-10-31 2014-06-19 삼성전기주식회사 전력반도체모듈

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017126590A1 (de) * 2017-11-13 2019-05-16 Doduco Solutions Gmbh Verfahren zum Herstellen einer Bodenplatte für ein Elektronikmodul

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370398B1 (ko) 2000-06-22 2003-01-30 삼성전자 주식회사 전자 및 ｍｅｍｓ 소자의 표면실장형 칩 규모 패키징 방법
KR100790527B1 (ko) 2006-07-27 2008-01-02 주식회사 네패스 웨이퍼레벨 패키지 및 그 제조 방법
US20080224329A1 (en) 2007-03-13 2008-09-18 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370398B1 (ko) 2000-06-22 2003-01-30 삼성전자 주식회사 전자 및 ｍｅｍｓ 소자의 표면실장형 칩 규모 패키징 방법
KR100790527B1 (ko) 2006-07-27 2008-01-02 주식회사 네패스 웨이퍼레벨 패키지 및 그 제조 방법
US20080224329A1 (en) 2007-03-13 2008-09-18 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101409709B1 (ko) * 2012-10-31 2014-06-19 삼성전기주식회사 전력반도체모듈

Also Published As

Publication number Publication date
KR20110076286A (ko) 2011-07-06

Similar Documents

Publication Publication Date Title
KR101289196B1 (ko) 전력 모듈 패키지 및 그 제조방법
KR101204187B1 (ko) 소성 접합을 이용한 파워 모듈 및 그 제조 방법
US8324726B2 (en) Semiconductor device, electrode member and electrode member fabrication method
EP3157053B1 (en) Power module
CN107305875B (zh) 双向半导体封装件
CN101789404A (zh) 散热器
US20160118314A1 (en) Power module and method of packaging the same
US9105611B2 (en) Power module package
JP2016046497A (ja) パワー半導体装置及びパワー半導体装置の製造方法
TWI446462B (zh) 功率模組
KR101074550B1 (ko) 파워 모듈 및 그의 제조 방법
JP2017220663A (ja) 電子部品パッケージおよびその製造方法
JP5477157B2 (ja) 半導体装置
CN212587507U (zh) 采用多芯片堆叠结构的功率分立器件
CN111799251B (zh) 采用多芯片堆叠结构的功率分立器件及其制备方法
JP3972519B2 (ja) パワー半導体モジュール
KR20220139385A (ko) 일렉트로닉 모듈 및 일렉트로닉 모듈의 제조 방법
JP4088394B2 (ja) 絶縁回路基板およびそれを用いた半導体装置
CN206639791U (zh) 芯片封装器件
JP2015115470A (ja) セラミック配線基板及びその製造方法
CN217983321U (zh) 一种双面散热的半导体芯片封装结构
CN216413084U (zh) 具有高散热性的发光二极管封装结构
CN110137092B (zh) 功率半导体器件制作方法及功率半导体器件
KR101198848B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2001358244A (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee