JP4088394B2 - 絶縁回路基板およびそれを用いた半導体装置 - Google Patents

絶縁回路基板およびそれを用いた半導体装置 Download PDF

Info

Publication number
JP4088394B2
JP4088394B2 JP27572199A JP27572199A JP4088394B2 JP 4088394 B2 JP4088394 B2 JP 4088394B2 JP 27572199 A JP27572199 A JP 27572199A JP 27572199 A JP27572199 A JP 27572199A JP 4088394 B2 JP4088394 B2 JP 4088394B2
Authority
JP
Japan
Prior art keywords
conductor
insulating substrate
electric field
bonding material
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27572199A
Other languages
English (en)
Other versions
JP2001102521A (ja
Inventor
義彦 小池
英雄 清水
忠雄 九嶋
明 田中
隆一 斉藤
茂晴 野々山
忠昭 苅谷
譲 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP27572199A priority Critical patent/JP4088394B2/ja
Publication of JP2001102521A publication Critical patent/JP2001102521A/ja
Application granted granted Critical
Publication of JP4088394B2 publication Critical patent/JP4088394B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Structure Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、パワー半導体モジュール等のパッケージ内部で絶縁を確保する絶縁回路基板、およびそれを用いた半導体装置に関する。
【0002】
【従来の技術】
従来からIGBT,ダイオード,GTO,トランジスタ等の半導体素子を絶縁容器内に密封して構成した半導体モジュールが知られている。これらの素子はその耐圧や電流容量に応じて各種インバータ装置などに応用されている。モジュールの内部と外部はモジュール内部にアルミナ(Al23)や窒化アルミ(AlN)などの絶縁基板を介しベースと電気回路を絶縁する構造として実装の容易性を向上させるている。これらの素子の中でもIGBTは電圧制御型の素子であるので制御が容易であり、大電流の高周波動作が可能であるなどの利点を有している素子である。近年IGBT素子の大容量化が進み、従来のGTOがカバーしていた領域まで性能が向上して来ている。モジュールの大電流化に伴い、モジュール内部で使用する半導体素子の大型化や多チップ化のためモジュール内部で使用する絶縁板の大面積化が進んでいる。大面積化の問題を解決するため、特開平5− 152461号に示す様にモジュール絶縁基板に接合した導体電極の終端を段部を介して薄肉とする方法や、特公平7−77989 号に示す様に導体電極板と絶縁基板を接合する接合材の端部を導体電極板より外側にする方法などで導体電極、あるいは接合材と絶縁基板界面で極大になる応力を低減させ、絶縁板の熱サイクルによる割れの発生を抑える方法が取られていた。また、モジュールの高耐圧化に伴い、モジュール内部の絶縁耐量を高くする必要がある。特にベースと電気回路との絶縁では10kVクラスの耐量も要求されてきている。この問題を解決するため、一般的に絶縁基板を厚くして電界強度を緩和する方法や、回路パターンから絶縁基板端部までの沿面距離を長くする方法で平均電界強度を下げて対策していた。
【0003】
【発明が解決しようとする課題】
しかしながら、絶縁耐量の向上のためには絶縁劣化の起点となる局部電界強度を下げる必要がある。絶縁回路基板を半導体装置で使用する多くの場合は、絶縁回路基板全体をシリコーンゲルなどの有機樹脂で被服する。樹脂で被服した構造では絶縁破壊の前駆現象として局部的に電界強度が大きい電界集中部でコロナ放電が発生し、樹脂中にボイドや電気トリーを発生させる。電圧が連続して課電される場合は、放電も連続して発生し、トリーが成長して絶縁劣化に至る。これらの現象は平成5年の電気学会(予稿集第3分冊,80項)などで報告されている。このことからも半導体装置内部の電界集中をなくすことが必須であることが判る。半導体装置内部で電圧が課電された場合、電界が集中場所は絶縁回路基板の沿面部分、より詳細には絶縁基板の沿面部分に接した導体電極の終端部分になる。しかし、上記従来技術の絶縁基板の割れに対して対策した導体電極終端部の形状を薄肉化する方法や接合材を導体電極の外側に配置する方法では導体電極間 (回路側の電極間に電圧を課電した場合)や、導体電極と絶縁基板裏面の電極間(電気回路とベース間に電圧を課電した場合)の導体電極の終端部形状が薄く鋭角になるため電界を集中させ絶縁耐量を低下させる問題がある。また、絶縁基板上の導電体終端で最も絶縁基板に近く、薄い層である接合材の終端形状に関しては局部電界を抑える検討がされていなかった。
【0004】
一方、平均電界強度下げるため絶縁基板を厚くする方法では絶縁基板の熱伝導が導体電極より小さい(例えば、導体電極として一般的に使用される銅の熱伝導率は398W/mKに対し絶縁基板のアルミナは36W/mK、AlNは175W/mKと1/2以下となる)ためモジュールの熱抵抗を上昇させてしまう問題がある。また、沿面距離を大きくして絶縁耐量を向上させる方法ではモジュールが大型になる問題がある。
【0005】
本発明の目的は、絶縁回路基板の導体電極終端部への電界集中を抑制することで、絶縁基板の厚さや沿面距離を大きくしないで絶縁耐量の高い絶縁回路基板を提供し、この絶縁回路基板を使用することで絶縁耐量の高い半導体モジュールを提供することにある。
【0006】
【課題を解決するための手段】
絶縁耐量の向上のためには電界の集中をなくし平均的に電界をかける必要がある。特に絶縁基板の沿面部分の電界集中を抑える必要がある。そのために導体電極を含む導電体終端の厚さを10μm以上とした。導電体終端厚さが10μm以上の場合、最大電界強度はほとんど変化せず、最大電界強度を抑えるためには絶縁基板の厚さを厚くする必要がある。つまり、最大電界強度を決める主要因が絶縁基板厚さとなる。一方、導電体終端の厚さが10μmより小さくなると電界強度が急激に大きくなり絶縁基板の厚さより導電体終端の厚さが最大電界強度を決める主要因となる。この結果より導電体の終端の厚さを10μm以上にすれば、絶縁基板厚さや導体電極、接合材などの導電体の厚さによって最大電界強度が決まり、沿面部分の平均電界強度とほぼ同じ値とすることができる。これにより絶縁基板端部での電界集中による絶縁耐量の低下を防ぐことができる。
【0007】
接合材の終端部の厚さを10μm以上にするためには接合材と絶縁基板の接触角θが90度以上にする必要がある。また、接触角が90度より小さい場合は、接合材の終端をエッチング等で10μm以下の薄い部分を除去するか、半径が5μm以上の球状とした。この構造においても電界集中による絶縁耐量の低下を防ぐことができる。
【0008】
導電体終端の形状が10μm以上で電界集中を抑えることができる原理は平面形状にもそのまま適用できる。つまり、絶縁基板の沿面部分の導体電極終端辺を上面から見た時の突起形状の幅を10μm以上とすることで電界集中による絶縁耐量の低下を防ぐことができる。
【0009】
絶縁基板の導体電極を接合する接合材、あるいは導体電極の一部を絶縁基板内に埋込む構造としても電界強度の集中を抑えることができる。これは絶縁基板中では電界の集中が起こりずらい性質を利用したもので、電界集中による絶縁耐量の低下を防止できる。また、この構造ではあらかじめ絶縁基板に凹形状を設け、凹部分に接合材を印刷するので熱処理時に接合材の流れ出しがない。これにより、接合層と絶縁基板の反応層がろう材以外の場所に形成されるのを防ぐこともでき、めっき等の後処理で絶縁基板表面に薄い導電体領域を作ることで電界強度を集中させるようなことがない。
【0010】
導電体終端を10μm以上にし、絶縁耐量が極部電界でなく平均電界強度で決まる構造では、導体電極の終端形状で電界強度が決まる。そこで、導体電極終端形状を半径が5μm以上の球状として平均電界強度の低減を図った。球の形状により電界強度は変わるが、導体電極の厚さの1/2の半径で球状にした時に最も電界強度を下げることができる。
【0011】
導体電極を絶縁基板上に接合した後めっき等により表面をコーティングする場合は、導電体のコーティング材が直接絶縁基板沿面部分に形成されないようにした。また、絶縁基板と接合材の反応層にはめっきが付着しやすいため完全に除去する構造とした。めっきによりコーティングする場合は、薄すぎると凹凸をカバーできないこと、逆に厚すぎると剥離が生じるなどの問題があるため厚さを4〜6μm程度にする。この厚さの導電体層が絶縁基板表面に直接付着して4〜6μmの導電体層を形成すると電界集中によりコロナ放電が発生し、連続電圧課電により絶縁破壊が生じる。特に絶縁基板と接合材の反応層にはめっきが付着されやすいため完全に除去するか、めっき工程時にコーティングして付着を防止することで絶縁耐量の低下を防ぐ必要がある。これによって電界集中による絶縁耐量の低下を防ぐことができる。
【0012】
これらの絶縁回路基板を半導体モジュールに使用すると電界集中によるコロナ放電の発生電圧を高くすることができる。半導体モジュール内部の絶縁封止は多くの場合半導体素子と導体電極間を配線したワイヤの劣化を防止するため弾性係数の小さなシリコーンゲルを使用する。しかし、シリコーンゲルはコロナ放電によりボイドなどの欠陥が生じやすい。本発明絶縁回路基板を使用すれば電界集中によるコロナ放電の発生電圧を高くすることができるので、ワイヤーに悪影響を与えないシリコーンゲル封止構造でも絶縁耐量の高い半導体モジュールを製造することができる。
【0013】
【発明の実施の形態】
以下本発明の実施例を図面を用いて説明する。
【0014】
図1は本発明の一実施例で絶縁回路基板の断面図を示す。(a)は絶縁回路基板の全体図、(b)は絶縁基板101と導体電極103との接合端部の拡大断面図を示す。絶縁回路基板はAlN基板からなる絶縁基板101の上下にCu−Ag−Ti合金ろう材からなる接合材102を介して無酸素銅からなる導体電極103を接合して形成する。半導体モジュールに組込んだ時、図面の上面はチップを搭載する面で導体電極103をパターニングして電気回路を形成する下面はベースに接合するために全面に導体電極を形成した構成となる。電気的に絶縁耐量を必要とする場所は、電気回路内での絶縁(上面の導体電極パターン間のA部)と、モジュール内部と外部(上下面導体電極間のB部)になる。各導体電極間に課電した場合、電界が最も集中する場所は導体電極各パターン端のC部になる。(b)にC部の拡大断面図を示す。接合材102にCu−Ag−Ti合金ろう材を使用すると接合のため約800℃の高温で熱処理して接合する。熱処理時に絶縁基板に使用したAlN基板のNとろう材のTiが反応してTiNの層104を形成する。この層により導体電極板103と絶縁基板101は強く接合される。熱処理後、導体電極と接合材の露出部分は耐腐食性向上等の目的でNiめっき105 によってコーティングする。この構造で絶縁基板上にある導電体の終端(本実施例ではろう材とNiめっきを合わせた厚さ)の厚さを10μm以上にすることで電界集中を抑えた。
【0015】
図2に絶縁回路基板の平面図を示す。(a)は半導体装置に組み込む時の実装形態、(b)は電界が最も集中しやすい導体電極端のC部を拡大した平面図を示す。絶縁基板101上には電気回路を構成する導体電極板を接合する。実施例ではエミッタ電極201,コレクタ電極202,ゲート電極203の回路を形成する。コレクタ電極上にはIGBTチップ204とダイオードチップ205を配置し、各チップをAlワイヤ206によって配線する。この基板の回路側と基板の裏面側(モジュールのベース側)の絶縁耐量を向上させるためには各導体電極の終端部(C部)の平面形状も検討する必要がある。(b)にC部の拡大平面図を示す。エミッタ電極201より接合材102を広い面積とすることで、絶縁基板101にかかる熱応力を低減させているが、接合材の終端辺に幅10μm以下の突起207があると急激にその部分の電界が大きくなる。そのため化学エッチングやスパッタエッチングにより突起部先端207を除去し、突起の幅を10μm以上として電界集中による絶縁耐量の低下を防いだ。
【0016】
図3に図1の実施例構造の絶縁回路基板の接合方法を示す。AlN絶縁基板である絶縁基板101の上にCu−Ag−Ti合金ろう材102をパターン印刷した後、無酸素銅電極である導体電極板103をセットし、約800℃で熱処理する。熱処理時にAlN基板101中のNとCu−Ag−Ti合金ろう材102中のTiが反応してTiN層104ができる。熱処理時中、Cu−Ag−Ti合金ろう材102は最初に印刷した場所以外にも溶解して流れ出し201が起こる。従来、ろう材102の流れ出しが少ない基板ではこのままNiめっき105をしていた(従来方法−1)ため、ろう材102の終端がテーパ状になり10μm以下の厚さになる部分があった。本発明では耐ヒートサイクル性向上のために必要な導電体層部分にエッチング用マスク302をし、エッチングすることで流れ出したろう材であるろう材流出領域301を除去する。この時Cu−Ag−Ti合金ろう材102と反応層(TiN)104のエッチング速度が違うため反応層が残る。絶縁基板101中に形成されたTiN層104には電界が集中しないため従来はこのままNiめっき105をする方法が取られていた(従来方法−2)。しかし、TiN層104上にもNiめっき105が部分的に付着し、導電体としての終端部分の厚さが10μm以下になる部分があった。本方法では例えばTiN層104を接合材とは別のエッチング液を用い、別途除去した後Niめっき105することで導電体としての終端部分の厚さを10μm以上とすることで電界集中を抑えた。
【0017】
図4に導体終端厚さと最大電界強度の関係を示す。導電体終端厚さが10μm以上の場合、最大電界強度はほとんど変化せず、最大電界強度を抑えるためには絶縁基板の厚さを厚くする必要がある。つまり、最大電界強度を決める主要因が絶縁基板厚さとなる。一方、厚さが10μmより小さくなると電界強度が急激に大きくなり絶縁基板の厚さより終端の厚さが最大電界強度を決める主要因となる。図1の実施例構造ではAlN基板の厚さを0.635mm ,導体電極の厚さを0.3mm ,接合材の厚さを0.02mm ,Niめっきの厚さを0.005mm として、導電体終端に配置する材料を変えた試験をした。その結果、導体電極を終端に配置した場合と接合材を終端に配置した場合で絶縁耐量は変わらなかったが、0.005mm のNiめっきの層を終端に配置すると絶縁耐量は低下した。この結果から導体電極の終端の厚さを平均電界強度が電界の支配的要因になる10μm以上とすることで絶縁性を向上させる。また、この傾向は絶縁基板の厚さを変えても変わらない。
【0018】
図5に導体絶縁基板厚さを変えた時の最大電界強度を示す。導体電極膜の終端の厚さが同じでも絶縁基板を厚くすると最大電界強度が低下し、1mm以下でほぼ安定する。しかし、絶縁基板の熱伝導率は銅が398W/mKに対しAlNが175W/mK、アルミナは36W/mKと1/2以下と低いため、モジュールに内蔵した時の熱抵抗を考慮すると絶縁基板を厚くするのは極力避け、導体終端の厚さを制御し最大電界強度を下げることで絶縁耐量を向上させる方が望ましい。
【0019】
図6は本発明の実施例で、接合時流れたろう材をエッチングによって除去し、Niめっきをした構造を示す。(a)は本発明の方法でろう材の10μm以下の領域をエッチングしNiめっきをした構造、(b)は従来方法で流れたろう材上にそのままNiメッキをした構造を示す。ろう材の流出の少ない材料や条件を選定してもろう材終端はテーパーの付く構造となることが多い。そのためエッチング等の加工を加えなければ10μm以上の形状にすることは難しい。
【0020】
図7,図8は本発明の実施例で、図7は接合材102と導体電極103の終端を同じ位置にする構造、図8は接合材102が導体電極103より内側に配置された構造を示す。いずれも流出したろう材と、ろう材と絶縁基板の反応層を除去することで導電体終端を10μm以上にし、電界集中を抑えられる。
【0021】
図9に絶縁基板にアルミナ(Al23)やベリリア(BeO),窒化ケイ素 (Si34)等901を使用した例を示す。(a)は本発明の方法でろう材の10μm以下の領域をエッチングしNiめっきをした構造、(b)は従来方法で流れたろう材上にそのままNiメッキをした構造を示す。これらの絶縁基板では接合材102との反応層が形成されない。しかし、接合材の流れ出し部分で同様な問題が生じるため本発明により絶縁耐量を向上することができる。
【0022】
図10はめっき処理がない場合の実施例を示す。(a)は本発明の方法でろう材の10μm以下の領域をエッチングした構造、(b)は従来方法で流れたろう材上にそのままにした構造を示す。ろう材の終端がテーパー状になっていれば同様な問題が生じるため本発明により絶縁耐量を向上することができる。
【0023】
図11にろう材の終端形状について示す。熱処理による接合では接合材と絶縁基板の接触角はほとんどの場合90度より小さいテーパー形状になる。この場合では必ず導電体厚さが10μm以下の領域ができる。本発明では(a)に示すような接触角θを化学エッチングにより90度以上とした。また、接触角度が90度より小さい(b)の場合でも接合材102の先端を化学エッチングやスパッタエッチングにより半径5μm以上の球状にした。これにより最大電界強度を下げることで絶縁耐量を向上させる方が望ましい。
【0024】
図12(a)に接合材102を絶縁基板101中に埋込んだ実施例を示す。接合層102を埋込むため絶縁基板101はあらかじめ凹構造にしておき、その部分に接合材102をパターン印刷する。次に導体電極103を重ね熱処理することで複合材を形成する。形成された複合材の表裏の電極に電圧を課電した場合の最大電界強度を100%とした電界強度分布模式図を図中に示す。比較のため (b)は接合材を埋込まない場合(c)は接合材を埋込まず、10μm以下の導電体領域がある従来構造の例を示す。絶縁基板中は電界がほぼ均等に分割されるので接合材の下部ではどの構造でも裏面電極までの絶縁基板の厚さ方向で電界がほぼ均等になる。沿面部分では導体部分が絶縁材に埋込まれていれば絶縁基板の端部までの間でほぼ均等に電界が分割される。絶縁基板から出ると導電体膜の形状によって電界分布が影響を受ける。接合材が埋込まれていない構造ではより絶縁基板を出た直後に影響を受けるため導体電極側に電界が集中し、電界強度が高くなる傾向にある。10μm以下の導電体領域があるとその分布はより顕著に先端に集中する。これらの結果から判るように接合材に導電体層の一部を絶縁基板に埋込むことで絶縁耐圧をより向上させることができる。図12では接合材102だけを埋込んだ実施例を示したが、導体電極103を10μm以上絶縁基板101から突出させその一部を埋込むか、完全に埋込んでも同じ効果がある。但し、この方法では絶縁基板101が厚くなるため熱抵抗との相関で最適条件を選ぶ必要がある。また、この方法では接合材領域をあらかじめ凹構造にしているので熱処理中の接合材流れ出しも抑えることができ、接合材102を印刷した場所以外の反応層104もできないのでエッチング工程を省略しても絶縁耐量を低下させることがない利点もある。
【0025】
図13は絶縁基板中に形成されたTiN等の反応層をエッチングしないでそのまま残した実施例を示す。前述したように絶縁基板中では電界がほぼ均等に分割されるので絶縁基板101中に反応層104があっても電界集中に対して影響が少ない。問題はNiめっき等の後処理で反応層104上、つまり絶縁基板表面より上面に導電体膜が形成されることで電界が集中することにある。そこで、めっき処理中に反応層上部をコーティングしめっきの生成を抑えることで電界集中をさせない構造とした。また、熱サイクル時に応力が最も集中する接合材と絶縁基板界面部分をエッチングすることがないの耐ヒートサイクル性が向上する利点もある。
【0026】
図14は接合層以外の部分に形成された反応層上に別の導電体層を形成した実施例を示す。絶縁基板上の導電体層終端が10μm以上あれば電界集中を抑えられるので反応層上に例えば反応層を形成しないろう材1401を塗布するなどして先に形成された反応層を厚くすることで導電体終端を10μm以上にし、電界集中を抑えた。
【0027】
図15,図16は導電体層の終端を球状にした実施例を示す。接合材の先端の電界集中を緩和できれば次に導電体層の終端形状によって平均電界強度が変わる。機械加工時のばりのような厚さ10μm以下の鋭角な突起があると接合材先端と同様に電界集中による絶縁劣化が起こる。導体膜先端の形状を加工する方法とし接合前の銅板の終端を半径5μm以上の球状にしたり図16に示すように銅板の終端を折り返して球状の半径をより大きくする方法がある。
【0028】
図17は導電体膜を積層構造にした実施例を示す。絶縁基板101と導電体層103を接合した界面の耐熱サイクル向上のために導電体層として使用する銅板と絶縁基板との間に干渉層1301を設ける構造がある。この場合も導電体層103と干渉層1701の界面や接合層102の先端が10μm以下の鋭角な部分があると接合材先端と同様に電界集中による絶縁劣化が起こる。図15にも示したように積層構造の先端を球状にすると電界集中を抑えることができる。
【0029】
図18は導電体層をメッシュ状にした実施例を示す。絶縁基板101に接合材102をパターン印刷した後複数の穴のある導体電極1801をセットして熱処理する。熱処理時に接合材102は導体電極1801の穴1802に溶け出して絶縁基板101に固定される。この実施例では接合材のほとんどの量を導体電極中に吸収するため接合材の厚さを薄く、かつ印刷した領域以外への流出を抑えることができる。これによりエッチングなどの処理を行わなくても接合材の先端形状を制御できる。
【0030】
図19は本発明の絶縁回路基板を半導体装置に使用した実施例を示す。絶縁基板101に導体電極103を図示して接合材で絶縁基板上下に接合した絶縁回路基板上に半導体素子1901を半田1902によって接続する。次にAlワイヤ1903によって絶縁基板上の電気回路を形成する。次に半田1904によって金属ベース1905に絶縁基板を接合、端子1907と樹脂製のケース蓋1908が一体になった端子ブロック1909を半田1906によって絶縁基板上の電気回路に接続する。次に樹脂製のケース1910を取付け、ケース内をシリコーンゲル1911とエポキシ樹脂1912で封止して半導体装置を作製する。完成した半導体装置の絶縁は、端子1907とベース1905間に電圧1914をかけて試験する。この時の絶縁は絶縁基板の厚さ,絶縁基板の沿面,シリコーンゲルのバルクの3箇所で保持される。シリコーンゲルの絶縁耐量は約15kV/mm、絶縁基板で例えばAlN板バルクの絶縁耐量は約20kV/mm。それぞれの厚さやベースまでの距離を1mm以上確保すれば10kV程度の絶縁は十分確保できる。しかし、絶縁基板沿面の導体電極の終端構造が10μm以下の厚さ、あるいは10μm以下の鋭角な突起があるとその部分の局部電界強度が大きく、5kV程度でもコロナ放電が発生、連続して電圧を課電すると絶縁破壊に至る。本発明の終端構造をとれば局部電界の集中がないので10kVでもコロナ放電の発生がなく、絶縁劣化を起こすことはない。
【0031】
図20に本発明の絶縁回路基板で絶縁基板の裏面側(ベース側)に導体電極がない場合の基板を半導体装置に使用した実施例を示す。装置の内部構成は図19とほぼ同じであるが、絶縁基板101に導体電極103を図示して接合材で絶縁基板上面だけに接合し、裏面側は絶縁基板を露出させた半導体装置の構成になる。この構造では絶縁基板を直接冷却できるので熱抵抗を下げられる利点がある。しかし、絶縁基板の強度が弱いため比較的小型の装置にしか適用できない。完成した半導体装置の絶縁は、端子1907と取付けフィン2001間に電圧1914をかけて試験する。この時の絶縁耐量も図19と同じで絶縁基板の厚さ,絶縁基板の沿面,シリコーンゲルのバルクの3箇所で保持される。すなわち、本発明の絶縁回路基板の導体電極終端構造をとれば局部電界の集中がなく絶縁耐量の高い装置を提供することができる。
【0032】
【発明の効果】
本発明によれば絶縁回路基板の電界集中を抑えることができるので絶縁耐量を向上させることができる。
【図面の簡単な説明】
【図1】本発明を適用した絶縁回路基板の実施例断面図。
【図2】本発明を適用した絶縁回路基板の実施例平面図。
【図3】本発明を適用した絶縁回路基板の製造プロセス。
【図4】導電体終端厚さと最大電界強度の関係。
【図5】絶縁基板厚さと最大電界強度の関係。
【図6】本発明を適用した絶縁回路基板の実施例断面図。
【図7】本発明を適用した絶縁回路基板の実施例断面図。
【図8】本発明を適用した絶縁回路基板の実施例断面図。
【図9】本発明を適用した絶縁回路基板の実施例断面図。
【図10】本発明を適用した絶縁回路基板の実施例断面図。
【図11】本発明を適用した絶縁回路基板の実施例断面図。
【図12】本発明を適用した絶縁回路基板の実施例断面図。
【図13】本発明を適用した絶縁回路基板の実施例断面図。
【図14】本発明を適用した絶縁回路基板の実施例断面図。
【図15】本発明を適用した絶縁回路基板の実施例断面図。
【図16】本発明を適用した絶縁回路基板の実施例断面図。
【図17】本発明を適用した絶縁回路基板の実施例断面図。
【図18】本発明を適用した絶縁回路基板の実施例。
【図19】本発明を適用した絶縁回路基板を適用した半導体装置の断面構造。
【図20】本発明を適用した絶縁回路基板を適用した半導体装置の断面構造。
【符号の説明】
101…絶縁基板、102…接合材、103…導体電極板、104…反応層 (TiN)、105…Niめっき、201…エミッタ電極、202…コレクタ電極、203…ゲート電極、204…IGBTチップ、205…ダイオードチップ、206,1903…Alワイヤ、207…接合材の鋭角部分、301…ろう材流出領域、302…エッチング用マスク、901…AlN以外の絶縁基板、1401…ろう材、1701…干渉層、1801…穴付き導体電極板、1802…導体電極板穴、1901…半導体素子、1902,1904,1906…半田、1905…ベース、1907…端子、1908…蓋、1909…端子ブロック、1910…ケース、1911…シリコーンゲル、1912…エポキシ樹脂、2001…冷却フィン。

Claims (4)

  1. 絶縁基板の片面、あるいは両面に導体電極板を接合材によって接合し、導体電極板と接合材の露出部分に導電体のコーティングを施した絶縁回路基板において、絶縁基板上にある導体電極板、接合材及びコーティングで構成される導電体の終端厚さが10μm以上であり、導体電極板の端部よりも接合材の端部が外側に配置された導電体の終端の接合材とコーティングを合わせた厚みが10μm以上であることを特徴とする絶縁回路基板。
  2. 絶縁基板の片面、あるいは両面に導体電極板を接合材によって接合し、導体電極板と接合材の露出部分に導電体のコーティングを施した絶縁回路基板において、絶縁基板上にある導体電極板、接合材及びコーティングで構成される導電体の終端辺にある突起の幅が10μm以上であることを特徴とする絶縁回路基板。
  3. 絶縁基板の片面、あるいは両面に導体電極板を接合材によって接合し、導体電極板と接合材の露出部分に導電体のコーティングを施した絶縁回路基板において、絶縁基板と接合材の反応層の端部が接合材の端部よりも外側に位置し、導電体のコーティングは反応層の露出部分に接合されていないことを特徴とする絶縁回路基板。
  4. 請求項1〜3のいずれか一つに記載の絶縁回路基板をモジュールの内部絶縁に使用した半導体装置。
JP27572199A 1999-09-29 1999-09-29 絶縁回路基板およびそれを用いた半導体装置 Expired - Lifetime JP4088394B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27572199A JP4088394B2 (ja) 1999-09-29 1999-09-29 絶縁回路基板およびそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27572199A JP4088394B2 (ja) 1999-09-29 1999-09-29 絶縁回路基板およびそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2001102521A JP2001102521A (ja) 2001-04-13
JP4088394B2 true JP4088394B2 (ja) 2008-05-21

Family

ID=17559463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27572199A Expired - Lifetime JP4088394B2 (ja) 1999-09-29 1999-09-29 絶縁回路基板およびそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP4088394B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4168114B2 (ja) * 2001-09-28 2008-10-22 Dowaホールディングス株式会社 金属−セラミックス接合体
JP5876970B2 (ja) * 2012-06-19 2016-03-02 アーベーベー・テクノロジー・アーゲー 複数のパワートランジスタを搭載するための基板、およびパワー半導体モジュール
EP3460838B1 (en) * 2016-05-19 2021-02-24 Mitsubishi Materials Corporation Substrate for power modules
WO2021084638A1 (ja) * 2019-10-30 2021-05-06 三菱電機株式会社 気密封止型半導体装置

Also Published As

Publication number Publication date
JP2001102521A (ja) 2001-04-13

Similar Documents

Publication Publication Date Title
US9035453B2 (en) Semiconductor device
US7888173B2 (en) Semiconductor device manufacturing method
US8674492B2 (en) Power module
CN1643691A (zh) 含侧向电气连接的半导体管芯的半导体管芯封装
CN104412382A (zh) 半导体装置
WO2023221970A1 (zh) 功率模块、电源系统、车辆及光伏系统
JP2019186326A (ja) 半導体装置およびその製造方法
JP2002314038A (ja) パワー半導体モジュール
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
KR102199360B1 (ko) 반도체 패키지
JP4088394B2 (ja) 絶縁回路基板およびそれを用いた半導体装置
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP3601529B2 (ja) 半導体装置
KR20170012927A (ko) 반도체 패키지용 클립 및 그 제조방법, 클립을 포함하는 반도체 패키지
JP2005051084A (ja) 半導体チップおよびこれを用いた半導体装置
JP3829641B2 (ja) パワー半導体モジュール
JP7221401B2 (ja) 電気回路基板及びパワーモジュール
JP7419781B2 (ja) 半導体モジュール
KR20120073302A (ko) 회로 장치 및 그의 제조 방법
KR101074550B1 (ko) 파워 모듈 및 그의 제조 방법
JP2016219707A (ja) 半導体装置及びその製造方法
JP2007027308A (ja) 半導体装置
TWI827014B (zh) 封裝結構及內埋功率晶片的電路板組件
CN220934073U (en) Packaging structure of power semiconductor module
JP2000307040A (ja) 絶縁回路基板の製造方法およびそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050425

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050614

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071206

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071218

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071210

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4088394

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term