WO2021084638A1 - 気密封止型半導体装置 - Google Patents

気密封止型半導体装置 Download PDF

Info

Publication number
WO2021084638A1
WO2021084638A1 PCT/JP2019/042508 JP2019042508W WO2021084638A1 WO 2021084638 A1 WO2021084638 A1 WO 2021084638A1 JP 2019042508 W JP2019042508 W JP 2019042508W WO 2021084638 A1 WO2021084638 A1 WO 2021084638A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode pad
semiconductor device
airtight
sealed semiconductor
covering member
Prior art date
Application number
PCT/JP2019/042508
Other languages
English (en)
French (fr)
Inventor
和丈 門脇
邦彦 田尻
智行 谷口
耕三 原田
聡志 奥田
慶久 藤本
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2019/042508 priority Critical patent/WO2021084638A1/ja
Priority to JP2021553948A priority patent/JP7123271B2/ja
Publication of WO2021084638A1 publication Critical patent/WO2021084638A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • This application relates to an airtight sealed semiconductor device.
  • an airtight sealed semiconductor device in which a semiconductor chip is housed in an airtight container.
  • Many of these airtightly sealed semiconductor devices have a pressure contact structure for energizing the semiconductor chip.
  • the pressure contact member is pressed against the electrode pad of the semiconductor chip, the surface of the electrode pad may be scraped to generate metal foreign matter. If this metallic foreign matter reaches the end of the semiconductor chip, which is responsible for electrical insulation, it causes insulation failure.
  • Patent Document 1 a structure in which a terminal portion of a semiconductor chip is covered with an insulating material is disclosed (see, for example, Patent Document 1).
  • a semiconductor device having such a structure since the end portion of the semiconductor chip is covered with an insulating material, it is possible to avoid insulation defects caused by metallic foreign substances.
  • the present application has been made to solve the above-mentioned problems, and in an airtightly sealed semiconductor device having a pressure contact structure, it is possible to avoid insulation defects caused by metallic foreign substances and stabilize electrical characteristics.
  • the purpose is to make it.
  • the airtight-sealed semiconductor device of the present application includes a tubular frame, a cover plate that closes one opening of the frame, a base plate that closes the other opening of the frame, and a cover plate of the base plate. It is provided with a semiconductor chip arranged on a surface facing the surface, and an energizing member which is arranged in pressure contact with the electrode pad and the cover plate of the semiconductor chip and electrically connects the electrode pad and the cover plate. ing.
  • the energizing member includes a conductive covering member that covers the outer periphery of the contact surface with the electrode pad.
  • the energizing member includes a conductive covering member that covers the outer periphery of the contact surface with the electrode pad, it is possible to avoid insulation defects caused by metallic foreign substances and to perform electricity. The characteristics can be stabilized.
  • FIG. 5 is a schematic cross-sectional view of the airtight sealed semiconductor device according to the first embodiment. It is a plan schematic diagram of the airtight sealing type semiconductor device which concerns on Embodiment 1.
  • FIG. It is a side view of the energizing member of Embodiment 1.
  • FIG. It is sectional drawing of the electric current member of Embodiment 1.
  • FIG. It is an assembly drawing of the energizing member of Embodiment 1.
  • It is sectional drawing of the electric current member of Embodiment 1.
  • FIG. It is a characteristic diagram which showed the electric field strength distribution around the electrode pad in Embodiment 1.
  • FIG. It is a characteristic diagram which showed the electric field strength distribution around the electrode pad in Embodiment 1.
  • FIG. It is a characteristic diagram which showed the electric field strength distribution around the electrode pad in Embodiment 1.
  • FIG. It is a characteristic diagram which showed the electric field strength distribution around the electrode pad in Embodiment 1.
  • FIG. It is a top view of the semiconductor chip of Embodiment 3. It is a top view of the semiconductor chip of Embodiment 3. It is sectional drawing of the airtight sealing type semiconductor device which concerns on Embodiment 3.
  • FIG. It is a side view of the energizing member of Embodiment 3. It is a top view of the semiconductor chip of Embodiment 4. It is sectional drawing of the electric current member of Embodiment 4.
  • FIG. It is a perspective view of the energizing member of Embodiment 4. It is sectional drawing of the electric current member of Embodiment 5. It is sectional drawing of the electric current member of Embodiment 6.
  • FIG. 1 is a schematic cross-sectional view of the airtight-sealed semiconductor device according to the first embodiment.
  • the airtight-sealed semiconductor device 1 of the present embodiment is a rectangular tubular frame 2 made of an insulating material, a plate-shaped cover plate 3 which is a first main electrode, and a second main electrode. It includes a plate-shaped base plate 4.
  • the cover plate 3 is closely connected to one opening of the frame 2, and the base plate 4 is closely connected to the other opening of the frame 2.
  • the inside of the container composed of the frame body 2, the cover plate 3, and the base plate 4 is kept airtight, and an inert gas such as nitrogen gas is sealed in the container.
  • Both the cover plate 3 and the base plate 4 are made of a metal material having a small electrical resistivity such as copper.
  • the airtight-sealed semiconductor device 1 is incorporated inside, for example, a power conversion device.
  • a plurality of semiconductor chips 5 are provided on the surface of the base plate 4 facing the cover plate 3.
  • the semiconductor chip 5 is, for example, a diode element, a switching element such as a MOSFET (Metal-Axis-Semiconductor Field-Effective Transistor) or an IGBT (Insulated Gate Bipolar Transistor).
  • MOSFET Metal-Axis-Semiconductor Field-Effective Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • FIG. 2 is a schematic plan view of the airtight-sealed semiconductor device 1 of the present embodiment.
  • FIG. 2 is a schematic plan view of the airtight-sealed semiconductor device 1 as viewed from the cover plate side, excluding the cover plate.
  • FIG. 1 is a schematic cross-sectional view taken along the line AA of FIG.
  • nine semiconductor chips 5 are arranged vertically and horizontally.
  • An energizing member 6 is arranged on each semiconductor chip 5.
  • FIG. 3 is a side view of one energizing member in the present embodiment.
  • the energizing member 6 connects the upper pressure welding member 61 whose upper surface contacts the cover plate 3, the lower pressure welding member 62 whose lower surface contacts the electrode pad 5a, and the side surface of the upper pressure welding member 61 and the side surface of the lower pressure welding member 62. It includes a plurality of connecting plates 63.
  • the connecting plate 63 is fixed to the upper pressure welding member 61 and the lower pressure welding member 62 with screws 64.
  • the energizing member 6 includes a covering member 65 that surrounds the lower pressure contact member 62 at a portion where the lower pressure contact member 62 and the electrode pad 5a come into contact with each other.
  • the upper pressure welding member 61 and the lower pressure welding member 62 are metal prism-shaped members.
  • the connecting plate 63 is a plate-shaped member having a low resistivity such as copper.
  • the covering member 65 is a thin plate-shaped member made of metal.
  • FIG. 4 is a cross-sectional view of the energizing member 6 of the present embodiment.
  • the upper pressure welding member 61 and the lower pressure welding member 62 have a prismatic shape with a hollow central portion, and have a structure in which they are fitted to each other.
  • a spring material 66 is inserted into the cavity of the upper pressure welding member 61.
  • the spring material 66 for example, a metal disc spring can be used. Due to such a structure, the energizing member 6 has elasticity in the vertical direction.
  • the lower pressure contact member 62 is provided with a protruding portion 62a at a portion in contact with the electrode pad 5a.
  • the protrusion 62a has a smaller outer diameter than the other parts of the lower pressure welding member 62.
  • the covering member 65 surrounds the entire circumference of the protruding portion 62a and covers the outer periphery of the contact surface between the electrode pad 5a and the lower pressure contact member 62. Further, the covering member 65 covers up to the outer edge portion of the electrode pad 5a. As shown in FIG. 4, the covering member 65 is a thin metal plate-shaped member, and both ends thereof are bent inward. With such a structure, the covering member 65 has elasticity and surrounds the protruding portion 62a and is fitted between the lower pressure contact member 62 and the electrode pad 5a.
  • FIG. 5 is an assembly drawing of the energizing member of the present embodiment.
  • the spring member 66 is inserted into the cavity of the upper pressure welding member 61, and the upper pressure welding member 61 is inserted into the cavity of the lower pressure welding member 62.
  • the side surface of the upper pressure welding member 61 and the side surface of the lower pressure welding member 62 are connected by the connecting plate 63.
  • the covering member 65 is inserted from below the lower pressure welding member 62.
  • the connecting plate 63 is fixed to the upper pressure welding member 61 and the lower pressure welding member 62 with screws 64. In this way, the energizing member 6 can be assembled.
  • FIG. 5 only the covering member 65 is shown in a cross-sectional view for easy understanding.
  • the energizing member 6 when the energizing member 6 is assembled as an airtight-sealed semiconductor device 1, it is sandwiched between the cover plate 3 and the base plate 4 and pressure is applied in the vertical direction. Since the energizing member 6 has a spring member 66 inside, it has elasticity in the vertical direction. Therefore, the energizing member 6 can press the lower pressure contact member 62 toward the electrode pad 5a by the pressure in the vertical direction. As a result, the electrical connection between the energizing member 6 and the electrode pad 5a can be reliably maintained.
  • the energizing member 6 Since the energizing member 6 has a structure that expands and contracts by the built-in spring material 66, the relative position between the upper pressure welding member 61 and the lower pressure welding member 62 changes by the amount of displacement of the spring material 66. Therefore, as shown in FIG. 5, the bending portion 63a is formed so that the connecting plate 63 is also deformed by the displacement amount. Since the connecting plate 63 can also be deformed in the vertical direction by the bent portion 63a, the connecting plate 63 can always keep electrically connecting the upper pressure welding member 61 and the lower pressure welding member 62.
  • the upper pressure welding member 61 and the lower pressure welding member 62 are made of metal prismatic members, but members having other shapes such as a columnar shape and a polygonal columnar shape may be used.
  • the connection plate 63 is fixed to the upper pressure welding member 61 and the lower pressure welding member 62 with screws 64, it may be fixed by other methods such as solder joining and welding joining.
  • the spring material 66 may be another spring such as a leaf spring in addition to the metal disc spring.
  • FIG. 6 is an enlarged cross-sectional view of a portion of the lower pressure welding member of the energizing member of the present embodiment. Since the electrode pad 5a is pressurized by the lower pressure contact member 62, the contact surface of the electrode pad 5a with the lower pressure contact member 62 may be scraped. At this time, the electrode pad 5a is scraped off and metal foreign matter is generated. This metallic foreign body can move in the surrounding electric field. If the metallic foreign matter moves to the terminal portion 5b of the semiconductor chip 5, it causes insulation failure.
  • the terminal portion of the semiconductor chip is a region on the surface of the semiconductor chip that surrounds the electrode pads and the like.
  • the airtight-sealed semiconductor device of the present embodiment includes a covering member 65 that surrounds the outer periphery of a portion where the lower pressure contact member 62 and the electrode pad 5a come into contact with each other.
  • the covering member 65 surrounds the entire circumference of the protruding portion 62a and covers the outer periphery of the contact surface between the electrode pad 5a and the lower pressure contact member 62.
  • the covering member 65 can prevent the metallic foreign matter from moving to the terminal portion 5b of the semiconductor chip 5 even if the contact surface between the electrode pad 5a and the lower pressure contact member 62 is scraped to generate a metallic foreign matter.
  • the covering member 65 is made of a thin plate-shaped metal material, and both ends are bent inward. With such a structure, the covering member 65 is fixed in a state of being fitted between the lower pressure contact member 62 and the electrode pad 5a so as to surround the protrusion 62a.
  • the covering member 65 may be fixed to the lower pressure welding member 62 by another fixing method using screws, an adhesive, solder, brazing, or the like.
  • the airtight-sealed semiconductor device configured in this way includes a covering member that surrounds the outer periphery of the portion where the energizing member and the electrode pad come into contact with each other, the metal generated at the portion where the energizing member and the electrode pad come into contact with each other. It is possible to prevent foreign matter from moving to the terminal portion of the semiconductor chip. As a result, it is possible to avoid insulation defects caused by metal foreign substances. Further, since the end portion of the semiconductor chip is exposed to the insulating gas and is not covered with the insulating material, the dielectric loss of the signal does not occur and the stray capacitance due to the insulating material does not occur. As a result, the electrical characteristics are stable.
  • FIG. 7 is an electric field strength distribution when the covering member is not provided
  • FIG. 8 is an electric field strength distribution when the covering member is provided. 7 and 8 are characteristic diagrams obtained by simulation.
  • the thickness of the electrode pad 5a is 10 ⁇ m
  • the distance between the end of the electrode pad 5a and the covering member 65 is 0.1 mm
  • a voltage of 1 kV is applied to the semiconductor chip 5
  • the electrode pad 5a has a voltage of 1 kV.
  • the potential and the potential of the covering member 65 are the same.
  • the broken line indicates the equipotential surface
  • the hatching indicates the electric field strength. It is shown that the electric field strength increases as the hatching becomes darker.
  • the equipotential surface on the upper part of the electrode pad 5a extends laterally along the surface of the electrode pad 5a.
  • the equipotential surface on the upper part of the electrode pad 5a extends upward along the covering member 65. Therefore, when the covering member is provided, the density of the equipotential surface around the electrode pad 5a is lower than that when the covering member is not provided.
  • the electrode pad 5a is the starting point of the discharge. By providing the covering member, the density of the equipotential surface around the electrode pad 5a is reduced, so that the occurrence of electric discharge can be suppressed.
  • FIG. 9 is an enlarged cross-sectional view of a portion of the lower pressure contact member of the energizing member in the airtight-sealed semiconductor device of the second embodiment.
  • the energizing member of the present embodiment includes a ring-shaped cushioning member 67 between the covering member 65 and the electrode pad 5a.
  • the elastic modulus of the cushioning member 67 is smaller than the elastic modulus of the covering member 65.
  • a heat-resistant resin such as polyimide or silicone rubber can be used as the material of the cushioning member 67.
  • a method of attaching the cushioning member 67 As a method of attaching the cushioning member 67, a method of sandwiching the cushioning member 67 when the energizing member is pressed against the electrode pad 5a, a method of curing a liquid resin on the surface of the electrode pad 5a to form the cushioning member, and a liquid resin A method of forming a cushioning member by curing the surface of the covering member 65 can be used.
  • the metal covering member 65 does not come into direct contact with the electrode pad 5a, it is possible to suppress the generation of metal foreign matter.
  • the electric field relaxation effect described in the first embodiment is lost if the thickness of the cushioning member 67 is too thick. Therefore, the thickness of the cushioning member 67 is preferably smaller than the distance between the end portion of the electrode pad 5a and the covering member 65. Specifically, the electric field relaxation effect can be obtained by setting the thickness of the cushioning member 67 to 0.05 mm or less.
  • Embodiment 3 When the semiconductor chip is a switching element such as a MOSFET or an IGBT, the surface of the semiconductor chip may be provided with a gate electrode pad for control in addition to the electrode pad. By applying a control signal to the gate electrode pad, the current flowing through the semiconductor chip can be controlled.
  • the airtight-sealed semiconductor device according to the third embodiment is equipped with a semiconductor chip provided with a gate electrode pad.
  • the semiconductor chip 5 of the present embodiment includes a gate electrode pad 5c on the same surface as the electrode pad 5a.
  • the gate electrode pad 5c is electrically insulated from the electrode pad 5a and is formed at the position of the end portion of the semiconductor chip 5.
  • FIG. 12 is a schematic cross-sectional view of the airtight-sealed semiconductor device according to the present embodiment.
  • one semiconductor chip 5 includes a gate electrode pad 5c on the same surface as the electrode pad 5a.
  • the energizing member 6 corresponding to the semiconductor chip 5 provided with the gate electrode pad 5c includes a gate pin 7 for supplying electric power to the gate electrode pad 5c.
  • One end of the gate pin 7 is electrically connected to the gate electrode pad 5c.
  • the other end of the gate pin 7 is electrically connected to the gate wiring 8.
  • the gate wiring 8 is led out from between the cover plate 3 and the frame 2 to the outside of the airtight-sealed semiconductor device 1.
  • the gate wiring 8 is electrically insulated from the cover plate 3.
  • the gate wiring 8 transmits a control signal for controlling the current flowing through the semiconductor chip 5 to the gate electrode pad 5c.
  • FIG. 13 is a side view of one energizing member of the present embodiment.
  • the energizing member 6 shown in FIG. 13 is an energizing member corresponding to the semiconductor chip 5 provided with the gate electrode pad 5c.
  • One of the plurality of connecting plates 63, the connecting plate 63 includes an arm portion 63b for fixing the gate pin 7.
  • the gate pin 7 is fixed to the arm portion 63b.
  • the surface of the gate pin 7 is covered with an insulating member 7a, and the gate pin 7 is electrically insulated from the arm portion 63b of the connection plate 63.
  • Both ends of the gate pin 7 are spring pins 7b, which are electrically connected to the gate electrode pad 5c and the gate wiring.
  • the covering member 65 is formed with a hole for passing the gate pin 7, and the covering member 65 and the gate pin 7 are electrically insulated from each other. In FIG. 13, only the covering member 65 is shown in a cross-sectional view for easy understanding.
  • the airtight-sealed semiconductor device configured in this way includes a covering member that surrounds the outer periphery of the portion where the energizing member and the electrode pad come into contact and the portion where the gate pin and the gate electrode pad come into contact with each other. It is possible to suppress the movement of metallic foreign matter generated at the portion where the electrode pad contacts and the portion where the gate pin and the gate electrode pad contact, to the terminal portion of the semiconductor chip. As a result, it is possible to avoid insulation defects caused by metal foreign substances.
  • FIG. 14 is a top view of the semiconductor chip of the fourth embodiment.
  • the semiconductor chip 5 of the present embodiment includes a gate electrode pad 5c on the same surface as the electrode pad 5a.
  • the gate electrode pad 5c is electrically insulated from the electrode pad 5a and is formed at a position at the center of the semiconductor chip 5.
  • FIG. 15 is a cross-sectional view of the energizing member of the present embodiment.
  • FIG. 16 is a perspective view of the energizing member of the present embodiment.
  • the covering member 65 is omitted.
  • the energizing member 6 of the present embodiment is provided with a through hole 68 at the center for passing the gate pin 7.
  • the gate pin 7 is arranged so as to penetrate through the through hole 68.
  • the surface of the gate pin 7 is covered with an insulating member 7a, and both ends of the gate pin 7 are spring pins 7b.
  • One end of the gate pin 7 is electrically connected to the gate electrode pad 5c.
  • the other end of the gate pin 7 is electrically connected to the gate wiring.
  • the gate pin 7 is electrically insulated from the energizing member 6 and the covering member 65.
  • the airtight-sealed semiconductor device configured in this way includes a covering member that surrounds the outer periphery of the portion where the energizing member and the electrode pad come into contact and the portion where the gate pin and the gate electrode pad come into contact with each other. It is possible to suppress the movement of metallic foreign matter generated at the portion where the electrode pad contacts and the portion where the gate pin and the gate electrode pad contact, to the terminal portion of the semiconductor chip. As a result, it is possible to avoid insulation defects caused by metal foreign substances.
  • FIG. 17 is a cross-sectional view of the energizing member of the fifth embodiment.
  • the energizing member 6 of the present embodiment is filled with an elastic filler 69 in the space between the covering member 65 and the protruding portion 62a of the lower pressure contact member 62.
  • the filler 69 has an electrical insulating property, and the material of the filler 69 is, for example, silicone rubber.
  • the metal foreign matter generated at the portion where the energizing member and the electrode pad come into contact with each other is blocked by the filler, so that the metal foreign matter moves to the terminal portion of the semiconductor chip. This can be further suppressed. As a result, the effect of avoiding insulation defects caused by metallic foreign substances is improved.
  • the filling region of the filler is the entire space between the covering member and the protruding portion of the lower pressure contact member, but it may be a part thereof.
  • the space between the covering member and the lower pressure welding member may be filled with an elastic filler.
  • the filler needs a through hole through which the gate pin penetrates.
  • FIG. 18 is a cross-sectional view of the energizing member of the sixth embodiment.
  • the covering member 65 is made of a flexible conductive member.
  • the covering member 65 made of the conductive member covers the entire circumference of the protruding portion 62a, and further covers the entire outer circumference of the contact surface between the electrode pad 5a and the lower pressure contact member 62. Further, the covering member 65 covers up to the outer edge portion of the electrode pad 5a.
  • the covering member 65 made of the conductive member can be formed in advance around the protruding portion 62a of the lower pressure welding member 62 when assembling the airtight sealing type semiconductor device.
  • the movement of the metal foreign matter generated at the portion where the energizing member and the electrode pad come into contact is blocked by the covering member 65, so that the metal foreign matter moves to the terminal portion of the semiconductor chip. It can be further suppressed. As a result, the effect of avoiding insulation defects caused by metallic foreign substances is improved.
  • a covering member made of the conductive member described in the present embodiment may be used.
  • the conductive member needs a through hole through which the gate pin is penetrated so that the conductive member does not short-circuit with the electrode pad 5a and the gate electrode pad 5c.
  • 1 Airtight sealed semiconductor device 2 Frame body, 3 Cover plate, 4 Base plate, 5 Semiconductor chip, 5a Electrode pad, 5b Termination part, 5c Gate electrode pad, 6 Energizing member, 7 Gate pin, 7a Insulating member, 7b Spring pin , 8 gate wiring, 61 upper pressure welding member, 62 lower pressure welding member, 63 connection plate, 63a bending part, 63b arm part, 64 screws, 65 covering member, 66 spring material, 67 cushioning member, 68 through hole, 69 filler.

Abstract

圧力接触構造を有する気密封止型半導体装置において、金属異物に起因する絶縁不良を回避することができかつ電気特性を安定化させることができる。　筒状の枠体（２）と、カバープレート（３）と、ベースプレート（４）と、このベースプレートのカバープレートと対向する面に配置された半導体チップ（５）と、この半導体チップの電極パッド（５ａ）とカバープレートとに対して加圧接触されて配置され、電極パッドとカバープレートとを電気的に接続する通電部材（６）とを備えた気密封止型半導体装置（１）であって、通電部材は、電極パッドとの接触面の外周を覆う導電性の覆い部材（６５）を備えている。

Description

気密封止型半導体装置
　本願は、気密封止型半導体装置に関する。
　電力用の半導体装置として、半導体チップを気密性の容器内に収めた気密封止型半導体装置がある。この気密封止型半導体装置は、半導体チップへの通電のために圧力接触構造を有するものが多い。圧力接触構造を有する半導体装置においては、圧接部材が半導体チップの電極パッドに圧接されるため、電極パッドの表面が削られて金属異物が発生する場合がある。この金属異物が電気的絶縁性を担う半導体チップの終端部に到達すると絶縁不良の原因となる。
　従来の半導体装置として、半導体チップの終端部を絶縁材料で覆う構造が開示されている（例えば、特許文献１参照）。このような構造の半導体装置においては、半導体チップの終端部が絶縁材料で覆われているので、金属異物に起因する絶縁不良を回避することができる。
特表２０１７－１０３２７９号公報
　しかしながら、気密封止型半導体装置において、半導体チップの終端部が絶縁材料で覆われていると、半導体チップの終端部を伝達する信号の誘電損失が生じたり、絶縁材料に起因して浮遊容量が発生したりする。その結果、気密封止型半導体装置の電気特性が変動する。したがって、圧力接触構造を有する気密封止型半導体装置において、従来の技術では金属異物に起因する絶縁不良を回避することができかつ電気特性が変動しない半導体装置を実現することができない。
　本願は、上述のような課題を解決するためになされたもので、圧力接触構造を有する気密封止型半導体装置において、金属異物に起因する絶縁不良を回避することができかつ電気特性を安定化させることを目的とする。
　本願の気密封止型半導体装置は、筒状の枠体と、この枠体の一方の開口部を閉塞するカバープレートと、枠体の他方の開口部を閉塞するベースプレートと、このベースプレートのカバープレートと対向する面に配置された半導体チップと、この半導体チップの電極パッドとカバープレートとに対して加圧接触されて配置され、電極パッドとカバープレートとを電気的に接続する通電部材とを備えている。そして、通電部材は、電極パッドとの接触面の外周を覆う導電性の覆い部材を備えている。
　本願の気密封止型半導体装置においては、通電部材が電極パッドとの接触面の外周を覆う導電性の覆い部材を備えているので、金属異物に起因する絶縁不良を回避することができかつ電気特性を安定化させることができる。
実施の形態１に係る気密封止型半導体装置の断面模式図である。 実施の形態１に係る気密封止型半導体装置の平面模式図である。 実施の形態１の通電部材の側面図である。 実施の形態１の通電部材の断面図である。 実施の形態１の通電部材の組立図である。 実施の形態１の通電部材の断面図である。 実施の形態１における電極パッドの周囲の電界強度分布を示した特性図である。 実施の形態１における電極パッドの周囲の電界強度分布を示した特性図である。 実施の形態２の通電部材の断面図である。 実施の形態３の半導体チップの上面図である。 実施の形態３の半導体チップの上面図である。 実施の形態３に係る気密封止型半導体装置の断面模式図である。 実施の形態３の通電部材の側面図である。 実施の形態４の半導体チップの上面図である。 実施の形態４の通電部材の断面図である。 実施の形態４の通電部材の斜視図である。 実施の形態５の通電部材の断面図である。 実施の形態６の通電部材の断面図である。
　以下、本願を実施するための実施の形態に係る気密封止型半導体装置について、図面を参照して詳細に説明する。なお、各図において同一符号は同一もしくは相当部分を示している。
実施の形態１．
　図１は、実施の形態１に係る気密封止型半導体装置の断面模式図である。本実施の形態の気密封止型半導体装置１は、絶縁材料で構成された矩形で筒状の枠体２と、第１主電極である板状のカバープレート３と、第２主電極である板状のベースプレート４とを備えている。カバープレート３は、枠体２の一方の開口部に密着接続されており、ベースプレート４は枠体２の他方の開口部に密着接続されている。枠体２とカバープレート３とベースプレート４とで構成された容器はその内部が気密に保たれており、この容器内には窒素ガスなどの不活性ガスが封入されている。カバープレート３とベースプレート４とは共に銅などの電気抵抗率の小さな金属材料で構成されている。気密封止型半導体装置１は、例えば電力変換装置の内部に組み込まれる。
　ベースプレート４のカバープレート３と対向する面には、複数個の半導体チップ５が設けられている。半導体チップ５は、例えばダイオード素子、ＭＯＳＦＥＴ（Ｍｅｔａｌ-Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ-Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）などのスイッチング素子である。半導体チップ５は、その上面に電極パッド５ａを備えている。半導体チップ５とカバープレート３との間には導電性の通電部材６が設けられている。通電部材６は、電極パッド５ａとカバープレート３との間を電気的に接続している。
　図２は、本実施の形態の気密封止型半導体装置１の平面模式図である。図２は、気密封止型半導体装置１をカバープレート側から見た平面模式図であり、カバープレートを除いて示している。図１は、図２のＡ－Ａ線における断面模式図である。本実施の形態の気密封止型半導体装置１においては、９個の半導体チップ５が縦横に整列されて配置されている。それぞれの半導体チップ５の上にはそれぞれ通電部材６が配置されている。
　図３は、本実施の形態における１つの通電部材の側面図である。通電部材６は、上面がカバープレート３に接触する上部圧接部材６１と、下面が電極パッド５ａに接触する下部圧接部材６２と、上部圧接部材６１の側面と下部圧接部材６２の側面とを接続する複数の接続板６３とを備えている。接続板６３は、ねじ６４で上部圧接部材６１および下部圧接部材６２に固定されている。さらに通電部材６は、下部圧接部材６２と電極パッド５ａとが接触する部分に下部圧接部材６２を取り囲む覆い部材６５を備えている。上部圧接部材６１および下部圧接部材６２は、金属製の角柱形状の部材である。接続板６３は、銅などの低抵抗率の板状の部材である。覆い部材６５は、金属製の薄い板状の部材である。
　図４は、本実施の形態の通電部材６の断面図である。図４に示すように、上部圧接部材６１と下部圧接部材６２とは中央部が空洞になった角柱形状であり、互いに嵌め合う構造となっている。上部圧接部材６１の空洞部には、ばね材６６が挿入されている。ばね材６６としては、例えば金属製の皿ばねを用いることができる。このような構造により、通電部材６は上下方向に弾性をもつ。下部圧接部材６２は、電極パッド５ａと接触する部分に突出部６２ａを備えている。突出部６２ａは、下部圧接部材６２の他の部分より外径が小さくなっている。覆い部材６５は、突出部６２ａの全周を囲み、電極パッド５ａと下部圧接部材６２との接触面の外周を覆っている。また、覆い部材６５は、電極パッド５ａの外縁部まで覆っている。図４に示すように、覆い部材６５は、金属製の薄い板状の部材であり、両端部が内側に向かって曲げられている。このような構造により、覆い部材６５は弾性をもち、突出部６２ａを囲んで下部圧接部材６２と電極パッド５ａとの間にはめ込まれる。
　図５は、本実施の形態の通電部材の組立図である。図５に示すように、上部圧接部材６１の空洞部にばね材６６が挿入され、この上部圧接部材６１が下部圧接部材６２の空洞部に挿入される。次に、接続板６３で上部圧接部材６１の側面と下部圧接部材６２の側面とが接続される。また、覆い部材６５が下部圧接部材６２の下方より挿入される。最後に、接続板６３がねじ６４で上部圧接部材６１および下部圧接部材６２に固定される。このようにして、通電部材６を組み立てることができる。なお、図５において、理解し易いように、覆い部材６５のみ断面図で示している。
　図１に示すように、この通電部材６は気密封止型半導体装置１として組み立てられるときにカバープレート３とベースプレート４とに挟まれて縦方向に圧力がかけられる。通電部材６は内部にばね材６６を備えているので上下方向に弾性をもつ。そのため、通電部材６は縦方向の圧力によって、下部圧接部材６２を電極パッド５ａ側に押さえつけることができる。その結果、通電部材６と電極パッド５ａとの電気的な接続を確実に維持することができる。通電部材６は内蔵されたばね材６６により伸縮する構造のため、上部圧接部材６１と下部圧接部材６２との相対的位置は、ばね材６６の変位量だけ変化する。そのため、図５に示すように、接続板６３もその変位量だけ変形するように、曲げ部６３ａが形成されている。この曲げ部６３ａによって接続板６３も上下方向に変形することができるので、接続板６３は、上部圧接部材６１と下部圧接部材６２とを常に電気的に接続し続けることができる。
　なお、本実施の形態において、上部圧接部材６１および下部圧接部材６２を金属製の角柱形状の部材で構成しているが、円柱状、多角形の柱状など他の形状の部材でもよい。また、接続板６３はねじ６４で上部圧接部材６１および下部圧接部材６２に固定されているが、はんだ接合、溶接接合など他の方法で固定されてもよい。さらに、ばね材６６は、金属製の皿ばね以外に板ばねなど他のばねでもよい。
　図６は、本実施の形態の通電部材の下部圧接部材の部分を拡大した断面図である。電極パッド５ａは、下部圧接部材６２で加圧されているため、電極パッド５ａの下部圧接部材６２との接触面が削られることがある。このとき、電極パッド５ａが削られて金属異物が発生する。この金属異物は、周囲の電界で移動することができる。金属異物が半導体チップ５の終端部５ｂに移動すると絶縁不良の原因となる。ここで、半導体チップの終端部とは、半導体チップの表面で電極パッドなどを取り囲む領域である。本実施の形態の気密封止型半導体装置は、下部圧接部材６２と電極パッド５ａとが接触する部分の外周を取り囲む覆い部材６５を備えている。覆い部材６５は、突出部６２ａの全周を囲み、電極パッド５ａと下部圧接部材６２との接触面の外周を覆っている。この覆い部材６５は、電極パッド５ａと下部圧接部材６２との接触面が削れて金属異物が発生しても、この金属異物が半導体チップ５の終端部５ｂに移動することを防ぐことができる。
　覆い部材６５は、薄い板状の金属材料で形成されており、両端部が内側に向かって曲げられている。このような構造により、覆い部材６５は突出部６２ａを囲んで下部圧接部材６２と電極パッド５ａとの間にはめ込まれた状態で固定される。なお、覆い部材６５は、ねじ、接着剤、はんだ、ろう付けなどを用いた別の固定方法で下部圧接部材６２に固定されていてもよい。
　このように構成された気密封止型半導体装置は、通電部材と電極パッドとが接触する部分の外周を取り囲む覆い部材を備えているので、通電部材と電極パッドとが接触する部分で発生する金属異物が半導体チップの終端部へ移動することを抑制することができる。その結果、金属異物に起因する絶縁不良を回避することができる。また、半導体チップの終端部が絶縁性ガスに曝されており絶縁材料で覆われていないので、信号の誘電損失が生じたり、絶縁材料に起因した浮遊容量が発生したりすることもない。その結果、電気特性が安定する。
　さらに、本実施の形態の気密封止型半導体装置は、通電部材が覆い部材を備えたことにより、放電の発生を抑制する電界緩和効果が得られる。その理由を次に説明する。図７および図８は、本実施の形態における電極パッドの周囲の電界強度分布を示した特性図である。図７は覆い部材を備えていない場合の電界強度分布であり、図８は覆い部材を備えている場合の電界強度分布である。なお、図７および図８はシミュレーションで得られた特性図である。シミュレーションの条件として、電極パッド５ａの厚さは１０μｍ、電極パッド５ａの端部と覆い部材６５との間隔は０．１ｍｍとし、半導体チップ５に１ｋＶの電圧が印加されており、電極パッド５ａの電位と覆い部材６５の電位とは同じとしている。図７および図８において、破線は等電位面を示しており、ハッチングは電界強度を示している。ハッチングが濃くなるにしたがって電界強度が高くなることを示している。
　図７に示すように、覆い部材を備えていない場合、電極パッド５ａの上部の等電位面は電極パッド５ａの表面に沿って横方向に伸びている。これに対して、図８に示すように、覆い部材を備えている場合、電極パッド５ａの上部の等電位面は覆い部材６５に沿って上方向に伸びている。そのため、覆い部材を備えている場合は、覆い部材を備えていない場合に比べて電極パッド５ａの周囲の等電位面の密度が低下する。半導体チップ５で放電が発生する場合、電極パッド５ａがその放電の起点となる。覆い部材を備えることで、電極パッド５ａの周囲の等電位面の密度が低下するので、放電の発生を抑制することができる。
実施の形態２．
　図９は、実施の形態２の気密封止型半導体装置における通電部材の下部圧接部材の部分を拡大した断面図である。本実施の形態の通電部材は、覆い部材６５と電極パッド５ａとの間にリング状の緩衝部材６７を備えている。緩衝部材６７の弾性率は、覆い部材６５の弾性率よりも小さい。緩衝部材６７の材質としては、例えばポリイミド、シリコーンゴムなどの耐熱性の樹脂を用いることができる。緩衝部材６７の取り付け方法としては、通電部材を電極パッド５ａに圧接するときに緩衝部材６７を挟み込む方法、液状の樹脂を電極パッド５ａの表面で硬化させて緩衝部材を成形する方法、液状の樹脂を覆い部材６５の表面で硬化させて緩衝部材を成形する方法などを用いることができる。
　このように構成された気密封止型半導体装置は、金属製の覆い部材６５が電極パッド５ａと直接接触しないので、金属異物の発生を抑制することができる。なお、実施の形態１で説明した電界緩和効果は、緩衝部材６７の厚さが厚すぎると失われてしまう。したがって、緩衝部材６７の厚さは、電極パッド５ａの端部と覆い部材６５との間隔よりも小さいことが好ましい。具体的には、緩衝部材６７の厚さを０．０５ｍｍ以下とすることで、電界緩和効果を得ることができる。
実施の形態３．
　半導体チップがＭＯＳＦＥＴ、ＩＧＢＴなどのスイッチング素子である場合、半導体チップの表面には電極パッドとは別に制御用のゲート電極パッドが備えられている場合がある。このゲート電極パッドに制御信号を印加することで、半導体チップを流れる電流を制御することができる。実施の形態３の気密封止型半導体装置は、ゲート電極パッドを備えた半導体チップが搭載されたものである。
　図１０および図１１は、本実施の形態の半導体チップの上面図である。図１０および図１１に示すように、本実施の形態の半導体チップ５は、電極パッド５ａと同じ面にゲート電極パッド５ｃを備えている。ゲート電極パッド５ｃは、電極パッド５ａと電気的に絶縁されており、半導体チップ５の端部の位置に形成されている。
　図１２は、本実施の形態に係る気密封止型半導体装置の断面模式図である。本実施の形態の気密封止型半導体装置１は、１つの半導体チップ５が電極パッド５ａと同じ面にゲート電極パッド５ｃを備えている。ゲート電極パッド５ｃを備えた半導体チップ５に対応する通電部材６は、ゲート電極パッド５ｃに電力を供給するためのゲートピン７を備えている。ゲートピン７の一方の端部はゲート電極パッド５ｃに電気的に接続されている。ゲートピン７の他方の端部はゲート配線８に電気的に接続されている。ゲート配線８は、カバープレート３と枠体２との間から気密封止型半導体装置１の外部へ導出されている。ゲート配線８はカバープレート３とは電気的に絶縁されている。ゲート配線８は、半導体チップ５を流れる電流を制御するための制御信号をゲート電極パッド５ｃに伝送する。
　図１３は、本実施の形態の１つの通電部材の側面図である。図１３に示す通電部材６は、ゲート電極パッド５ｃを備えた半導体チップ５に対応する通電部材である。複数の接続板６３のうちの１つの接続板６３は、ゲートピン７を固定するための腕部６３ｂを備えている。ゲートピン７は、この腕部６３ｂに固定されている。ゲートピン７の表面は絶縁部材７ａで被覆されており、ゲートピン７は接続板６３の腕部６３ｂと電気的に絶縁されている。ゲートピン７の両端部は、スプリングピン７ｂであり、ゲート電極パッド５ｃおよびゲート配線と電気的に接続されている。覆い部材６５には、ゲートピン７を貫通させるための穴が形成されており、覆い部材６５とゲートピン７とは電気的に絶縁されている。なお、図１３において、理解し易いように、覆い部材６５のみ断面図で示している。
　このように構成された気密封止型半導体装置は、通電部材と電極パッドとが接触する部分およびゲートピンとゲート電極パッドとが接触する部分の外周を取り囲む覆い部材を備えているので、通電部材と電極パッドとが接触する部分およびゲートピンとゲート電極パッドとが接触する部分で発生する金属異物が半導体チップの終端部へ移動することを抑制することができる。その結果、金属異物に起因する絶縁不良を回避することができる。
実施の形態４．
　図１４は、実施の形態４の半導体チップの上面図である。本実施の形態の半導体チップ５は、電極パッド５ａと同じ面にゲート電極パッド５ｃを備えている。ゲート電極パッド５ｃは、電極パッド５ａと電気的に絶縁されており、半導体チップ５の中央の位置に形成されている。
　図１５は、本実施の形態の通電部材の断面図である。また、図１６は、本実施の形態の通電部材の斜視図である。図１６において、覆い部材６５は省略されている。図１５および図１６に示すように、本実施の形態の通電部材６は、中央部にゲートピン７を貫通させるための貫通孔６８を備えている。ゲートピン７は、貫通孔６８を貫通して配置されている。このゲートピン７の表面は絶縁部材７ａで被覆されており、ゲートピン７の両端部はスプリングピン７ｂである。ゲートピン７の一方の端部はゲート電極パッド５ｃに電気的に接続されている。ゲートピン７の他方の端部はゲート配線に電気的に接続されている。ゲートピン７は、通電部材６および覆い部材６５とは電気的に絶縁されている。
　このように構成された気密封止型半導体装置は、通電部材と電極パッドとが接触する部分およびゲートピンとゲート電極パッドとが接触する部分の外周を取り囲む覆い部材を備えているので、通電部材と電極パッドとが接触する部分およびゲートピンとゲート電極パッドとが接触する部分で発生する金属異物が半導体チップの終端部へ移動することを抑制することができる。その結果、金属異物に起因する絶縁不良を回避することができる。
実施の形態５．
　図１７は、実施の形態５の通電部材の断面図である。本実施の形態の通電部材６は、覆い部材６５と下部圧接部材６２の突出部６２ａとの間の空間に弾性を有する充填材６９が充填されている。充填材６９は電気絶縁性を有しており、充填材６９の材質は例えばシリコーンゴムなどである。
　このように構成された気密封止型半導体装置は、通電部材と電極パッドとが接触する部分で発生する金属異物の移動が充填材で遮られるので、金属異物が半導体チップの終端部へ移動することをさらに抑制することができる。その結果、金属異物に起因する絶縁不良を回避する効果が向上する。
　なお、本実施の形態において、充填材の充填領域が覆い部材と下部圧接部材の突出部との間の空間全体であったが、その一部でもよい。
　また、実施の形態３および４に示したゲートピンを備えた気密封止型半導体装置において、覆い部材と下部圧接部材との間の空間に弾性を有する充填材を充填してもよい。この場合、充填材にはゲートピンを貫通させる貫通孔が必要となる。
実施の形態６．
　図１８は、実施の形態６の通電部材の断面図である。本実施の形態の通電部材６は、覆い部材６５を可撓性を有する導電性部材で構成したものである。この導電性部材で構成された覆い部材６５は、突出部６２ａの全周を覆い、さらに電極パッド５ａと下部圧接部材６２との接触面の外周を全て覆っている。また、この覆い部材６５は、電極パッド５ａの外縁部まで覆っている。この導電性部材で構成された覆い部材６５は、気密封止型半導体装置を組み立てる際に、予め下部圧接部材６２の突出部６２ａの周囲に成形することができる。
　このように構成された気密封止型半導体装置は、通電部材と電極パッドとが接触する部分で発生する金属異物の移動が覆い部材６５で遮られるので、金属異物が半導体チップの終端部へ移動することをさらに抑制することができる。その結果、金属異物に起因する絶縁不良を回避する効果が向上する。
　また、実施の形態３および４に示したゲートピンを備えた気密封止型半導体装置において、本実施の形態で説明した導電性部材で構成された覆い部材を用いてもよい。この場合、導電性部材が電極パッド５ａおよびゲート電極パッド５ｃと短絡しないように導電性部材にはゲートピンを貫通させる貫通孔が必要となる。
　本願は、様々な例示的な実施の形態が記載されているが、１つまたは複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
　従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
　１　気密封止型半導体装置、２　枠体、３　カバープレート、４　ベースプレート、５　半導体チップ、５ａ　電極パッド、５ｂ　終端部、５ｃ　ゲート電極パッド、６　通電部材、７　ゲートピン、７ａ　絶縁部材、７ｂ　スプリングピン、８　ゲート配線、６１　上部圧接部材、６２　下部圧接部材、６３　接続板、６３ａ　曲げ部、６３ｂ　腕部、６４　ねじ、６５　覆い部材、６６　ばね材、６７　緩衝部材、６８　貫通孔、６９　充填材。

Claims (7)

  1. 　筒状の枠体と、
    　この枠体の一方の開口部を閉塞するカバープレートと、
    　前記枠体の他方の開口部を閉塞するベースプレートと、
    　このベースプレートの前記カバープレートと対向する面に配置された半導体チップと、
    　この半導体チップの電極パッドと前記カバープレートとに対して加圧接触されて配置され、前記電極パッドと前記カバープレートとを電気的に接続する通電部材とを備えた気密封止型半導体装置であって、
    　前記通電部材は、前記電極パッドとの接触面の外周を覆う導電性の覆い部材を備えたことを特徴とする気密封止型半導体装置。
  2. 　前記覆い部材は、金属板で構成されていることを特徴とする請求項１に記載の気密封止型半導体装置。
  3. 　前記覆い部材と前記電極パッドとの間に前記覆い部材の弾性率よりも小さい弾性率を有する緩衝部材を設けたことを特徴とする請求項１または２に記載の気密封止型半導体装置。
  4. 　前記覆い部材で囲まれる空間に絶縁性の充填材が充填されたことを特徴とする請求項１から３のいずれか１項に記載の気密封止型半導体装置。
  5. 　前記覆い部材は、可撓性を有する導電性部材で構成されていることを特徴とする請求項１に記載の気密封止型半導体装置。
  6. 　前記覆い部材は、前記電極パッドの外縁部まで覆っていることを特徴とする請求項１から５のいずれか１項に記載の気密封止型半導体装置。
  7. 　前記半導体チップは、前記電極パッドが形成された面と同じ面にゲート電極パッドが形成されており
    　前記通電部材は、一方の端部が前記ゲート電極パッドに電気的に接続され他方の端部がゲート配線に電気的に接続されたゲートピンを備え、前記ゲートピンと前記通電部材とは電気的に絶縁されていることを特徴とする請求項１から６のいずれか１項に記載の気密封止型半導体装置。
PCT/JP2019/042508 2019-10-30 2019-10-30 気密封止型半導体装置 WO2021084638A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2019/042508 WO2021084638A1 (ja) 2019-10-30 2019-10-30 気密封止型半導体装置
JP2021553948A JP7123271B2 (ja) 2019-10-30 2019-10-30 気密封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/042508 WO2021084638A1 (ja) 2019-10-30 2019-10-30 気密封止型半導体装置

Publications (1)

Publication Number Publication Date
WO2021084638A1 true WO2021084638A1 (ja) 2021-05-06

Family

ID=75714942

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/042508 WO2021084638A1 (ja) 2019-10-30 2019-10-30 気密封止型半導体装置

Country Status (2)

Country Link
JP (1) JP7123271B2 (ja)
WO (1) WO2021084638A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023167013A1 (ja) * 2022-03-04 2023-09-07 三菱電機株式会社 半導体試験装置
WO2023166726A1 (ja) * 2022-03-04 2023-09-07 三菱電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102521A (ja) * 1999-09-29 2001-04-13 Hitachi Ltd 絶縁回路基板およびそれを用いた半導体装置
JP2005502213A (ja) * 2001-09-10 2005-01-20 アーベーベー シュヴァイツ アクチェンゲゼルシャフト 圧力接触が可能なパワー半導体モジュール
JP2009081399A (ja) * 2007-09-27 2009-04-16 Mitsubishi Electric Corp 電力半導体モジュール
JP2014216543A (ja) * 2013-04-26 2014-11-17 株式会社豊田中央研究所 半導体モジュール
JP2015015270A (ja) * 2013-07-03 2015-01-22 三菱電機株式会社 半導体装置
JP2017084850A (ja) * 2015-10-22 2017-05-18 日本発條株式会社 電力用半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102521A (ja) * 1999-09-29 2001-04-13 Hitachi Ltd 絶縁回路基板およびそれを用いた半導体装置
JP2005502213A (ja) * 2001-09-10 2005-01-20 アーベーベー シュヴァイツ アクチェンゲゼルシャフト 圧力接触が可能なパワー半導体モジュール
JP2009081399A (ja) * 2007-09-27 2009-04-16 Mitsubishi Electric Corp 電力半導体モジュール
JP2014216543A (ja) * 2013-04-26 2014-11-17 株式会社豊田中央研究所 半導体モジュール
JP2015015270A (ja) * 2013-07-03 2015-01-22 三菱電機株式会社 半導体装置
JP2017084850A (ja) * 2015-10-22 2017-05-18 日本発條株式会社 電力用半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023167013A1 (ja) * 2022-03-04 2023-09-07 三菱電機株式会社 半導体試験装置
WO2023166726A1 (ja) * 2022-03-04 2023-09-07 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2021084638A1 (ja) 2021-05-06
JP7123271B2 (ja) 2022-08-22

Similar Documents

Publication Publication Date Title
JP5701377B2 (ja) パワー半導体モジュール及びパワーユニット装置
JP3357220B2 (ja) 半導体装置
JP6233507B2 (ja) パワー半導体モジュールおよび複合モジュール
US8575745B2 (en) Power semiconductor device, printed wiring board, and mechanism for connecting the power semiconductor device and the printed wiring board
WO2021084638A1 (ja) 気密封止型半導体装置
US10388581B2 (en) Semiconductor device having press-fit terminals disposed in recesses in a case frame
CN109712949B (zh) 具有开关装置的功率半导体模块以及功率半导体装置
KR20150111851A (ko) 전력 반도체 장치
CN107180806B (zh) 具有壳体的功率半导体模块
US6989995B2 (en) Capacitor mounting structure
CN107622954B (zh) 功率型半导体器件封装方法及封装结构
US11011442B2 (en) Power module
US20200350235A1 (en) Semiconductor apparatus
US9589867B2 (en) Semiconductor device
JP7118259B2 (ja) 半導体装置
CN109801899B (zh) 一种功率半导体模块
JP6292066B2 (ja) 電力用半導体装置
JP7002993B2 (ja) パワー半導体モジュール
JP6257474B2 (ja) 電力用回路装置
KR102008209B1 (ko) 가압형 반도체 패키지
US9524951B2 (en) Semiconductor assembly comprising chip arrays
JP4589009B2 (ja) 電力用半導体装置
US8933569B2 (en) Pressure contact arrangement and method for producing a pressure contact arrangement
JP4874085B2 (ja) 避雷器および避雷器内蔵型電気機器
US20220399241A1 (en) Semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19951060

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021553948

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19951060

Country of ref document: EP

Kind code of ref document: A1