JPH02246253A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH02246253A JPH02246253A JP6606289A JP6606289A JPH02246253A JP H02246253 A JPH02246253 A JP H02246253A JP 6606289 A JP6606289 A JP 6606289A JP 6606289 A JP6606289 A JP 6606289A JP H02246253 A JPH02246253 A JP H02246253A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- metal plate
- integrated circuit
- leads
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 229920005989 resin Polymers 0.000 claims abstract description 12
- 239000011347 resin Substances 0.000 claims abstract description 12
- 238000000465 moulding Methods 0.000 claims abstract description 9
- 229910000679 solder Inorganic materials 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は集積回路装置、特に回路基板の裏に金属板を付
け、またリードを半田付けして放熱効果を改善した表面
実装対応型ハイブリッド集積回路装置に関する。
け、またリードを半田付けして放熱効果を改善した表面
実装対応型ハイブリッド集積回路装置に関する。
（従来の技術〕
集積回路装置として、第３図（ａ）に示されるＤＩ Ｐ
（Ｄｕａｌ Ｉｎ１ｉｎｅ Ｐａｃｋａｇｅ、デュア
ル・インライン・パッケージ）型のものと同図ら）に示
すＳＩＰ（Ｓｉｎｇｌｅ Ｉｎ１ｉｎｅ Ｐａｃｋａｇ
ｅ、 シングル・インライン・パッケージ）とが知ら
れたものであり、第３図（ａ）において、３１は膜基板
、３２は被覆されていないペアチップ半導体、３３はセ
ラミックキャップ、３４はエポキシシール、３５は外部
リード、同図（ｂ）において、４１は膜基板、４２はモ
ールド半導体、４３はフェノール外装、４４は外部リー
ドを示す、第３図に示される集積回路装置はいずれもハ
イブリッドＩＣ（Ｈｙｂｒｉｄ Ｉｎｔｅｇｒａｔｅｄ
Ｃ１ｒｃｕｉＬ混成集積回路、ＨＹＢ−Ｉ Ｃと略称
される。）のためのパッケージであり、ＨＹＢ−Ｉ Ｃ
とは、種々の素子機能をまとめたコンパクトな電子部品
である。第３図に示される装置においては、膜基板３１
．４１上にペアチップ３２、モールド半導体４２の他に
容量、抵抗などが配置されているものである。最近はこ
の種のパッケージの高密化を目指す傾向にあり、ＤＩＰ
、ＳＩＰ型の装置のより一層の高密化と小型化が要請さ
れている。
（Ｄｕａｌ Ｉｎ１ｉｎｅ Ｐａｃｋａｇｅ、デュア
ル・インライン・パッケージ）型のものと同図ら）に示
すＳＩＰ（Ｓｉｎｇｌｅ Ｉｎ１ｉｎｅ Ｐａｃｋａｇ
ｅ、 シングル・インライン・パッケージ）とが知ら
れたものであり、第３図（ａ）において、３１は膜基板
、３２は被覆されていないペアチップ半導体、３３はセ
ラミックキャップ、３４はエポキシシール、３５は外部
リード、同図（ｂ）において、４１は膜基板、４２はモ
ールド半導体、４３はフェノール外装、４４は外部リー
ドを示す、第３図に示される集積回路装置はいずれもハ
イブリッドＩＣ（Ｈｙｂｒｉｄ Ｉｎｔｅｇｒａｔｅｄ
Ｃ１ｒｃｕｉＬ混成集積回路、ＨＹＢ−Ｉ Ｃと略称
される。）のためのパッケージであり、ＨＹＢ−Ｉ Ｃ
とは、種々の素子機能をまとめたコンパクトな電子部品
である。第３図に示される装置においては、膜基板３１
．４１上にペアチップ３２、モールド半導体４２の他に
容量、抵抗などが配置されているものである。最近はこ
の種のパッケージの高密化を目指す傾向にあり、ＤＩＰ
、ＳＩＰ型の装置のより一層の高密化と小型化が要請さ
れている。
本出願人は、上記の要求に答えるために半導体集積回路
（ＩＣ）や混成（ハイブリッド）集積回路のパッケージ
でプリント基板の表面に実装する表面実装対応型（Ｓｕ
ｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）の集
積回路装置（ＳＭＴ−ＨＹＢ−Ｉ Ｃ装置とも呼称され
る。）を開発した。
（ＩＣ）や混成（ハイブリッド）集積回路のパッケージ
でプリント基板の表面に実装する表面実装対応型（Ｓｕ
ｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）の集
積回路装置（ＳＭＴ−ＨＹＢ−Ｉ Ｃ装置とも呼称され
る。）を開発した。
第４図（ａ）の断面図と（ロ）の平面図を参照すると、
リードフレーム５０の中央に配置した方形状の支持板５
１の上にセラミック製の回路基板（回路チップとも呼称
される。）５２を搭載し、この回路基板５２とその周囲
に配置したリード５３とワイヤ５５のワイヤボンディン
グにより接続し、しかる後に支持板５１、回路基板５２
、リード５３内端とをエポキシ樹脂よりなるパッケージ
５６によって封止し、かかるパッケージ５６をハンダ５
７を用いてプリント板５８に実装する。なお、図中５４
は回路基板５２に接着（ダイ付け）された半導体チップ
を示し、半導体チップ°５４の図示しない電極はワイヤ
５５ａによって図示しない配線などに接続される。
リードフレーム５０の中央に配置した方形状の支持板５
１の上にセラミック製の回路基板（回路チップとも呼称
される。）５２を搭載し、この回路基板５２とその周囲
に配置したリード５３とワイヤ５５のワイヤボンディン
グにより接続し、しかる後に支持板５１、回路基板５２
、リード５３内端とをエポキシ樹脂よりなるパッケージ
５６によって封止し、かかるパッケージ５６をハンダ５
７を用いてプリント板５８に実装する。なお、図中５４
は回路基板５２に接着（ダイ付け）された半導体チップ
を示し、半導体チップ°５４の図示しない電極はワイヤ
５５ａによって図示しない配線などに接続される。
従来、かかる回路基板５２を形成゛するには、それを熱
板（ヒータ）上に配置して４００°Ｃ程度の加熱処理を
なし、しかる後にワイヤボンディングをなす。なお、こ
の加熱処理は、回路基板５２上に半導体チップ５４をグ
イ付けするだめにな−される工程である。
板（ヒータ）上に配置して４００°Ｃ程度の加熱処理を
なし、しかる後にワイヤボンディングをなす。なお、こ
の加熱処理は、回路基板５２上に半導体チップ５４をグ
イ付けするだめにな−される工程である。
従来のＳＭＴ−ＨＹＢ−ＩＣ装置において′は、第４図
（ａ）に示されるように、回路基板５２とリード５３の
間をワイヤ５５のワイヤボンディングによる接続によっ
てつないｔいる０回・膜基板５２に発生する熱は、基本
的にはり一層５３を通ってプリント板５日に放出される
構成となっている。このようにリードを通してのみ放熱
する構成では、装置の動作温度のマージンがとれなくな
るので放熱効果が十分でなくその結果回路基板上の素子
（トランジスタなど）が熱をもつことになり、特性が安
定しない問題がある。
（ａ）に示されるように、回路基板５２とリード５３の
間をワイヤ５５のワイヤボンディングによる接続によっ
てつないｔいる０回・膜基板５２に発生する熱は、基本
的にはり一層５３を通ってプリント板５日に放出される
構成となっている。このようにリードを通してのみ放熱
する構成では、装置の動作温度のマージンがとれなくな
るので放熱効果が十分でなくその結果回路基板上の素子
（トランジスタなど）が熱をもつことになり、特性が安
定しない問題がある。
そこで本発明は、回路基板の発生する熱を効率良く発生
させ、安定した特性を示すＳＭＴ−ＨＹＢ−ＩＣ装置を
提供することを目的とする。
させ、安定した特性を示すＳＭＴ−ＨＹＢ−ＩＣ装置を
提供することを目的とする。
上記課題は、素子からなるハイブリッド集積回路が形成
された回路基板がモールド樹脂によって封止され、該ハ
イブリッド集積回路□はリードによってプリント板に接
続可能な集積回路装置において、該回路基板の素子の形
成されない裏側には金属板が接続され、該金属板の内方
の大部分はモールド樹脂によって覆われない状態にあり
、予備的なリードは一方端がワイヤによって回路基板に
接着され、他方端はプリント板に固着されうる構成とし
たことを特徴とする集積回路装置によって解決される。
された回路基板がモールド樹脂によって封止され、該ハ
イブリッド集積回路□はリードによってプリント板に接
続可能な集積回路装置において、該回路基板の素子の形
成されない裏側には金属板が接続され、該金属板の内方
の大部分はモールド樹脂によって覆われない状態にあり
、予備的なリードは一方端がワイヤによって回路基板に
接着され、他方端はプリント板に固着されうる構成とし
たことを特徴とする集積回路装置によって解決される。
（作用〕
すなわち本発明は、回路基板の裏側に回路基板に接して
金属板を取付け、この金属板から直接的に放熱すること
によって放熱効果を改゛善するものであり、さらには回
路基板に接続された予備的リードをプリント板に半田付
けすることによって実効放熱面積をさらに大にするもの
である。
金属板を取付け、この金属板から直接的に放熱すること
によって放熱効果を改゛善するものであり、さらには回
路基板に接続された予備的リードをプリント板に半田付
けすることによって実効放熱面積をさらに大にするもの
である。
以下、本発明を図示の実施例によって具体的に説明する
。
。
第１図（ａ）と（ハ）は本発明実施例の斜視図と断面図
で、斜視図においてモールド樹脂は省略しである。
で、斜視図においてモールド樹脂は省略しである。
図中、１１は回路基板、１２は回路基板１１上に設けら
れた素子の１づである被覆されないチップ（ペアチップ
）、１３は配線、１４はリード、１５は回路基板１１と
リード１４とを接続するワイヤ、１６は回路基板１１の
裏側に接着された金属板、１８はプリント板である。
れた素子の１づである被覆されないチップ（ペアチップ
）、１３は配線、１４はリード、１５は回路基板１１と
リード１４とを接続するワイヤ、１６は回路基板１１の
裏側に接着された金属板、１８はプリント板である。
本発明実施例においては、回路基板１１に従来例と同様
に、ペアチップ１２のような集積回路が形成された素子
に加え、容量、抵抗などの素子が設けられてハイブリッ
ドＩＣが形成されているが、図゛には簡略化のため素子
の１つとしてペアチップ１２のみを示した。そして、こ
れらの素子は配線１３によって接続されている。さらに
、回路基板１１の裏側、すなわち前記した素子が設けら
れていない面上には金属板１６が接着されている。金属
板１６の材料には例えば伝熱性が良くコストの安い銅な
どを用い、接着は市販の接着剤を用いてなす。
に、ペアチップ１２のような集積回路が形成された素子
に加え、容量、抵抗などの素子が設けられてハイブリッ
ドＩＣが形成されているが、図゛には簡略化のため素子
の１つとしてペアチップ１２のみを示した。そして、こ
れらの素子は配線１３によって接続されている。さらに
、回路基板１１の裏側、すなわち前記した素子が設けら
れていない面上には金属板１６が接着されている。金属
板１６の材料には例えば伝熱性が良くコストの安い銅な
どを用い、接着は市販の接着剤を用いてなす。
次に、金属板１６の取付けを第２図を参照して説明する
。再び第４図を参照すると、回路基板５２はリードフレ
ーム６０の支持板５１上に接着された。本発明では、リ
ードフレーム２０を第２図の平面図に示される如くに形
成した。この構造のリードフレーム２０においては、従
来例のリードに加えてサポートパー２２を設け、このサ
ポートパーの先端部を拡張した小さい方形のステージ２
３を、破線で示される支持板２１の４隅の部分でそれよ
りも低い位置に設けた。なお第２図においては、図の簡
明化のためにリードは省略したが、リードは第４図中）
の従来例と同様にサポートパー２２のそれぞれの間に第
４図（ロ）に示される如くに設ける。そして、回路基板
１１の裏側に接着された金属板をステージ２３に接着す
ることによって、回路基板１１はステージ２３上にのる
ことになる。さらに、回路基板１１をモールド樹脂１７
で封止するときには、第１図（ロ）にみられるように、
モールド樹脂は金属板１６の周縁部のみに残し、金属板
１６の内部の大部分はモールド樹脂で覆われないように
して、放熱効率を向上させる。
。再び第４図を参照すると、回路基板５２はリードフレ
ーム６０の支持板５１上に接着された。本発明では、リ
ードフレーム２０を第２図の平面図に示される如くに形
成した。この構造のリードフレーム２０においては、従
来例のリードに加えてサポートパー２２を設け、このサ
ポートパーの先端部を拡張した小さい方形のステージ２
３を、破線で示される支持板２１の４隅の部分でそれよ
りも低い位置に設けた。なお第２図においては、図の簡
明化のためにリードは省略したが、リードは第４図中）
の従来例と同様にサポートパー２２のそれぞれの間に第
４図（ロ）に示される如くに設ける。そして、回路基板
１１の裏側に接着された金属板をステージ２３に接着す
ることによって、回路基板１１はステージ２３上にのる
ことになる。さらに、回路基板１１をモールド樹脂１７
で封止するときには、第１図（ロ）にみられるように、
モールド樹脂は金属板１６の周縁部のみに残し、金属板
１６の内部の大部分はモールド樹脂で覆われないように
して、放熱効率を向上させる。
第１図に示されるハイブリッド集積回路装置においては
、通常の場合当該集積回路に接続されない複数のリード
が予備的に設けられる６本発明ではこれらの、予備的り
−￥ １４ａをも放熱用に利用する。すなわち、二゛れ
らの予備的リード１４ａの一方端をワイヤ１５のワイヤ
ボンディングによって回路基板に接続し、他方端は半田
１９で半田付けして固着することによってプリント板１
８に接続すると、回路基板１１の発生する熱は、ワイヤ
１５→リード１４→プリント板１８の経路でプリント板
１８に伝えられ、プリント板１８から放熱する。第１図
（ａ）には、これらの予備的リード１４ａを回路基板１
１の図に見て右側に配置した状態が示される。
、通常の場合当該集積回路に接続されない複数のリード
が予備的に設けられる６本発明ではこれらの、予備的り
−￥ １４ａをも放熱用に利用する。すなわち、二゛れ
らの予備的リード１４ａの一方端をワイヤ１５のワイヤ
ボンディングによって回路基板に接続し、他方端は半田
１９で半田付けして固着することによってプリント板１
８に接続すると、回路基板１１の発生する熱は、ワイヤ
１５→リード１４→プリント板１８の経路でプリント板
１８に伝えられ、プリント板１８から放熱する。第１図
（ａ）には、これらの予備的リード１４ａを回路基板１
１の図に見て右側に配置した状態が示される。
第１図の装置は、回路基板１１上にペアチップ１２およ
び図示しないその他の素子を配置し、前記した如くに回
路基板１１の裏、側に金属板１６を接着し、回路基板１
１と予備的なり一層１４ａとをワイヤ１５を用いて接続
し、次いで第１図（ロ）に示される如くモールド工程に
よりモールド樹脂１７、で回路基板１１を樹脂封止し、
このようにして形成されたＳＭＴ−ＨＹＢ−Ｉ Ｃ装置
は、従来例の場合と同様にプリント板１８の表面に実装
される。
び図示しないその他の素子を配置し、前記した如くに回
路基板１１の裏、側に金属板１６を接着し、回路基板１
１と予備的なり一層１４ａとをワイヤ１５を用いて接続
し、次いで第１図（ロ）に示される如くモールド工程に
よりモールド樹脂１７、で回路基板１１を樹脂封止し、
このようにして形成されたＳＭＴ−ＨＹＢ−Ｉ Ｃ装置
は、従来例の場合と同様にプリント板１８の表面に実装
される。
以上のように本発明によれば、ＳＭＴ−ＨＹＢ−ＩＣ装
置において、素子を搭載した回路基板の発生する熱が金
属板と予備的リードを用いて効率良く放散され、該装置
の特性維持に有効である。
置において、素子を搭載した回路基板の発生する熱が金
属板と予備的リードを用いて効率良く放散され、該装置
の特性維持に有効である。
第１図は本発明実施例の図で、その（ａ）は斜視図、そ
の（ロ）は断面図、 第２図は第１図の装置のリードフレームの平面図、 第３図は従来の集積回路装置の図で、その（ａ）はＤＩ
Ｐ型品の一部切欠斜視図、その（ｂ）はＳＩＰ型品の一
部切欠斜視図、 第４図は改良された従来例の図で、その（ａ）は断面図
、その（ロ）はリードフレームの平面図である。 図中、 １１は回路基板、 １２はペアチップ、 １３は配線、 １４はリード、 １４ａは予備的リード、 １５はワイヤ、 １６は金属板、 １７はモールド樹脂、 １８はプリント板、 １９は半田、 ２０はリードフレーム、 ２１は支持板、 ２２はサポートパー ２３はステージ を示す。 特許出願人 富士通株式会社
の（ロ）は断面図、 第２図は第１図の装置のリードフレームの平面図、 第３図は従来の集積回路装置の図で、その（ａ）はＤＩ
Ｐ型品の一部切欠斜視図、その（ｂ）はＳＩＰ型品の一
部切欠斜視図、 第４図は改良された従来例の図で、その（ａ）は断面図
、その（ロ）はリードフレームの平面図である。 図中、 １１は回路基板、 １２はペアチップ、 １３は配線、 １４はリード、 １４ａは予備的リード、 １５はワイヤ、 １６は金属板、 １７はモールド樹脂、 １８はプリント板、 １９は半田、 ２０はリードフレーム、 ２１は支持板、 ２２はサポートパー ２３はステージ を示す。 特許出願人 富士通株式会社
Claims (1)
- 【特許請求の範囲】 素子（１２）からなるハイブリッド集積回路が形成さ
れた回路基板（１１）がモールド樹脂（１７）によって
封止され、該ハイブリッド集積回路はリード（１４）に
よってプリント板（１８）に接続可能な集積回路装置に
おいて、 該回路基板（１１）の素子（１２）の形成されない裏側
には金属板（１６）が接着され、 該金属板（１６）の内方の大部分はモールド樹脂（１７
）によって覆われない状態にあり、 予備的なリード（１４ａ）は一方端がワイヤ（１５）に
よって回路基板（１１）に接続され、他方端はプリント
板（１８）に固着されうる構成としたことを特徴とする
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6606289A JPH02246253A (ja) | 1989-03-20 | 1989-03-20 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6606289A JPH02246253A (ja) | 1989-03-20 | 1989-03-20 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02246253A true JPH02246253A (ja) | 1990-10-02 |
Family
ID=13304997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6606289A Pending JPH02246253A (ja) | 1989-03-20 | 1989-03-20 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02246253A (ja) |
-
1989
- 1989-03-20 JP JP6606289A patent/JPH02246253A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1143514B1 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| JP2004158753A (ja) | リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 | |
| JP3251323B2 (ja) | 電子回路デバイス | |
| JPH10284873A (ja) | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム | |
| JPH04316357A (ja) | 樹脂封止型半導体装置 | |
| JPH0382060A (ja) | 半導体装置 | |
| JP2736161B2 (ja) | 半導体装置 | |
| JPH04114455A (ja) | 半導体装置及びその実装構造 | |
| JPH04144269A (ja) | 混成集積回路装置 | |
| JPH02246253A (ja) | 集積回路装置 | |
| JPH03238852A (ja) | モールド型半導体集積回路 | |
| JPS61137349A (ja) | 半導体装置 | |
| JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JPH01282846A (ja) | 混成集積回路 | |
| JP3226672B2 (ja) | 混成集積回路装置 | |
| KR0163214B1 (ko) | 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법 | |
| JPH05109940A (ja) | 混成集積回路 | |
| JPH02246258A (ja) | 集積回路装置およびその製造方法 | |
| JPH0521649A (ja) | 半導体装置 | |
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| JPH03276649A (ja) | 電子装置 |