JPH03244145A - チップキャリア - Google Patents
チップキャリアInfo
- Publication number
- JPH03244145A JPH03244145A JP4293390A JP4293390A JPH03244145A JP H03244145 A JPH03244145 A JP H03244145A JP 4293390 A JP4293390 A JP 4293390A JP 4293390 A JP4293390 A JP 4293390A JP H03244145 A JPH03244145 A JP H03244145A
- Authority
- JP
- Japan
- Prior art keywords
- tabic
- substrate
- chip carrier
- alpha rays
- rubber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229920002379 silicone rubber Polymers 0.000 claims abstract description 11
- 229920001971 elastomer Polymers 0.000 claims abstract description 5
- 239000004945 silicone rubber Substances 0.000 claims description 9
- 230000005260 alpha ray Effects 0.000 claims description 8
- 239000007767 bonding agent Substances 0.000 abstract 2
- 229920001296 polysiloxane Polymers 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229920002050 silicone resin Polymers 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子装置等に使用される配線基板にTABI
Cを実装するために用いるチップキャリアに関する。
Cを実装するために用いるチップキャリアに関する。
従来この種のチップキャリアはα線を防ぐためには、I
C実装前にICの回路面に高粘度のα線遮へい用シリコ
ーンをボッティングしていた。
C実装前にICの回路面に高粘度のα線遮へい用シリコ
ーンをボッティングしていた。
上述した従来のチップキャリアはIC上に高粘度のα線
遮へい用シリコーン樹脂をボッティングし、IC上にシ
リコーンが山状に付着するため、基板にICを実装する
ために行うリード底形が困難であるという欠点がある。
遮へい用シリコーン樹脂をボッティングし、IC上にシ
リコーンが山状に付着するため、基板にICを実装する
ために行うリード底形が困難であるという欠点がある。
また、ボッティングしたシリコーン樹脂を硬化する時に
ICに熱がかかりICの信頼性が低下するという欠点が
ある。
ICに熱がかかりICの信頼性が低下するという欠点が
ある。
本発明は、基板と、前記基板上にフエイスダウンて実装
されるTABICと、前記TABICの裏面と接着し前
記基板とで前記TABICを封止するキャップとを有す
るチップキャリアにおいて、前記基板および前記TAB
ICの間にそれぞれに密着してα線遮へい用ラバーが
設けられたことを特徴とする。
されるTABICと、前記TABICの裏面と接着し前
記基板とで前記TABICを封止するキャップとを有す
るチップキャリアにおいて、前記基板および前記TAB
ICの間にそれぞれに密着してα線遮へい用ラバーが
設けられたことを特徴とする。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の縦断面図である。
基板1は上面に複数のパッド2、下面に複数の入出力用
バンプ3を有し、パッド2とバンプ3は内部配線4によ
り接続されている。基板1のTABIC7と対向する面
にはα線遮へい用シリコーンラバー5(α線対策用シリ
コーン樹脂、例えば東しシリコーン製JCR611,O
や東芝シリコーンTSJ3130等をα線管理してラバ
ー成形したもの〉が接着剤10で固定されている。シリ
コーンラバー5の大きさはTABIC7の回路面をおお
う大きさであり、厚さは、基板1から発生するα線を遮
断できる厚さ(50μ)以上ある。TABIC7はり−
ド6をシリコーンラバー5の厚みの高さに成形されたの
ちシリコーンラバー5の上にフェイスダウンでのせられ
その後リード6とパッド2は金−余熱圧着法等により接
続される。そしてキャップ8はTABIC7と接着削っ
て接着される。またキャップ8は基板1とも接着されて
TABIC7を封止する。
バンプ3を有し、パッド2とバンプ3は内部配線4によ
り接続されている。基板1のTABIC7と対向する面
にはα線遮へい用シリコーンラバー5(α線対策用シリ
コーン樹脂、例えば東しシリコーン製JCR611,O
や東芝シリコーンTSJ3130等をα線管理してラバ
ー成形したもの〉が接着剤10で固定されている。シリ
コーンラバー5の大きさはTABIC7の回路面をおお
う大きさであり、厚さは、基板1から発生するα線を遮
断できる厚さ(50μ)以上ある。TABIC7はり−
ド6をシリコーンラバー5の厚みの高さに成形されたの
ちシリコーンラバー5の上にフェイスダウンでのせられ
その後リード6とパッド2は金−余熱圧着法等により接
続される。そしてキャップ8はTABIC7と接着削っ
て接着される。またキャップ8は基板1とも接着されて
TABIC7を封止する。
TABIC7の回路面にはα線遮へい用シリコーンラバ
ー5が密着しであるため、基板1やり−ド6が発生する
α線は遮断され、TABIC7はα線によるソフトエラ
ーを起こさない。また、シリコーンラバー5を基板1に
固定するため、TABIC7を基板1に実装する際に行
うリード成形は容易であり、またTABIC7には余計
な熱がかからずTABIC7の信頼性は高い。
ー5が密着しであるため、基板1やり−ド6が発生する
α線は遮断され、TABIC7はα線によるソフトエラ
ーを起こさない。また、シリコーンラバー5を基板1に
固定するため、TABIC7を基板1に実装する際に行
うリード成形は容易であり、またTABIC7には余計
な熱がかからずTABIC7の信頼性は高い。
また、シリコーンラバー5はTABIC7と基板1に密
着しているため、TABIC7とキャップ8を接着する
際、TABIC7のささえとなり接着を完全におこなう
ことができる。
着しているため、TABIC7とキャップ8を接着する
際、TABIC7のささえとなり接着を完全におこなう
ことができる。
C発明の効果〕
以上説明したように本発明は、基板上のTABICと対
向する部分にα線遮へい用ラバーを設置することにより
、α線によるソフトエラーを起さない信頼性の高いチッ
プキャリアを簡単に得ることができる。
向する部分にα線遮へい用ラバーを設置することにより
、α線によるソフトエラーを起さない信頼性の高いチッ
プキャリアを簡単に得ることができる。
第1図は本発明の一実施例の縦断面図である。
]・・・基板、2・・・パッド、3・・・バンプ、4・
・・内部配線、5・・・シリコーンラバー、6・・・リ
ード、7・・・TABIC58・・・キャップ、9,1
0・・・接着剤。
・・内部配線、5・・・シリコーンラバー、6・・・リ
ード、7・・・TABIC58・・・キャップ、9,1
0・・・接着剤。
Claims (2)
- (1)基板と、前記基板上にフェイスダウンで実装され
るTABICと、前記TABICの裏面と接着し前記基
板とで前記TABICを封止するキャップとを有するチ
ップキャリアにおいて、前記基板および前記TABIC
の間にそれぞれに密着してα線遮へい用のシリコーンラ
バーが設けられたことを特徴とするチップキャリア。 - (2)基板と、前記基板上にフェイスダウンで実装され
るTABICと、前記TABICの裏面と接着し前記基
板とで前記TABICを封止するキャップとを有するチ
ップキャリアにおいて、前記基板および前記TABIC
の間にそれぞれに密着してα線遮へい用ラバーが設けら
れたことを特徴とするチップキャリア。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2042933A JP2570880B2 (ja) | 1990-02-22 | 1990-02-22 | チップキャリア |
FR9009314A FR2650121B1 (fr) | 1989-07-21 | 1990-07-20 | Support de puce electronique |
CA 2021682 CA2021682C (en) | 1989-07-21 | 1990-07-20 | Chip-carrier with alpha ray shield |
US07/962,074 US5264726A (en) | 1989-07-21 | 1992-10-16 | Chip-carrier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2042933A JP2570880B2 (ja) | 1990-02-22 | 1990-02-22 | チップキャリア |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03244145A true JPH03244145A (ja) | 1991-10-30 |
JP2570880B2 JP2570880B2 (ja) | 1997-01-16 |
Family
ID=12649815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2042933A Expired - Lifetime JP2570880B2 (ja) | 1989-07-21 | 1990-02-22 | チップキャリア |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2570880B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59219942A (ja) * | 1983-05-30 | 1984-12-11 | Nec Corp | チツプキヤリア |
JPS6314499A (ja) * | 1986-07-04 | 1988-01-21 | 日本電気株式会社 | 電磁遮へい材 |
JPH01152750A (ja) * | 1987-12-10 | 1989-06-15 | Nec Corp | 半導体装置 |
JPH01248543A (ja) * | 1988-03-29 | 1989-10-04 | Nec Corp | チップキャリア |
-
1990
- 1990-02-22 JP JP2042933A patent/JP2570880B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59219942A (ja) * | 1983-05-30 | 1984-12-11 | Nec Corp | チツプキヤリア |
JPS6314499A (ja) * | 1986-07-04 | 1988-01-21 | 日本電気株式会社 | 電磁遮へい材 |
JPH01152750A (ja) * | 1987-12-10 | 1989-06-15 | Nec Corp | 半導体装置 |
JPH01248543A (ja) * | 1988-03-29 | 1989-10-04 | Nec Corp | チップキャリア |
Also Published As
Publication number | Publication date |
---|---|
JP2570880B2 (ja) | 1997-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0846098A (ja) | 直接的熱伝導路を形成する装置および方法 | |
JPS63239827A (ja) | 半導体装置 | |
JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
JPS5810841A (ja) | 樹脂封止形半導体装置 | |
JPH03244145A (ja) | チップキャリア | |
JP2797598B2 (ja) | 混成集積回路基板 | |
JPH03280559A (ja) | チップキャリア | |
CN107731694B (zh) | 一种生物识别模组的组装方法、生物识别模组及移动终端 | |
JP2836166B2 (ja) | チツプキヤリア | |
JPH02278750A (ja) | チップキャリア | |
JPH0485842A (ja) | チップキャリア | |
JPS5848932A (ja) | 半導体装置の製法 | |
JPS62131555A (ja) | 半導体集積回路装置 | |
JP2000277564A (ja) | 半導体装置及びその製造方法 | |
JPH02254745A (ja) | チップキャリア | |
JP2836165B2 (ja) | チツプキヤリア | |
KR950006836Y1 (ko) | 반도체 패키지 | |
JPH02251153A (ja) | 半導体素子を実装したテープキャリアにおける樹脂封止方法 | |
JPH04346249A (ja) | チップキャリア | |
JPS59145534A (ja) | 半導体デバイスの封止方法 | |
JPH04145698A (ja) | チップキャリア | |
JPH0463451A (ja) | 半導体装置 | |
JPH0521646A (ja) | 半導体装置 | |
JPS59131160U (ja) | 混成集積回路装置 | |
JPS59178758A (ja) | 半導体チツプの基板実装方法 |