CN110707048A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN110707048A
CN110707048A CN201910613455.3A CN201910613455A CN110707048A CN 110707048 A CN110707048 A CN 110707048A CN 201910613455 A CN201910613455 A CN 201910613455A CN 110707048 A CN110707048 A CN 110707048A
Authority
CN
China
Prior art keywords
frame
semiconductor element
lower stage
stage portion
output electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910613455.3A
Other languages
English (en)
Inventor
田中常之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Publication of CN110707048A publication Critical patent/CN110707048A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体器件，包括基体、缓冲构件、框架、盖和半导体元件。陶瓷框架被安装在铜基体上，且钼缓冲构件被置于陶瓷框架与铜基体之间。半导体元件被密封在由盖限定的框架内的空间中。框架包括：顶部；下段部，该下段部被设置在顶部的下方，并且设置有输入电极和输出电极；以及上段部。上段部形成在输入电极和输出电极的布置方向上，并且形成在顶部的下方以及下段部的上方。上段部包括上段连接部，该上段连接部在与输入电极和输出电极的布置方向相交的方向上形成在下段部的周边上。

Description

半导体器件
相关申请的交叉引用
本申请基于2018年7月10日提交的日本专利申请第2018-130920号并要求其优先权的权益，其全部内容通过引用被并入本文。
技术领域
本公开涉及一种半导体器件。
背景技术
半导体器件被安装在例如通信装置中。半导体器件包括铜基体和安装在该基体上的陶瓷框架，并且其半导体元件被密封在由框架形成的空间中。因为铜基体和陶瓷框架具有不同的线性膨胀系数，所以可能会由于线性膨胀系数的差异而在框架中产生裂纹。JPS59-161845公开了一种结构，所述结构通过在基体(封装基体)与框架(外壳)之间插入由钼形成的缓冲构件(钼板)来防止在框架中产生裂纹。
发明内容
本公开提供一种半导体器件。该半导体器件包括基体、缓冲构件、框架、盖和半导体元件。基体由铜形成。缓冲构件由钼形成。所述框架安装在基体上，并且缓冲构件被置于框架与基体之间，并且框架由氧化铝陶瓷形成。盖覆盖框架。半导体元件被密封在由盖限定的框架内的空间中。框架包括顶部、下段部和上段部。顶部包括密封环，盖被固定到该密封环。下段部被设置在顶部的下方，并且该下段部设置有向半导体元件输入信号的输入电极以及从半导体元件输出信号的输出电极。上段部被形成在输入电极和输出电极的布置方向上，并且被形成在位于顶部的下方且位于下段部的上方的位置处。上段部包括上段连接部，该上段连接部在与输入电极和输出电极的布置方向相交的方向上形成在下段部的周边上。
本公开还提供了一种半导体器件。该半导体器件包括基体、缓冲构件、框架、盖和半导体元件。基体由铜形成。缓冲构件由钼形成。框架被安装在基体上，并且缓冲构件被置于框架与基体之间，并且框架由氧化铝陶瓷形成。盖覆盖框架。半导体元件被密封在由盖限定的框架内的空间中。框架包括顶部、下段部和上段部。顶部包括密封环，盖被固定到该密封环。下段部被设置在顶部下方。下段部设置有向半导体元件输入信号的输入电极以及从半导体元件输出信号的输出电极。下段部包括加强金属图案，该加强金属图案被设置在与输出电极的平面相同的平面上的、未设置输入电极和输出电极的位置处，以与输入电极和输出电极绝缘。上段部被形成在输入电极和输出电极的布置方向上，并且被形成在位于顶部的下方且位于下段部的上方的位置处。
附图说明
参考附图，根据本公开实施例的以下详细描述，将更好地理解上述和其它目的、方面和优点，在附图中：
图1A和图1B是用于示出根据本公开一个实施例的半导体器件的视图。
图2是第一示例的框架的外部立体图。
图3A是第一示例的半导体器件的主要部分的平面图，图3B是沿着图3A的B-B线截取的截面图。
图4A是第二示例的半导体器件的主要部分的平面图，图4B是沿着图4A的B-B线截取的截面图。
具体实施方式
[本公开待解决的问题]
JP S59-161845中描述的框架包括：顶部(框架的上部)，该顶部的上侧被盖所覆盖，并且该盖被固定到该顶部；以及下段部(框架的下部)，该下段部相对于顶部被设置在下部上。在框架中，顶部与下段部之间形成有台阶，并且线结合到半导体元件的电极板被设置在台阶的上表面上。由于顶部与下段部之间的厚度的差异而导致变形集中在顶部与下段部之间的边界处，所以可能会在下段部中产生裂纹。
[本公开的效果]
根据本公开，能够防止在框架的下段部中产生裂纹。
[本公开的实施例的描述]
将描述本公开的实施例。根据本公开的一个实施例的半导体器件包括基体、缓冲构件、框架、盖和半导体元件。基体由铜形成。缓冲构件由钼形成。框架安装在基体上，并且缓冲构件被置于框架与基体之间，并且该框架由氧化铝陶瓷形成。盖覆盖框架。半导体元件被密封在由盖限定的框架内的空间中。框架包括顶部、下段部和上段部。顶部包括密封环，盖被固定到该密封环。下段部被设置在顶部的下方，并且设置有向半导体元件输入信号的输入电极以及从半导体元件输出信号的输出电极。上段部被形成在输入电极和输出电极的布置方向上，并且被形成在位于顶部的下方且位于下段部的上方的位置处。上段部包括上段连接部，该上段连接部沿着与输入电极和输出电极的布置方向相交的方向被形成在下段部的周边上。
根据本公开的另一个实施例的半导体器件包括基体、缓冲构件、框架、盖和半导体元件。基体由铜形成。缓冲构件由钼形成。框架安装在基体上，并且缓冲构件被置于框架与基体之间，并且该框架由氧化铝陶瓷形成。盖覆盖框架。半导体元件被密封在由盖限定的框架内的空间中。框架包括顶部、下段部和上段部。顶部包括密封环，盖被固定到该密封环。下段部被设置在顶部的下方。下段部设置有向半导体元件输入信号的输入电极以及从半导体元件输出信号的输出电极。下段部包括加强金属图案，该加强金属图案被设置在与输出电极的平面相同的平面上的、未设置输入电极和输出电极的位置处，以与输入电极和输出电极绝缘。上段部被形成在输入电极和输出电极的布置方向上，并且被形成在位于顶部的下方且位于下段部的上方的位置处。
在上述另一个实施例中，下段部可以包括围绕半导体元件的周边的框架开口。框架开口可以设置有加强金属图案，并且该加强金属图案可以是通过缓冲构件而电连接到基体的接地(GND)配线。
[本公开的实施例的细节]
在下文中，将参考附图描述根据本公开的半导体器件的详细示例。图1A和图1B是用于示出根据本公开实施例的半导体器件的视图。
半导体器件100包括基体1、缓冲构件20、框架30、盖70和半导体元件90。例如，可以将半导体器件100安装在通信装置的前端上。通过将盖70分离，图1A示意性地示出了安装在框架30内的半导体元件90。
如图1A中所示，基体1包括由铜形成的基体本体10。基体本体10的两端分别设置有螺钉固定部11，通过该螺钉固定部11来插入固定螺钉(未示出)。在螺钉固定部11之间设置有热沉12，该热沉12比螺钉固定部11薄。如图1B中所示，热沉12的中央部设置有向上(图中的Z方向)突出的安装台13，并且半导体元件90被安装在安装台13上。
缓冲构件20由钼形成，并且补偿由铜形成的基体本体10与由氧化铝陶瓷形成的框架30之间的线性膨胀系数的差异。如图1B中所示，缓冲构件20包括板形缓冲部22，并且缓冲部22的中央设置有缓冲开口21，该缓冲开口21穿透前表面22b和后表面22a。安装台13穿透缓冲开口21，缓冲部22的后表面22a与基体本体10接触，并且缓冲部22的前表面22b与框架30接触。
框架30由四个侧壁围绕，所述四个侧壁沿着图中所示出的X和Y方向延伸，并且当从前侧观察时，框架30在外观上被形成为正方形形状。如图1B中所示，框架30包括下段部40、上段部50和顶部60。下段部40被安装在缓冲构件20上。上段部50相对于下段部40位于上侧。顶部60相对于上段部50位于上侧，并且附着到盖70。
盖70例如由金锡形成。盖70利用被置于盖70与顶部60之间的密封环61而被固定到顶部60。因此，半导体元件90被以气密方式密封在由盖70限定的在框架30内的空间中。
图2是第一示例的框架的外部立体图，图3A是第一示例的半导体器件的主要部分的平面图，图3B是沿着图3A的B-B线截取的截面图。图3A示出了安装台13，以便容易地理解框架30的结构，但是省略了图1A和图1B中描述的半导体元件90或基体本体10。
框架30的下段部40包括框架开口41和台阶表面42。框架开口41形成在中央处，以围绕安装台13。台阶表面42形成在框架开口41的外侧处，以便在整个周边上围绕框架开口41。
台阶表面42设置有输入电极43，该输入电极43被设置在输入端子81与安装台13之间，以向图1A和图1B中所述的半导体元件90输入信号。输入电极43被线结合到半导体元件90。输出电极44被设置在输出端子82与安装台13之间，以便从半导体元件90输出信号。输出电极44被线结合到半导体元件90。输入电极43被形成为比输出电极44宽。
为了提高框架30内部的气密性，框架30的上段部50形成为比台阶表面42高。上段表面52被设置在顶部60与输入电极43之间以及输出电极44与顶部60之间。
上段部50包括一对上段连接部53，所述一对上段连接部53形成在与输入电极43和输出电极44的布置方向(附图的Y方向)相交的方向(附图的X方向)上。所述一对上段连接部53解决了顶部60与下段部40之间的高度差。更具体地，上段连接部53沿着框架30的内壁形成且形成在下段部40的周边上，以成为比下段部40高的一个台阶。上段连接部53与例如上段表面52齐平。通过改变用于形成上段部50的模具，能够容易地制作上段连接部53。
顶部60和下段部40是框架30中厚度变化最大的位置。当顶部60与下段部40之间存在大的高度差时，当半导体器件在-65℃至175℃下经受50次循环的热循环测试时，从作为起始位置的顶部60与下段部40之间的边界开始，在台阶表面42中产生沿着与输入电极43和输出电极44的布置方向(附图的Y方向)相交的方向(附图的X方向)延伸的裂纹。这种裂纹是导致泄漏故障的因素。
然而，如上所述，因为在顶部60与下段部40之间形成了上段连接部53，所以能够减小由于顶部60与下段部40之间的大的高度差而在顶部60与下段部40之间的边界处产生的变形的集中。因此，该示例的半导体器件100能够防止在台阶表面42中产生裂纹。
在上述的第一示例中，已经描述了设置上段连接部53以解决顶部60与下段部40之间的大的高度差的示例。然而，本发明不限于该示例。
图4A是第二示例的半导体器件的主要部分的平面图，图4B是沿着图4A的B-B线截取的截面图。
如图4A和图4B中所示，该示例的上段部50包括上段表面52，该上段表面52形成在顶部60与输入电极43之间以及输出电极44与顶部60之间。同时，下段部40的台阶表面42到达框架30的内壁，并且在顶部60与下段部40之间存在大的高度差。
然而，台阶表面42设置有加强金属图案45，该加强金属图案45被分别设置在与输出电极44的平面相同的平面上的、未设置输入电极43和输出电极44的位置处。金属图案45中的每个金属图案通过镀金(例如，厚度为约2.5(μm))形成，并且与输入电极43和输出电极44绝缘。能够通过与输出电极44的步骤相同的步骤来容易地制作加强金属图案45。
因为以此方式将加强金属图案45形成在台阶表面42上，所以在该示例中能够减小由于顶部60与下段部40之间的大的高度差而在顶部60与下段部40之间的边界处产生的变形的集中。因此，该示例的半导体器件100能够防止在台阶表面42中产生裂纹。
此外，如图4B中所示，框架开口41可以设置有加强金属图案46。在这种情况下，加强金属图案46被设定为接地配线，该接地配线通过缓冲构件20而电连接到基体本体10。因此，能够进一步提高下段部40的强度。
可替代地，可以在框架30的相对于台阶表面42位于外侧的内壁中设置加强金属图案47。该示例能够提高下段部40的强度。
应理解，本文中所公开的实施例和示例在每一个方面都是说明性的且非限制性的。本发明的范围由权利要求的范围而不是上述含义的范围来表达。旨在包括与权利要求等效的含义和范围内的所有修改。

Claims (3)

1.一种半导体器件，包括：
基体，所述基体由铜形成；
缓冲构件，所述缓冲构件由钼形成；
框架，所述框架被安装在所述基体上，并且所述缓冲构件被置于所述框架与所述基体之间，所述框架由氧化铝陶瓷形成；
盖，所述盖覆盖所述框架；以及
半导体元件，所述半导体元件被密封在由所述盖限定的所述框架内的空间中，
其中，所述框架包括：
顶部，所述顶部包括密封环，所述盖被固定到所述密封环；
下段部，所述下段部被设置在所述顶部的下方，所述下段部设置有向所述半导体元件输入信号的输入电极以及从所述半导体元件输出信号的输出电极；以及
上段部，所述上段部被形成在所述输入电极和所述输出电极的布置方向上，并且所述上段部被形成在位于所述顶部的下方且位于所述下段部的上方的位置处，其中，所述上段部包括上段连接部，所述上段连接部在与所述输入电极和所述输出电极的所述布置方向相交的方向上形成在所述下段部的周边上。
2.一种半导体器件，所述半导体器件包括：
基体，所述基体由铜形成；
缓冲构件，所述缓冲构件由钼形成；
框架，所述框架被安装在所述基体上，并且所述缓冲构件被置于所述框架与所述基体之间，所述框架由氧化铝陶瓷形成；
盖，所述盖覆盖所述框架；以及
半导体元件，所述半导体元件被密封在由所述盖限定的所述框架内的空间中，
其中，所述框架包括：
顶部，所述顶部包括密封环，所述盖被固定到所述密封环；
下段部，所述下段部被设置在所述顶部的下方，所述下段部设置有向所述半导体元件输入信号的输入电极以及从所述半导体元件输出信号的输出电极，其中，所述下段部包括加强金属图案，所述加强金属图案被设置在与所述输出电极的平面相同的平面上的、未设置所述输入电极和所述输出电极的位置处，以与所述输入电极和所述输出电极绝缘；以及
上段部，所述上段部被形成在所述输入电极和所述输出电极的布置方向上，并且所述上段部被形成在位于所述顶部的下方且位于所述下段部的上方的位置处。
3.根据权利要求2所述的半导体器件，其中，所述下段部包括框架开口，所述框架开口围绕所述半导体元件的周边，所述框架开口设置有所述加强金属图案，并且所述加强金属图案是通过所述缓冲构件而电连接到所述基体的接地配线。
CN201910613455.3A 2018-07-10 2019-07-09 半导体器件 Pending CN110707048A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018130920A JP2020009953A (ja) 2018-07-10 2018-07-10 半導体装置
JP2018-130920 2018-07-10

Publications (1)

Publication Number Publication Date
CN110707048A true CN110707048A (zh) 2020-01-17

Family

ID=69139223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910613455.3A Pending CN110707048A (zh) 2018-07-10 2019-07-09 半导体器件

Country Status (3)

Country Link
US (2) US10903171B2 (zh)
JP (1) JP2020009953A (zh)
CN (1) CN110707048A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220044979A1 (en) * 2020-08-04 2022-02-10 Qorvo Us, Inc. Hermetic package for high cte mismatch

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161845A (ja) * 1983-03-04 1984-09-12 Fujitsu Ltd 半導体装置の収容容器
JPH09307020A (ja) * 1996-05-13 1997-11-28 Shinko Electric Ind Co Ltd セラミックパッケージ
CN102194782A (zh) * 2010-03-08 2011-09-21 瑞萨电子株式会社 半导体封装、基板、电子部件及安装半导体封装的方法
US20170236769A1 (en) * 2016-02-11 2017-08-17 Thermal Management Solutions, LLC d/b/a SANTIER High thermal conductive hermetic rf packaging
CN108028202A (zh) * 2015-09-24 2018-05-11 夏普株式会社 半导体装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63187651A (ja) * 1987-01-30 1988-08-03 Sumitomo Electric Ind Ltd 集積回路用パツケ−ジ
JP2004055985A (ja) * 2002-07-23 2004-02-19 Shinko Electric Ind Co Ltd セラミックパッケージ及び電子装置
JP2014207388A (ja) 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161845A (ja) * 1983-03-04 1984-09-12 Fujitsu Ltd 半導体装置の収容容器
JPH09307020A (ja) * 1996-05-13 1997-11-28 Shinko Electric Ind Co Ltd セラミックパッケージ
CN102194782A (zh) * 2010-03-08 2011-09-21 瑞萨电子株式会社 半导体封装、基板、电子部件及安装半导体封装的方法
CN108028202A (zh) * 2015-09-24 2018-05-11 夏普株式会社 半导体装置及其制造方法
US20170236769A1 (en) * 2016-02-11 2017-08-17 Thermal Management Solutions, LLC d/b/a SANTIER High thermal conductive hermetic rf packaging

Also Published As

Publication number Publication date
JP2020009953A (ja) 2020-01-16
US10903171B2 (en) 2021-01-26
US20200020648A1 (en) 2020-01-16
US11508672B2 (en) 2022-11-22
US20210134739A1 (en) 2021-05-06

Similar Documents

Publication Publication Date Title
US10910326B2 (en) Semiconductor package
JP5090063B2 (ja) パワー半導体モジュール
CN101552251A (zh) 半导体装置的引线框架和封装结构
JP2005079536A (ja) 固体撮像装置の製造方法
US20190103330A1 (en) Semiconductor device
JP2022037035A (ja) 高周波モジュール
CN103250240A (zh) 元件收纳用封装、半导体装置用部件以及半导体装置
CN110707048A (zh) 半导体器件
JP6221299B2 (ja) 気密封止体及び気密封止方法
KR20080022509A (ko) 마이크로폰 패키지
JPH10303690A (ja) 表面弾性波装置及びその製造方法
JP2022073129A (ja) 半導体装置用の筐体の製造方法
JPH1028024A (ja) 電子部品とそれを用いた電子機器
JP6863215B2 (ja) Ｍｅｍｓ発振器
CN110504222A (zh) 预铸模基板及其制造方法和中空型半导体装置及其制造方法
TWI835299B (zh) 壓電振動裝置
JPWO2009019792A1 (ja) 回路モジュールおよびこれを用いた電子機器
JP2019050478A (ja) Ｍｅｍｓ発振器
JP2011159892A (ja) 半導体パッケージおよび高周波半導体装置
JP2017028197A (ja) 電子部品搭載用パッケージおよび電子装置
KR102026314B1 (ko) 소량 생산용 반도체 패키지
US20120146208A1 (en) Semiconductor module and manufacturing method thereof
JP2010187182A (ja) 半導体装置及びその製造方法
JP2019118013A (ja) Ｍｅｍｓ発振器
JP2021061371A (ja) 半導体装置の製造方法、および半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination