KR102026314B1 - 소량 생산용 반도체 패키지 - Google Patents

소량 생산용 반도체 패키지 Download PDF

Info

Publication number
KR102026314B1
KR102026314B1 KR1020170125183A KR20170125183A KR102026314B1 KR 102026314 B1 KR102026314 B1 KR 102026314B1 KR 1020170125183 A KR1020170125183 A KR 1020170125183A KR 20170125183 A KR20170125183 A KR 20170125183A KR 102026314 B1 KR102026314 B1 KR 102026314B1
Authority
KR
South Korea
Prior art keywords
lead
circuit board
printed circuit
finger
lead frame
Prior art date
Application number
KR1020170125183A
Other languages
English (en)
Other versions
KR20190036214A (ko
Inventor
최병욱
Original Assignee
주식회사 유니칩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유니칩스 filed Critical 주식회사 유니칩스
Priority to KR1020170125183A priority Critical patent/KR102026314B1/ko
Publication of KR20190036214A publication Critical patent/KR20190036214A/ko
Application granted granted Critical
Publication of KR102026314B1 publication Critical patent/KR102026314B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process

Abstract

본 발명은 반도체 패키지에 관한 것이다. 본 발명의 일측면에 따른 실시예는 소량 생산용 반도체 패키지를 제공한다. 소량 생산용 반도체 패키지는, 반도체 칩이 탑재되는 다이패드 및 상기 다이패드에 일단이 대향하는 복수의 리드 패턴이 형성된 인쇄회로기판, 상기 인쇄회로기판을 둘러싸는 링 패드 및 상기 리드 패턴의 타단에 일단이 대향하는 복수의 리드 핑거를 포함하는 리드 프레임 및 상기 리드 프레임의 하부 및 상기 리드 프레임의 둘레에 형성되며, 상기 리드 핑거의 상기 일단 및 타단은 노출시키는 몰드를 포함할 수 있다.

Description

소량 생산용 반도체 패키지{Semiconductor packet for small production}
본 발명은 반도체 패키지에 관한 것이다.
반도체 장치는, 반도체 기판 상에 전자 소자로 구성된 회로가 형성된 반도체 칩을 패키징하여 제조된다. 패키징은, 반도체 칩을 복수의 리드를 포함하는 리드 프레임에 고정하고, 반도체 칩의 컨택 패드와 리드를 와이어 본딩하는 과정으로 구성된다. 반도체 칩에 형성된 회로가 복잡해지고, 반도체 칩의 크기가 증가함에 따라 컨택 패드의 수가 증가하고 있는 추세이다. 패키지는 컨택 패드의 수나 위치를 고려하여 개별적으로 설계되기 때문에, 패키지의 설계 복잡도 역시 증가하고 있다.
대량 생산이 가능한 메모리와 같은 반도체 장치와 달리, 비메모리 반도체 장치는 주문에 의해 소량 생산되고 있다. 대량 생산되는 메모리 반도체 역시 양산 전 테스트를 위해 소량 생산할 필요가 있다. 반도체 칩은 웨이퍼 상태에서 테스트를 할 수 있으나, 완제품 상태 또는 인쇄회로기판에 실장된 상태에서도 테스트를 수행하여야 한다. 테스트 결과에 따라 반도체 설계 및/또는 패키지를 변경해야 하는 경우가 종종 발생한다. 그러나 패키지는 반도체 칩에 맞게 설계되기 때문에 초기 제작 비용이 높고 수정 또는 재설계시 상당한 시간이 소요된다. 이로 인해, 팹리스 업체나 연구소는, 테스트용 반도체 장치(이하 프로토타입이라 함)를 얻기 위해 상당한 비용과 시간을 투여하여야 한다.
소량의 프로토타입을 제조하기에 적합한 반도체 패키지를 제공하고자 한다.
본 발명의 일측면에 따른 실시예는 소량 생산용 반도체 패키지를 제공한다. 소량 생산용 반도체 패키지는, 반도체 칩이 탑재되는 다이패드 및 상기 다이패드에 일단이 대향하는 복수의 리드 패턴이 형성된 인쇄회로기판, 상기 인쇄회로기판을 둘러싸는 링 패드 및 상기 리드 패턴의 타단에 일단이 대향하는 복수의 리드 핑거를 포함하는 리드 프레임 및 상기 리드 프레임의 하부 및 상기 리드 프레임의 둘레에 형성되며, 상기 리드 핑거의 상기 일단 및 타단은 노출시키는 몰드를 포함할 수 있다.
여기서, 상기 리드 패턴의 일단은 상기 반도체 칩의 컨택 패드와 제1 와이어 본딩되며, 상기 리드 패턴의 상기 타단은 상기 리드 핑거의 상기 일단과 제2 와이어 본딩될 수 있다.
한편, 상기 다이패드 및 상기 링 패드는 사각형상이며, 상기 리드 패턴은 상기 다이패드의 변 및 상기 다이패드의 변에 대응하는 상기 인쇄회로기판의 변 사이에 형성될 수 있다.
한편, 상기 리드 패턴은, 하나 이상의 꺽인점을 가지며, 상기 꺽인점 및 상기 리드 패턴의 일단은 상기 인쇄회로기판의 측면에서 상기 인쇄회로기판의 변의 중심으로 갈수록 상기 인쇄회로기판의 변에 가까워질 수 있다.
또한, 상기 리드 패턴의 적어도 일부 및 상기 리드 핑거의 적어도 일부는 상기 다이패드의 중심을 향하는 방향으로 연장될 수 있다.
여기서, 상기 리드 핑거는, 상기 몰드로부터 내부로 연장되는 이너 리드 핑거 및 상기 몰드로부터 외부로 연장되는 아우터 리드 핑거를 포함하되, 인접한 상기 아우터 리드 핑거는 타이 바에 의해 결합될 수 있다.
한편, 상기 몰드는, 상기 리드 프레임의 하부에서 측면 방향으로 연장되는 바닥부, 상기 바닥부의 일측에 형성되며, 상기 이너 리드 핑거가 배치되는 리드 핑거 배치부 및 상기 리드 핑거 배치부의 일측에 형성되며, 상기 이너 핑거 리드를 고정하는 측벽을 포함할 수 있다.
한편, 상기 바닥부의 둘레를 따라 홈이 형성될 수 있다.
또한, 상기 몰드의 내부는 합성 수지에 의해 밀봉될 수 있다.
본 발명의 실시예에 따른 반도체 패키지는, 다수의 컨택 패드를 가진 반도체 칩을 실장할 수 있다. 특히, 본 발명의 실시예에 따른 반도체 패키지는, 소량의 프로토타입을 기존에 비해 상대적으로 저가에 제조할 수 있으며, 제조 시간 역시 기존에 비해 획기적으로 단축시킬 수 있다.
이하에서, 본 발명은 첨부된 도면에 도시된 실시예를 참조하여 설명된다. 이해를 돕기 위해, 첨부된 전체 도면에 걸쳐, 동일한 구성 요소에는 동일한 도면 부호가 할당되었다. 첨부된 도면에 도시된 구성은 본 발명을 설명하기 위해 예시적으로 구현된 실시예에 불과하며, 본 발명의 범위를 이에 한정하기 위한 것은 아니다. 특히, 첨부된 도면들은, 발명의 이해를 돕기 위해서, 일부 구성 요소를 다소 과장하여 표현하고 있다. 도면은 발명을 이해하기 위한 수단이므로, 도면에 표현된 구성 요소의 폭이나 두께 등은 실제 구현시 달라질 수 있음을 이해하여야 한다. 한편, 발명의 상세한 설명 전체에 걸쳐서 동일한 구성 요소는 동일한 도면 부호를 참조하여 설명된다.
도 1은 본 발명의 실시예에 따른 소량 생산용 반도체 패키지의 구성을 예시적으로 도시하고 있는 분해 사시도이다.
도 2는 본 발명의 실시예에 따른 리드 프레임을 예시적으로 도시하고 있는 도면이다.
도 3은 본 발명의 실시예에 따른 리드 프레임에 몰드가 결합된 상태를 예시적으로 도시하고 있는 도면이다.
도 4는 도 3의 몰딩된 리드 프레임을 부분적으로 확대한 도면이다.
도 5는 본 발명의 실시예에 따른 인쇄회로기판을 예시적으로 도시하고 있는 도면이다.
도 6은 도 4의 몰딩된 리드 프레임과 도 5의 인쇄회로기판이 결합된 상태를 예시적으로 도시하고 있는 도면이다.
도 7은 본 발명의 실시예에 따른 소량 생산용 반도체 패키지의 단면을 예시적으로 도시하고 있는 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 특히, 이하에서 첨부된 도면을 참조하여 설명될 실시예들은, 단독으로 또는 다른 실시예와 결합하여 구현될 수 있다. 따라서 본 발명의 범위가 첨부된 도면에 도시된 형태에만 한정되는 것이 아님을 유의하여야 한다.
한편, 본 명세서에서 사용되는 용어 중 “실질적으로”, “거의”, “약” 등과 같은 표현은 실제 구현시 적용되는 마진이나 발생가능한 오차를 고려하기 위한 표현이다. 예를 들어, “실질적으로 90도”는 90도일 때의 효과와 동일한 효과를 기대할 수 있는 각도까지 포함하는 의미로 해석되어야 한다. 다른 예로, “거의 없는”은 무엇인가가 미미하게 존재하더라도 무시할 수 있는 정도까지 포함하는 의미로 해석되어야 한다.
또한, 특별한 언급이 없는 한, “측면”, 또는 “수평”은 도면의 좌우 방향을 언급하기 위한 것이며, “수직”은 도면의 상하 방향을 언급하기 위한 것이다. 한편, 경사진 선에 수직한 선 또는 원의 표면에 수직한 법선은 점선으로 표시된다.
도 1은 본 발명의 실시예에 따른 소량 생산용 반도체 패키지의 구성을 예시적으로 도시하고 있는 분해 사시도이다.
도 1을 참조하면, 소량 생산용 반도체 패키지는 몰딩된 리드 프레임(10) 및 인쇄회로기판(300)을 포함한다. 본 명세서는, 208개의 리드 핑거를 가진 QFS(Quad Flat Package)를 예시하고 있으나, 리드 핑거의 수는 증감할 수 있다. 또한, 본 발명은 QFS뿐 아니라 DFN(Dual Flat No-lead), QFN(Quad Flat No-lead), MLF(Micro Lead Frame) 등 다양한 형태의 패키지에도 적용될 수 있다.
몰딩된 리드 프레임(10)은 사각형상의 인쇄회로기판(300)을 내부에 수용한다. 몰딩된 리드 프레임(10)은 복수의 리드 핑거(110)를 가진 리드 프레임(100) 및 리드 프레임(100)의 하부와 측면에 형성된 몰드(200)를 포함한다. 몰딩된 리드 프레임(10)의 중앙부는 오목한 형태로 형성되며, 링 패드(140)는 중앙부를 둘러싼다. 복수의 리드 핑거(110)는 리드 프레임(100)의 둘레에 형성된 상부 측벽 및 하부 측벽에 의해 고정된다.
반도체 칩(400)은 인쇄회로기판(300)의 다이패드(350)에 고정된다. 인쇄회로기판(300)은 몰딩된 리드 프레임(10)의 바닥부(210)에 고정된다. 복수의 리드 패턴(310)은 인쇄회로기판(300)의 각 측면에 인접한 영역에 형성된다. 리드 패턴(310)은 반도체 칩(400)의 컨택 패드와 리드 핑거(110)를 전기적으로 연결한다. 이를 위해서, 반도체 칩(400)의 컨택 패드와 리드 패턴(310)은 제1 와이어 본딩되며, 리드 패턴(310)과 리드 핑거(110)는 제2 와이어 본딩된다.
프로토타입을 제조하기 위한 종래의 오픈 캐비티 패키지(Open Cavity Package)는 리드의 수가 제한적이었다. 많은 컨택 패드를 가진 반도체 칩을 위한 프로토타입 패키지 방식이 존재하지만, 패키징 후 후속 공정이 필요한 단점이 있다. 예를 들어, QFN이나 MLF는 종래의 QFP보다 더 많은 리드를 제공하지만, 인쇄회로기판에 실장하기 위해서 SMD(Surface Mount Device) 공정이 필요하다.
한편, 리드의 수가 증가하면 리드간 피치가 감소해야 한다. 이를 해결하기 위해서, 리드를 더욱 미세하게 형성한다. 하지만, 미세한 리드 피치는 패키징 중에 리드간 전기적 접촉을 유발할 가능성이 높아 바람직하지 않다.
한편, 반도체 칩의 크기는 컨택 패드의 수에 크게 영향을 받지 않기 때문에 리드 피치를 적정하게 유지하면서 패키지의 크기를 증가시킬 수도 있다. 그러나, 이 경우 본딩된 와이어의 길이가 길어지면서 와이어간 접촉이 발생하거나 몰딩시 와이어가 쏠리는 현상이 발생할 수 있다.
도 1에 도시된 패키지는, 다이패드(350) 주변에 리드 패턴(310)이 형성된 인쇄회로기판(300)과 이를 실장하는 몰딩된 리드 프레임(10)으로 구성된다. 리드 패턴(310)은 인쇄회로기판(300)의 상면에 8등분 선대칭되도록 형성되며, 리드 핑거(110)도 8등분 선대칭되도록 형성된다. 리드 패턴(310)이 인쇄회로기판(300)의 상면에 형성되므로, 패키징중에 서로 접촉되거나 쏠리지 않는다. 상세하게, 리드 패턴(310)은 인쇄회로기판(300)의 중심을 지나는 두 개의 대각선 및 대향하는 두 변의 중심을 연결하는 두 개의 선 중 어느 하나에 대해 선대칭되도록 형성된다. 한편, 몰딩된 리드 프레임(10)은 적절한 리드 피치를 유지하면서도 더 많은 수의 리드를 가질 수 있다.
도 2는 본 발명의 실시예에 따른 리드 프레임을 예시적으로 도시하고 있는 도면이며, 리드 프레임의 아래에는 리드 프레임(100)의 우측 하부(A)가 확대 도시되어 있다.
도 2를 참조하면, 리드 프레임(100)은, 예를 들어, 구리, 은, 금, 또는 이들의 합금과 같은 금속으로 형성되며, 복수의 리드 핑거(110) 및 링 패드(140)를 포함한다. 복수의 리드 핑거(110) 및 링 패드(140)는 8등분 선대칭하는 구조를 갖는다.
리드 핑거(110)는 이너 리드 핑거(120)와 아우터 리드 핑거(130)로 구성된다. 이너 리드 핑거(120)의 일단(121)은 리드 프레임(100)의 중앙을 향해 경사지게 배열된다. 이너 리드 핑거(120)는 몰드(200)의 상부 측벽(230) 및 하부 측벽(231) 사이에 배치되는 영역(122) 및 이로부터 연장되는 영역(123)으로 구성된다.
한편, 아우터 리드 핑거(130)는 상부 측벽(230)으로부터 수직하게 측면 방향으로 연장된다. 인접한 두 개의 아우터 리드 핑거(130)는 타이 바(131)에 의해 결합된다. 타이 바(131)는, 아우터 리드 핑거(130)를 절곡하기 전에 제거된다.
링 패드(140)는 이너 리드 핑거(120)의 일단(121)으로부터 이격되어 형성된다. 링 패드(120)의 안쪽 영역에 인쇄회로기판(300)이 배치된다.
도 3은 본 발명의 실시예에 따른 리드 프레임에 몰드가 결합된 상태를 예시적으로 도시하고 있는 도면이며, 중심부를 측면 방향을 따라 절단한 몰딩된 리드 프레임(10)의 단면도가 몰딩된 리드 프레임(10)의 하부에 도시되어 있다.
도 3을 참조하면, 몰딩된 리드 프레임(10)은 도 2의 리드 프레임(100)에 몰드(200)를 형성하여 제조된다. 몰드(200)는, 예를 들어, 열경화성 에폭시계 수지와 같은 합성 수지를 이용하여 형성될 수 있다. 몰드(200)는 합성 수지를 리드 프레임(100)의 하부 및 둘레에 적용한 후, 예를 들어, 압축 성형 등에 의해 형성될 수 있다.
몰드(200)는 리드 프레임(100)의 하부에서 측면 방향으로 이너 리드 핑거(120)와 아우터 리드 핑거(130)의 연결 지점까지 연장되는 바닥부(210)를 포함한다. 바닥부(210)의 상면(211)은 이너 리드 핑거(120) 또는 아우터 리드 핑거(130)가 위치한 지점보다 낮을 수 있다. 즉, 바닥부(210)의 상면(211)은 인쇄회로 기판(300)을 수용하기 위해 단차를 갖도록 형성될 수 있다.
리드 핑거 배치부(220)는 바닥부(210)의 일측에 형성된다. 리드 핑거 배치부(220)의 상면은 바닥부(210)의 상면(211)보다 높게 형성된다. 이너 리드 핑거(120) 및 링 패드(140)는 리드 핑거 배치부(200)의 상면에 배치된다. 이너 리드 핑거(120)의 일부 영역(122)은 상부 측벽(230)과 하부 측벽(231) 사이에 배치되며, 나머지 영역(123)은 리드 핑거 배치부(220)의 상면에 노출된다.
상부 측벽(230)은 링드 핑거 배치부(220)의 상면 일측에 형성된다. 상부 측벽(230)의 높이는 리드 핑거 배치부(220)의 상면보다 높게 형성된다. 상부 측벽(230)은 리드 핑거(110)를 고정시키며, 제조 과정에서 리드 프레임(100)이 변형되는 것을 방지한다. 또한, 상부 측벽(230)은 와이어링이 끝난 상태에서, 몰딩된 리드 프레임(10)의 내부를 합성 수지로 충전하거나, 덮개를 결합하여 밀봉하기 위해서 이용된다.
하부 측벽(231)은 리드 프레임(100)을 기준으로 상부 측벽(230)에 대향하도록 형성될 수 있다. 하부 측벽(231)과 바닥부(210) 사이에는 홈(212)이 형성된다. 홈(212)은 하부 측벽(231)처럼 리드 프레임(100)의 둘레를 따라 형성된다.
도 4는 도 3의 몰딩된 리드 프레임을 부분적으로 확대한 도면으로, (a)는 리드 프레임을 몰딩하기 위한 금형을 나타내고, (b)는 도 3의 B를 부분 확대한 도면이며, (c)는 B 부분의 배면을 부분 확대한 도면이다.
도 4의 (a)를 참조하면, 리드 프레임(100)은 하부 금형(600)에 배치된다. 합성 수지가 리드 프레임(100)에 적용되면, 하부 금형(600)에 형성된 오목부가 합성 수지에 의해 충진된다. 이후 상부 금형(610)이 리드 프레임(100)을 압착하면 리드 프레임(100)에 남아 있던 합성 수지가 상부 금형(610)의 오목부(611)에 충진된다.
리드 프레임(100)의 두께는 매우 얇으며 이너 리드 핑거(120)의 폭 역시 좁기 때문에, 몰딩시 변형될 확률이 매우 높다. 특히, 리드의 수가 증가할수록 이너 리드 핑거(120)의 폭이 더 좁아지기 때문에, 기존의 오픈 캐비티 구조에서 구현할 수 있는 리드의 수는 제한적일 수 밖에 없다. 몰딩시 이너 리드 핑거(120)의 변형을 방지하기 위해, 하부 금형(600)은 리드 지지부(601)를 포함한다. 리드 지지부(601)는 하부 금형(600)의 오목부(602, 603)로부터 상방으로 연장되며, 이너 리드 핑거(120)의 일단(121)을 지지한다. 즉, 리드 지지부(601)에 의해 하부 금형(600)의 오목부는 바닥부(210)를 형성하기 위한 제1 오목부(602)와 하부 측벽(231)을 형성하기 위한 제2 오목부(603)로 분할된다. 또한, 리드 지지부(601)에 의해 하부 측벽(231)과 바닥부(210) 사이에 홈(212)이 형성된다. 따라서 리드 프레임(100)을 하부 금형(600)에 배치한 상태에서 합성 수지를 적용할 때 및 상부 금형(601)이 압착할 때 이너 리드 핑거(120)의 변형이 최소화될 수 있다.
도 4의 (b) 및 (c)를 참조하면, 몰딩시 이너 리드 핑거(120)가 리드 지지부(601)에 의해 지지되므로, 이너 리드 핑거(120) 사이에 합성 수지가 개재된다. 이너 리드 핑거(120) 사이에 개재된 합성 수지는 몰딩 후 리드 핑거 배치부(220)의 일부가 된다. 이로 인해, 이너 리드 핑거(120)들이 서로 절연되며, 특히, 와이어링시에도 변형되지 않게 된다.
도 5는 본 발명의 실시예에 따른 인쇄회로기판을 예시적으로 도시하고 있는 도면이며, 인쇄회로기판(300)의 아래에는 인쇄회로기판(300)의 우측 하부(A)가 확대 도시되어 있다.
도 5를 참조하면, 인쇄회로기판(300)은 그 상면에 형성된 복수의 리드 패턴(310)을 포함한다. 복수의 리드 패턴(310)은 8등분 선대칭하는 구조를 갖는다.
리드 패턴(310)의 일단(321)은 다이패드(350)의 중심을 향해 경사지게 배열된다. 여기서, 리드 패턴(310)은 적어도 하나의 꺽인점(331, 341)을 가질 수 있다. 제1 꺽인점(331) 및 제2 꺽인점(341)에 의해 리드 패턴(310)은 일단(321)이 다이패드(350)를 향하는 제1 리드 패턴(320), 타단(342)이 리드 핑거(110)를 향하는 제3 리드 패턴(340), 및 제1 리드 패턴(320)과 제3 리드 패턴(340)을 연결하는 제2 리드 패턴(330)으로 구성될 수 있다.
제1 꺽인점(331) 및 제2 꺽인점(341)의 위치는 인쇄회로기판(300)의 일 변의 중심으로 갈수록 해당 변에 가까워져서 제3 리드 패턴(340)의 길이는 변의 중심으로 갈수록 짧아진다. 한편, 제1 리드 패턴(320)의 일단은 인쇄회로기판(300)의 일 변의 중심으로 갈수록 해당 변에 가까워진다. 이로 인해, 제1 리드 패턴(320) 내지 제3 리드 패턴(340)과 인쇄회로기판(300)의 변 사이 각도는 해당 변의 중심으로 갈수록 증가한다.
리드 패턴(310)은 구리, 은, 금 또는 이들의 합금 등과 같은 금속을, 예를 들어, 도금 또는 인쇄하여 형성될 수 있다. 이러한 방식으로 형성된 리드 패턴(310)을 이용하면, 리드 핑거(110)에 비해 상대적으로 작은 리드 피치가 구현될 수 있다. 특히, 리드 핑거(110)와 달리 인쇄회로기판(300)의 상면에 고정되어 있으므로, 리드 패턴(310)은 패키징중에 서로 접촉되거나 쏠리지 않는다.
도 6은 도 4의 몰딩된 리드 프레임과 도 5의 인쇄회로기판이 결합된 상태를 예시적으로 도시하고 있는 도면이고, 중심부를 측면 방향을 따라 절단한 몰딩된 리드 프레임(10)의 단면도가 몰딩된 리드 프레임(10)의 하부에 도시되어 있으며, 몰딩된 리드 프레임(10)의 측면이 우측에 도시되어 있다.
도 6을 참조하면, 반도체 칩(400)이 고정된 인쇄회로기판(300)은 몰딩된 리드 프레임(100)의 중앙부에 접착부재를 이용하여 고정된다. 몰딩된 리드 프레임(100)의 중앙부는 바닥부(210) 및 리드 핑거 배치부(220)에 의해 수직 방향으로 함입되어 인쇄회로기판(300)을 수용할 수 있다. 바닥부(210)는 측면 방향으로 수평한 상면을 가지며, 바닥부(210)의 상면과 인쇄회로기판(300)의 하면은 접착부재에 의해 결합될 수 있다.
도 7은 본 발명의 실시예에 따른 소량 생산용 반도체 패키지의 단면을 예시적으로 도시하고 있는 단면도이다.
도 7을 참조하면, 일 실시예로, 반도체 칩(400)-인쇄회로기판(300)-몰딩된 리드 프레임(10)이 결합된 상태에서 와이어링될 수 있다. 상세하게, 인쇄회로기판(300)이 몰딩된 리드 프레임(10)에 결합된 상태에서, 리드 패턴(310)의 일단(321)과 반도체 칩(400)의 컨택 패드와 제1 와이어 본딩(500)되며, 리드 패턴(310)의 타단(342)은 리드 핑거(110)의 일단(121)과 제2 와이어 본딩(510)될 수 있다.
다른 실시예로, 반도체 칩(400)-인쇄회로기판(300)간 제1 와이어 본딩(500)이 먼저 수행되며, 이 상태에서 몰딩된 리드 프레임(10)에 부착될 수 있다. 제2 와이어 본딩(510)은 리드 패턴(310)의 타단(342)은 리드 핑거(110)의 일단(121) 사이에서 이루어질 수 있다.
패키지 몸체(600)는 몰딩된 리드 프레임(10)에 덮개를 끼우거나 합성수지(240)로 밀봉하여 형성된다. 패키지 몸체(600)로부터 외부로 연장된 아우터 리드 핑거(130)를 절곡하여 반도체 장치의 핀이 형성된다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (9)

  1. 반도체 칩이 탑재되는 다이패드 및 상기 다이패드에 일단이 대향하는 복수의 리드 패턴이 형성된 인쇄회로기판;
    상기 인쇄회로기판을 둘러싸는 링 패드 및 상기 리드 패턴의 타단에 일단이 대향하는 복수의 리드 핑거를 포함하는 리드 프레임; 및
    상기 리드 프레임의 하부 및 상기 리드 프레임의 둘레에 형성되며, 상기 리드 핑거의 상기 일단 및 타단은 노출시키며, 상기 인쇄회로기판을 수용하는 몰드를 포함하되,
    상기 리드 핑거는,
    상기 몰드로부터 내부로 연장되는 이너 리드 핑거 및 상기 몰드로부터 외부로 연장되는 아우터 리드 핑거를 포함하며,
    상기 몰드는,
    상기 리드 프레임의 하부에서 측면 방향으로 연장되는 바닥부,
    상기 바닥부의 둘레에 형성되며, 상기 이너 리드 핑거가 배치되는 리드 핑거 배치부, 및
    상기 리드 핑거 배치부의 일측에 형성되며, 상기 바닥부의 둘레에 형성된 홈을 따라 상기 이너 리드 핑거를 고정하는 측벽을 포함하는 소량 생산용 반도체 패키지.
  2. 청구항 1에 있어서, 상기 리드 패턴의 일단은 상기 반도체 칩의 컨택 패드와 제1 와이어 본딩되며, 상기 리드 패턴의 상기 타단은 상기 리드 핑거의 상기 일단과 제2 와이어 본딩되는 소량 생산용 반도체 패키지.
  3. 청구항 1에 있어서, 상기 다이패드 및 상기 링 패드는 사각형상이며,
    상기 리드 패턴은 상기 다이패드의 변 및 상기 다이패드의 변에 대응하는 상기 인쇄회로기판의 변 사이에 형성되는 소량 생산용 반도체 패키지.
  4. 청구항 1에 있어서, 상기 리드 패턴은,
    하나 이상의 꺽인점을 가지며,
    상기 꺽인점 및 상기 리드 패턴의 일단은 상기 인쇄회로기판의 측면에서 상기 인쇄회로기판의 변의 중심으로 갈수록 상기 인쇄회로기판의 변에 가까워지는 소량 생산용 반도체 패키지.
  5. 청구항 1에 있어서, 상기 리드 패턴의 적어도 일부 및 상기 리드 핑거의 적어도 일부는 상기 다이패드의 중심을 향하는 방향으로 연장되는 소량 생산용 반도체 패키지.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 청구항 1에 있어서, 상기 몰드의 내부는 합성 수지에 의해 밀봉되는 소량 생산용 반도체 패키지.
KR1020170125183A 2017-09-27 2017-09-27 소량 생산용 반도체 패키지 KR102026314B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170125183A KR102026314B1 (ko) 2017-09-27 2017-09-27 소량 생산용 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170125183A KR102026314B1 (ko) 2017-09-27 2017-09-27 소량 생산용 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20190036214A KR20190036214A (ko) 2019-04-04
KR102026314B1 true KR102026314B1 (ko) 2019-11-04

Family

ID=66105753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170125183A KR102026314B1 (ko) 2017-09-27 2017-09-27 소량 생산용 반도체 패키지

Country Status (1)

Country Link
KR (1) KR102026314B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002168713A (ja) * 2000-11-30 2002-06-14 Nippon Seiki Co Ltd 圧力センサ及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120403A (ja) * 1992-10-01 1994-04-28 Dainippon Printing Co Ltd 電子回路素子搭載用リードフレーム
KR100244254B1 (ko) * 1997-07-16 2000-02-01 김영환 리드 프레임 및 이를 이용한 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002168713A (ja) * 2000-11-30 2002-06-14 Nippon Seiki Co Ltd 圧力センサ及びその製造方法

Also Published As

Publication number Publication date
KR20190036214A (ko) 2019-04-04

Similar Documents

Publication Publication Date Title
US7517733B2 (en) Leadframe design for QFN package with top terminal leads
USRE36097E (en) Semiconductor package for a semiconductor chip having centrally located bottom bond pads
JP5707902B2 (ja) 半導体装置及びその製造方法
KR20080095187A (ko) 패키지 적층을 위한 집적회로 패키지 시스템
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
KR102026314B1 (ko) 소량 생산용 반도체 패키지
KR950012925B1 (ko) 반도체 리이드 프레임
JP3634381B2 (ja) 集積半導体回路
US6921967B2 (en) Reinforced die pad support structure
JP3104695B2 (ja) Ｂｇａ型樹脂封止半導体装置
KR102605702B1 (ko) 리드 프레임 및 이를 포함하는 반도체 패키지
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR950006434B1 (ko) 리이드 프레임
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR100559640B1 (ko) 리드프레임 구조 및 이를 이용한 반도체 패키지
US20170194235A1 (en) Lead frame and semiconductor package structure
KR20000009885A (ko) 볼 그리드 어레이 타입의 반도체 패키지
KR101115586B1 (ko) 반도체 패키지 및 이의 제조 방법
JP2006073904A (ja) 半導体装置、リードフレーム、及びその製造方法
KR20120043867A (ko) 반도체 패키지 및 이의 제조 방법
KR950013049B1 (ko) 다중-칩 리드온칩(loc) 구조를 갖는 반도체 패키지
JPH0661412A (ja) 樹脂封止型半導体装置およびその製造方法
KR19980048266A (ko) 리드 프레임을 이용한 적층 칩 패키지
KR19990050825A (ko) 고 열방출 리드 프레임 및 이를 이용한 반도체 패키지
KR20100089550A (ko) 범용 리드 프레임 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right