JP7294827B2 - 電気検査用基板 - Google Patents

電気検査用基板 Download PDF

Info

Publication number
JP7294827B2
JP7294827B2 JP2019030542A JP2019030542A JP7294827B2 JP 7294827 B2 JP7294827 B2 JP 7294827B2 JP 2019030542 A JP2019030542 A JP 2019030542A JP 2019030542 A JP2019030542 A JP 2019030542A JP 7294827 B2 JP7294827 B2 JP 7294827B2
Authority
JP
Japan
Prior art keywords
ceramic layer
ceramic
substrate
electrical inspection
alumina
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019030542A
Other languages
English (en)
Other versions
JP2020136572A (ja
Inventor
敬士 加賀
正樹 沓名
通孝 中村
達哉 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2019030542A priority Critical patent/JP7294827B2/ja
Publication of JP2020136572A publication Critical patent/JP2020136572A/ja
Application granted granted Critical
Publication of JP7294827B2 publication Critical patent/JP7294827B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本開示は、セラミック基板を備える電気検査用基板に関する。
特許文献1には、ガラス成分とセラミック成分との混合物を800~1050℃程度の低温にて焼成した低温焼成のガラスセラミックで形成された複数のセラミック層を積層したセラミック基板を備える電気検査用基板が記載されている。
特開2010-271296号公報
しかし、特許文献1に記載の電気検査用基板では、セラミック基板の表面に樹脂層またはスタッドを形成することに起因して発生する応力によって、セラミック基板にクラックが入って破損してしまうことがあった。
本開示は、電気検査用基板の強度を向上させることを目的とする。
本開示の一態様は、複数のセラミック層が積層されたセラミック基板と、セラミック基板における表面および裏面の少なくとも一方に形成された電極とを備える電気検査用基板である。
そして、本開示の電気検査用基板では、複数のセラミック層は、少なくとも、面セラミック層と、内部セラミック層と、中間セラミック層とを含む。面セラミック層は、セラミック基板の表面および裏面の少なくとも一方を構成する。内部セラミック層は、セラミック基板の内部に配置される。中間セラミック層は、面セラミック層と内部セラミック層との間に配置される。
また、面セラミック層および内部セラミック層のアルミナコンテントは、20%~50%であり、中間セラミック層のアルミナコンテントから、面セラミック層および内部セラミック層のアルミナコンテントを減じた減算値は、30%以上である。アルミナコンテントは、セラミック層に含まれるアルミナフィラーの体積と、セラミック層に含まれてアルミナフィラーよりも熱膨張率が低いフィラーである低熱膨張フィラーの体積との合計に対するアルミナフィラーの体積の比率である。
このように構成された本開示の電気検査用基板では、中間セラミック層におけるアルミナフィラーの含有率が、面セラミック層および内部セラミック層におけるアルミナフィラーの含有率よりも高い。このため、本開示の電気検査用基板では、中間セラミック層の熱膨張が、面セラミック層および内部セラミック層の熱膨張よりも大きくなり、中間セラミック層が面セラミック層を圧縮する。これにより、本開示の電気検査用基板は、面セラミック層に圧縮応力が発生し、電気検査用基板の表面強度を向上させることができる。
そして、本開示の電気検査用基板では、面セラミック層および内部セラミック層のアルミナコンテントは、20%~50%であり、中間セラミック層のアルミナコンテントから、面セラミック層および内部セラミック層のアルミナコンテントを減じた減算値は、30%以上である。これにより、本開示の電気検査用基板は、熱による基板変形を最小限に抑制することができる。
本開示の一態様では、中間セラミック層のアルミナコンテントから、面セラミック層および内部セラミック層のアルミナコンテントを減じた減算値は、60%以上であるようにしてもよい。これにより、本開示の電気検査用基板は、面セラミック層に発生する圧縮応力が大きくなり、電気検査用基板の表面強度を更に向上させることができる。
本開示の一態様では、面セラミック層の残留応力は、中間セラミック層および内部セラミック層の残留応力より大きいようにしてもよい。これにより、本開示の電気検査用基板は、電気検査用基板の表面強度を向上させることができる。
本開示の一態様では、面セラミック層の厚さは、中間セラミック層の厚さ以下であるようにしてもよい。これにより、本開示の電気検査用基板は、電気検査用基板の表面強度の低下を抑制することができる。
電気検査用治具の使用方法を示す図である。 電気検査用基板の断面図である。 プローブおよびスタッドの設置位置を示すセラミック基板および樹脂層の断面図である。 電気検査用基板の製造方法を示すフローチャートである。 積層体および積層焼結体の正面図である。 評価試験の結果を示す図表である。 実施例の断面のSEM画像およびEPMA画像である。 実施例と比較例の残留応力を示すグラフである。
以下に本開示の実施形態を図面とともに説明する。
本実施形態の電気検査用治具100は、図1に示すように、電気検査用基板1と、導電性の複数のプローブ2とを備える。
電気検査用治具100は、例えば直径が300mmのシリコンウエハSWに対応し、シリコンウエハSWに形成された複数の端子TMにプローブ2を接触させることにより、シリコンウエハSWに形成された複数のデバイスの検査を行う。
電気検査用基板1は、図2に示すように、セラミック基板3と、セラミック基板3の表面および裏面に形成された電極4,5とを備える。
セラミック基板3は、例えば、厚さ5mm×縦300mm×横300mmの直方体状に形成されている。セラミック基板3は、例えば、7層のセラミック層11,12,13,14,15,16,17と、6層の配線層21,22,23,24,25,26とを備える。
セラミック層11,13,14,15,17のアルミナコンテントは、20%~50%である。また、セラミック層12,16のアルミナコンテントから、セラミック層11,13,14,15,17のアルミナコンテントを減じた減算値は、30%以上である。アルミナコンテントは、セラミック層11~17に含まれるアルミナフィラー(本実施形態では、アルミナ粉末)の体積と、セラミック層11~17に含まれてアルミナフィラーよりも熱膨張率が低い低熱膨張フィラー(本実施形態では、ムライト粉末)の体積との合計に対するアルミナフィラーの体積の比率である。
セラミック層11~17と、配線層21~26とは、積層方向SDに沿って交互に積層される。セラミック層11,17の厚さは、セラミック層12,16の厚さ以下である。
また、セラミック層11,12,13,14,15,16,17内にはそれぞれ、積層方向SDに延びてセラミック層11,12,13,14,15,16,17を貫通するビア導体31,32,33,34,35,36,37が形成される。これにより、電極5と配線層21とが電気的に接続される。また配線層21,22,23,24,25はそれぞれ、配線層22,23,24,25,26と電気的に接続される。また、配線層26と電極4とが電気的に接続される。
配線層21~26およびビア導体31~37は、例えば、Ag、Ag/Pt合金、Ag/Pd合金、Cu、Cu合金などの導体で形成されている。
電極4,5は、Ti、Cr、Mo、Cu、NiおよびAuの少なくとも1つの導体で形成されている。
図3に示すように、セラミック基板3の表面および裏面にはそれぞれ、樹脂層6および樹脂層7が形成されている。そして、樹脂層6には複数のスタッド8が設置され、樹脂層7には複数のプローブ2が設置される。スタッド8は、電気検査用基板1を電気検査用治具100に固定するために、電気検査用基板1から突出する部材である。
次に、電気検査用基板1の製造方法を説明する。以下では、セラミック層12,16のアルミナコンテントが100%で、セラミック層11,13,14,15,17のアルミナコンテントが40%である場合の製造方法を説明する。
電気検査用基板1を製造するためには、図4に示すように、まず、S10にて、第1グリーンシートを準備する。具体的には、まず、セラミック層11,13,14,15,17を作製するための原料粉末として、平均粒径が3.0μmのSiO、Al、Bを主成分とするホウケイ酸系ガラス粉末と、平均粒径が2.0μmのムライト粉末およびアルミナ粉末とを用意する。また、バインダ成分としてのアクリル系バインダと、成形後のグリーンシートに適度な柔軟性を与える可塑剤成分としてのジ・オチクル・フタレート(以下、DOP)と、適当なスラリー粘度とシート強度を持たせる溶剤としてのメチルエチルケトン(以下、MEK)とを用意する。
そして、上記のホウケイ酸系ガラス粉末とムライト粉末およびアルミナ粉末とを所定量秤量して、アルミナ製のポットに入れる。本実施形態では、ホウケイ酸系ガラス粉末とムライト粉末およびアルミナ粉末との混合割合は質量比で50:50であり、ホウケイ酸系ガラス粉末とムライト粉末およびアルミナ粉末との総量が1000gである。また、ムライト粉末とアルミナ粉末との混合割合は体積比で60:40である。そして、バインダ、DOPおよびMEKを上記のポットに入れて3時間混合することにより、セラミックスラリーを得る。そして、ドクターブレード法により、例えばポリエチレンテレフタレートからなるキャリアフィルム上で、得られたセラミックスラリーをシート状とし、厚さが例えば0.25mmの第1グリーンシートを作製する。
次にS20にて、第2グリーンシートを準備する。具体的には、まず、セラミック層12,16を作製するための原料粉末として、平均粒径が3.0μmのSiO、Al、Bを主成分とするホウケイ酸系ガラス粉末と、平均粒径が2.0μmのアルミナ粉末とを用意する。また、アクリル系バインダと、DOPと、MEKとを用意する。
そして、上記のホウケイ酸系ガラス粉末とアルミナ粉末とを所定量秤量して、アルミナ製のポットに入れる。本実施形態では、ホウケイ酸系ガラス粉末とアルミナ粉末との混合割合は質量比で50:50であり、ホウケイ酸系ガラス粉末とアルミナ粉末との総量が1000gである。さらに、バインダ、DOPおよびMEKを上記のポットに入れて3時間混合することにより、セラミックスラリーを得る。そして、ドクターブレード法により、キャリアフィルム上で、得られたセラミックスラリーをシート状とし、厚さが例えば0.25mmの第2グリーンシートを作製する。
次にS30にて、拘束シートを準備する。具体的には、まず、原料粉末として、平均粒径が2.0μmのアルミナ粉末を用意する。また、アクリル系バインダと、DOPと、MEKとを用意する。そして、上記のアルミナ粉末を所定量秤量して、アルミナ製のポットに入れる。本実施形態では、アルミナ粉末の総量が1000gである。さらに、バインダ、DOPおよびMEKを上記のポットに入れて3時間混合することにより、セラミックスラリーを得る。そして、ドクターブレード法により、キャリアフィルム上で、得られたセラミックスラリーをシート状とし、厚さが例えば0.50mmの拘束シートを作製する。
次にS40にて、パンチにより、S10で準備した第1グリーンシートと、S20で準備した第2グリーンシートとに、例えば直径が0.12mmのビアホールを形成する。
次にS50にて、第1グリーンシートおよび第2グリーンシートに形成されたビアホールの内部に、導電性ペーストを充填する。導電性ペーストは、銀粉末100重量部に対して、軟化点が700℃のホウケイ酸系ガラス粉末を2重量部添加した粉末原料に、エチルセルロース樹脂を加えるとともに、溶剤としてターピネオールを加え、3本ロールミルにて混練して作製される。
次にS60にて、第1グリーンシートおよび第2グリーンシートの表面における必要な箇所に、導電性ペーストを用いて、印刷によって、配線層21~26となる配線パターンを形成する。
次にS70にて、第1グリーンシート、第2グリーンシートおよび拘束シートを積層して、グリーンシート積層体を作製する。具体的には、図5の積層体SB1で示すように、まず、第1グリーンシートGS1、第2グリーンシートGS2、第1グリーンシートGS3、第1グリーンシートGS4、第1グリーンシートGS5、第2グリーンシートGS6および第1グリーンシートGS7を順次積層することにより、グリーンシート積層体GB1を作製する。そして、グリーンシート積層体GB1の表面および裏面のそれぞれに、拘束シートBS1および拘束シートBS2を積層することにより、積層体SB1を作製する。
そして、S70の工程が終了すると、図4に示すように、S80にて、図示しないプレス機により積層体SB1における積層方向SDの両側から積層体SB1を挟んで積層体SB1を0.2MPaの圧力で加圧しながら、積層体SB1を850℃にて30分間焼成(すなわち、脱脂焼成)して、図5に示す積層焼結体SB2を作製する。
そして、S80の工程が終了すると、図4に示すように、S90にて、積層焼結体SB2の表面および裏面に残っている未焼結の拘束シートBS1,BS2を、水を媒体とした超音波洗浄機により除去し、図5に示す積層焼結体SB3を作製する。
そして、S90の工程が終了すると、図4に示すように、S100にて、アルミナ質砥粒を用いたラップ研磨により、積層焼結体SB3の表面および裏面を研磨する。
次にS110にて、研磨した積層焼結体SB3(すなわち、セラミック基板3)の表面および裏面におけるビア導体31,37に対応する位置に、例えばTi薄膜をスパッタ法により形成した後に順次Cuメッキ、NiメッキおよびAuメッキを施して、電極4,5を形成し、電気検査用基板1の製造を終了する。
次に、電気検査用基板1の強度を評価するために実施した評価試験と、その試験結果について説明する。
本評価試験では、セラミック層11,13,14,15,17のアルミナコンテントと、セラミック層12,16のアルミナコンテントとを変化させて、電気検査用基板1の熱膨張係数(以下、CTE)および破壊靭性を評価した。CTEは、Coefficient of Thermal Expansionの略である。
本評価試験では、図6に示すように、実施例1~7および比較例1~6の電気検査用基板を作製した。以下、セラミック層11,13,14,15,17をまとめて第1セラミック層という。また、セラミック層12,16をまとめて第2セラミック層という。
実施例1,2,3,4,5,6の電気検査用基板はそれぞれ、第1セラミック層のアルミナコンテントが40,40,30,30,20,50%あり、第2セラミック層のアルミナコンテントが70,100,70,100,100,100%である。
比較例1,2,3,4,5,6,7の電気検査用基板はそれぞれ、第1セラミック層のアルミナコンテントが0,40,70,100,0,70,60%あり、第2セラミック層のアルミナコンテントが0,40,70,100,40,100,100%である。
そして本評価試験では、温度を室温~100℃で変化させて電気検査用基板の熱膨張を測定し、熱膨張係数を算出した。そして、φ300mmの基板を想定し、φ300mmの基板における最外周部の変形量を算出した。本評価試験では、CTEの評価結果として、上記最外周部の変形量が50μm以下である場合に「OK」、変形量が50μmを超えている場合に「NG」とした。
さらに本評価試験では、電気検査用基板の表面を研磨し、各種測定(例えば、ヤング率、比重、ビッカース硬度の測定)を行い、破壊靭性を測定した。本評価試験では、破壊靭性の評価結果として、比較例2を基準にして破壊靭性の向上が見られる場合に「OK」、破壊靭性の向上が見られない場合に「NG」とした。
図6に示すように、実施例1~6は、最外周部の変形量と破壊靭性との両方において「OK」であった。一方、比較例1~7は、最外周部の変形量と破壊靭性と何れか一方で「OK」でなかった。
また本評価試験では、実施例2の電気検査用基板について、基板を断面方向に研磨し、電子プローブマイクロアナライザ(以下、EPMA)で定量評価することでアルミナ量の違いを特定した。EPMAは、Electron Probe Micro Analyzerの略である。図7の画像G1は、実施例2の電気検査用基板の断面のSEM画像である。SEMは、Scanning Electron Microscopeの略である。図7の画像G2は、画像G1における領域R1を拡大したSEM画像である。図7の画像G2における点線L1は、第1セラミック層と第2セラミック層との境界線を示す。すなわち、点線L1より上の領域が第1セラミック層であり、点線L1より下の領域が第2セラミック層である。
図7の画像G3は、画像G1における領域R1を拡大したEPMA画像である。画像G3における点線L2は、第1セラミック層と第2セラミック層との境界線を示す。すなわち、点線L2より上の領域が第1セラミック層であり、点線L2より下の領域が第2セラミック層である。そして、点線L2より下の領域の方が、点線L2より上の領域よりも、輝度が高い部分が多い。従って、実施例2では、第2セラミック層は、第1セラミック層よりもアルミナの含有量が多い。
また本評価試験では、微小X線応力測定装置を用いて、実施例2と比較例2の残留応力を測定した。図8に示すように、実施例2の電気検査用基板は、比較例2の電気検査用基板よりも残留応力が大きい。
このように構成された電気検査用基板1は、複数のセラミック層11~17が積層されたセラミック基板3と、セラミック基板3における表面および裏面に形成された電極4,5とを備える。
そして電気検査用基板1では、セラミック層11,17は、セラミック基板3の表面および裏面を構成する。セラミック層13,14,15は、セラミック基板3の内部に配置される。セラミック層12,16は、セラミック層11,17とセラミック層13,14,15との間に配置される。
また、セラミック層11,17およびセラミック層13,14,15のアルミナコンテントは、20%~50%であり、セラミック層12,16のアルミナコンテントから、セラミック層11,17およびセラミック層13,14,15のアルミナコンテントを減じた減算値は、30%以上である。
このように電気検査用基板1では、セラミック層12,16におけるアルミナフィラー(すなわち、アルミナ粉末)の含有率が、セラミック層11,17およびセラミック層13,14,15におけるアルミナフィラーの含有率よりも高い。このため、電気検査用基板1では、セラミック層12,16の熱膨張が、セラミック層11,17およびセラミック層13,14,15の熱膨張よりも大きくなり、セラミック層12,16がセラミック層11,17を圧縮する。これにより、電気検査用基板1は、セラミック層11,17に圧縮応力が発生し、電気検査用基板1の表面強度を向上させることができる。
そして電気検査用基板1では、セラミック層11,17およびセラミック層13,14,15のアルミナコンテントは、20%~50%であり、セラミック層12,16のアルミナコンテントから、セラミック層11,17およびセラミック層13,14,15のアルミナコンテントを減じた減算値は、30%以上である。これにより、電気検査用基板1は、熱による基板変形を最小限に抑制することができる。
また電気検査用基板1では、セラミック層11,17に圧縮応力が発生し、セラミック層11,17の残留応力が、セラミック層12,16およびセラミック層13,14,15の残留応力より大きくなる。これにより、電気検査用基板1は、電気検査用基板1の表面強度を向上させることができる。
また、セラミック層11,17の厚さは、セラミック層12,16の厚さ以下である。これにより、電気検査用基板1は、電気検査用基板1の表面強度の低下を抑制することができる。
以上説明した実施形態において、セラミック層11,17は面セラミック層に相当し、セラミック層13,14,15は内部セラミック層に相当し、セラミック層12,16は中間セラミック層に相当する。
また、アルミナ粉末はアルミナフィラーに相当し、ムライト粉末は低熱膨張フィラーに相当する。
以上、本開示の一実施形態について説明したが、本開示は上記実施形態に限定されるものではなく、種々変形して実施することができる。
例えば上記実施形態では、セラミック基板3における表面および裏面に電極4,5が形成されている形態を示したが、セラミック基板3における表面および裏面の何れか一方に電極が形成されているようにしてもよい。
また上記実施形態では、セラミック層12,16のアルミナコンテントから、セラミック層11,13,14,15,17のアルミナコンテントを減じた減算値が30%以上である形態を示した。しかし、セラミック層12およびセラミック層16の何れか一方のアルミナコンテントから、セラミック層11,13,14,15,17のアルミナコンテントを減じた減算値が30%以上であるようにしてもよい。
また上記実施形態では、低熱膨張フィラーがムライト粉末である形態を示した。しかし、低熱膨張フィラーは、ムライト粉末に限定されるものではなく、アルミナフィラーよりも熱膨張率が低いフィラーであればよい。
また上記実施形態では、セラミック層12,16のアルミナコンテントから、セラミック層11,13,14,15,17のアルミナコンテントを減じた減算値が30%以上である形態を示した。しかし、セラミック層12,16のアルミナコンテントから、セラミック層11,17およびセラミック層13,14,15のアルミナコンテントを減じた減算値は、60%以上であるようにするとよい。これにより、電気検査用基板1は、セラミック層11,17に発生する圧縮応力が大きくなり、電気検査用基板1の表面強度を更に向上させることができる。
また、上記実施形態における1つの構成要素が有する機能を複数の構成要素に分担させたり、複数の構成要素が有する機能を1つの構成要素に発揮させたりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加、置換等してもよい。
1…電気検査用基板、3…セラミック基板、4,5…電極、11~17…セラミック層

Claims (4)

  1. 複数のセラミック層が積層されたセラミック基板と、前記セラミック基板における表面および裏面の少なくとも一方に形成された電極とを備える電気検査用基板であって、
    複数の前記セラミック層は、少なくとも、前記セラミック基板の前記表面および前記裏面の少なくとも一方を構成する面セラミック層と、前記セラミック基板の内部に配置される内部セラミック層と、前記面セラミック層と前記内部セラミック層との間に配置される中間セラミック層とを含み、
    前記セラミック層に含まれるアルミナフィラーの体積と、前記セラミック層に含まれて前記アルミナフィラーよりも熱膨張率が低いフィラーである低熱膨張フィラーの体積との合計に対する前記アルミナフィラーの体積の比率をアルミナコンテントとして、
    前記面セラミック層および前記内部セラミック層の前記アルミナコンテントは、20%~50%であり、
    前記中間セラミック層の前記アルミナコンテントから、前記面セラミック層および前記内部セラミック層の前記アルミナコンテントを減じた減算値は、30%以上である電気検査用基板。
  2. 請求項1に記載の電気検査用基板であって、
    前記面セラミック層および前記内部セラミック層の前記アルミナコンテントは、20%~40%であり、
    前記中間セラミック層の前記アルミナコンテントから、前記面セラミック層および前記内部セラミック層の前記アルミナコンテントを減じた減算値は、60%以上である電気検査用基板。
  3. 請求項1または請求項2に記載の電気検査用基板であって、
    前記面セラミック層の残留応力は、前記中間セラミック層および前記内部セラミック層の残留応力より大きい電気検査用基板。
  4. 請求項1~請求項3の何れか1項に記載の電気検査用基板であって、
    前記面セラミック層の厚さは、前記中間セラミック層の厚さ以下である電気検査用基板。
JP2019030542A 2019-02-22 2019-02-22 電気検査用基板 Active JP7294827B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019030542A JP7294827B2 (ja) 2019-02-22 2019-02-22 電気検査用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019030542A JP7294827B2 (ja) 2019-02-22 2019-02-22 電気検査用基板

Publications (2)

Publication Number Publication Date
JP2020136572A JP2020136572A (ja) 2020-08-31
JP7294827B2 true JP7294827B2 (ja) 2023-06-20

Family

ID=72279151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019030542A Active JP7294827B2 (ja) 2019-02-22 2019-02-22 電気検査用基板

Country Status (1)

Country Link
JP (1) JP7294827B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034860A (ja) 2007-08-20 2008-02-14 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
WO2008126486A1 (ja) 2007-04-09 2008-10-23 Murata Manufacturing Co., Ltd. 誘電体セラミック組成物ならびにセラミック基板およびその製造方法
JP2012138432A (ja) 2010-12-25 2012-07-19 Kyocera Corp プローブカード用セラミック配線基板
JP2014236072A (ja) 2013-05-31 2014-12-15 エプコス アクチエンゲゼルシャフトEpcos Ag 多層配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126486A1 (ja) 2007-04-09 2008-10-23 Murata Manufacturing Co., Ltd. 誘電体セラミック組成物ならびにセラミック基板およびその製造方法
JP2008034860A (ja) 2007-08-20 2008-02-14 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
JP2012138432A (ja) 2010-12-25 2012-07-19 Kyocera Corp プローブカード用セラミック配線基板
JP2014236072A (ja) 2013-05-31 2014-12-15 エプコス アクチエンゲゼルシャフトEpcos Ag 多層配線基板

Also Published As

Publication number Publication date
JP2020136572A (ja) 2020-08-31

Similar Documents

Publication Publication Date Title
TWI409833B (zh) Laminated coil parts
KR101073873B1 (ko) 다층 세라믹 기판과 그 제조 방법, 및 전자 부품
US8193456B2 (en) Electrical inspection substrate unit and manufacturing method therefore
JP5844972B2 (ja) セラミック基板、プローブカード及びセラミック基板の製造方法
JP2008053525A (ja) 多層セラミック基板およびその製造方法
JP2009158576A (ja) 電子部品検査治具用多層セラミック基板
JP7294827B2 (ja) 電気検査用基板
JP5880780B2 (ja) 絶縁性セラミックペースト、セラミック電子部品およびその製造方法
JP7406919B2 (ja) 積層コイル部品
JPWO2013108759A1 (ja) スペーストランスフォーマおよびプローブカード
JP2010093197A (ja) 多層セラミック基板及びその製造方法
JP7189047B2 (ja) 電気検査用基板
JP5404470B2 (ja) ガラスセラミック配線基板
JP5368053B2 (ja) 多層セラミック基板及びその製造方法
JP4782397B2 (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
JP7296784B2 (ja) 電気検査用基板
JP6088129B2 (ja) 多層セラミック基板の製造方法
JP5585649B2 (ja) 金属ベース基板およびその製造方法
JP6195479B2 (ja) 多層セラミック基板およびその製造方法
WO2011122407A1 (ja) 金属ベース基板
JP2021190636A (ja) 電気検査用基板
JP6026898B2 (ja) セラミック配線基板
JP5377885B2 (ja) セラミック基板の製造方法
JP2010177383A (ja) 多層セラミック基板及びその製造方法並びにプローブカード
JP2002353626A (ja) 多層配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230608

R150 Certificate of patent or registration of utility model

Ref document number: 7294827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150