JP2014236072A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2014236072A
JP2014236072A JP2013115818A JP2013115818A JP2014236072A JP 2014236072 A JP2014236072 A JP 2014236072A JP 2013115818 A JP2013115818 A JP 2013115818A JP 2013115818 A JP2013115818 A JP 2013115818A JP 2014236072 A JP2014236072 A JP 2014236072A
Authority
JP
Japan
Prior art keywords
filler
wiring board
glass
multilayer wiring
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013115818A
Other languages
English (en)
Other versions
JP6214930B2 (ja
Inventor
小更 恒
Hisashi Kosara
恒 小更
陽介 二俣
Yosuke Nimata
陽介 二俣
恵美 仁宮
Emi Nimiya
恵美 仁宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to JP2013115818A priority Critical patent/JP6214930B2/ja
Priority to US14/889,385 priority patent/US9538645B2/en
Priority to PCT/EP2014/060976 priority patent/WO2014191421A1/en
Priority to EP14726975.7A priority patent/EP3005845A1/en
Publication of JP2014236072A publication Critical patent/JP2014236072A/ja
Application granted granted Critical
Publication of JP6214930B2 publication Critical patent/JP6214930B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C12/00Powdered glass; Bead compositions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0266Size distribution
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Abstract

【課題】基板強度に優れ、IC等の各種電子部品の安定な実装が可能であり、各種モジュールの低背化に対応した薄型ガラスセラミック多層配線配線の提供。【解決手段】外側絶縁層に含まれる外装用フィラーの扁平・球形度を示す第1アスペクト比が、前記内側絶縁層に含まれる内装用フィラーの扁平・球形度を示す第2アスペクト比に比較して大きく、前記外側絶縁層の熱膨張係数が前記内側絶縁層の熱膨張係数よりも小さいことを特徴とするガラスセラミック多層配線基板。【選択図】図1

Description

本発明は、内部導体層を有するガラスセラミック焼結体からなる多層配線基板に係り、たとえば各種モジュール基板および半導体素子収納用パッケージなどとして用いることが可能な多層配線基板に関する。
近年、携帯電話や無線LAN等における高機能化と、機器における小型化対応の面から、使用される電子部品においては、小型・低背化が求められている。特に低背化に関しては、それに使用される材料に対して、薄型化に対応可能な高強度の材料が求められている。小型化に関しても、ガラスセラミック等により構成された多層配線基板上に直接IC等を実装することで狭いエリア内で高い機能の実現をはかっており、その際のICの実装においては、極力実装面積を小さくするという観点から、フリップチップ等の実装が多く使用されるようになってきている。
このようなフリップチップ実装においては、ICの小型、多ピン化の市場動向に対応して、非実装体となる多層配線基板表面においては、寸法の高精度化、表面の平坦性が以前にもまして求められるようになってきている。
集積化したLSIや各種電子部品を搭載する多層配線基板においては、上記のような要求へ対応とともに信頼性確保の観点から材料としてセラミックスやガラスセラミックが用いられている。セラミックス材料の代表的な存在として、アルミナが使用されている。ガラスセラミック材料は、ガラス材料と骨材と呼ばれるセラミックス材料とを混合し、焼成することによって製造することで使用されている。
一般にアルミナは強度が大きく、耐熱性に優れる等の利点を有するため、前記多層配線基板材料用のセラミックスに占める割合は大きいが、一方、比誘電率が大きいため伝送信号の遅延の原因になりやすいという問題点を有している。さらに、アルミナは焼成温度が1500℃以上と高いため、内層の配線に、融点が高く電気抵抗率の大きいWまたはMoを使用しなければならず、このため配線を微細化すると電気抵抗が大きくなるという問題点も有している。
一方、ガラスセラミック材料は、アルミナにおける問題を解決するために、比誘電率を小さくし、さらにCu、AgやAg−Pd等の低融点の低抵抗金属材料を内層導体や表面導体、あるいはこれらの接続のためのビア導体として利用できるという利点からその採用が増えつつある。
一般的に、ガラスセラミックを利用したガラスセラミック多層配線基板は、3次元構造の層間回路の具現が容易であるため、設計の柔軟性が高い。そのため小型化、高機能化される高周波部品の市場において重要な技術の一つとなっている。
さらには、3次元構造を有する多層配線基板においては、立体的な構造をとることで製造過程でそりや凹凸等の変形を生じやすい。特に、ICをフリップチップ実装する際の多層配線基板表面の表面導体によって形成される接続端子付近のエリアにおいては、その表面状態は、ICとの実装を良好なものとするため、平坦性が求められている。凹凸がICでのフリップチップパッドの高さより大きい場合には実装不良となる可能性が高くなる。また、その変形要因としては、内層導体やビア導体とガラスセラミック材料との焼結挙動のズレが考えられ、特にビア導体とガラスセラミック材料との焼結挙動を合わせることが重要な技術となっている。
特に、ビア導体は基板表面に対して垂直方向に形成されるため、ビア導体の配線基板の表面に垂直な方向での長さが、基板の厚みに対しての比率が大きくなればなるほど基板表面の平坦性は低下する傾向にある。当然のことながら、表面に垂直な方向のビア導体が直接連続して接続され、合計の長さが長くなればなるほど、基板表面の平坦性は低下する。設計の自由度を高める観点からはビア導体を直接に連続して接続することが望ましく、ビア導体の焼結挙動を合わせることが重要となっている。
また、これらビア導体は、電気的な配線以外にもICの放熱のための熱伝導経路として使用される場合もある。このような場合は、ビア導体が多層配線基板を貫通した構造をとる場合が多く、これによりICの動作時に発生する熱をこのビア導体を通じて外部へ逃がす役目を果たしている。このような貫通したビア導体を形成した場合は、ビア導体の影響を受けやすくなり、変形しやすい状況となるが、昨今のICの放熱性が求められる状況においてはこのような構造も増える傾向にあり、ビア導体とガラスセラミックの焼結挙動の制御は重要なものになりつつある。
ガラスセラミックス材料は、一般的にガラス材料とセラミックス材料を組み合わせることにより焼成の際に相乗作用が働き、得られるセラミックス多層配線基板の特性(比誘電率、損失特性、熱膨張係数、焼成温度、抗析強度等)をコントロールできるため、最良の組み合わせを見つけ、さらに、常に一定の特性を出現させることができるような安定した組成や構造とすることが技術課題となっている。
また、ガラスセラミック材料を用いた多層配線基板は、主成分としてガラスを含有しているため、衝撃に弱く、クラックが発生し易いという特性を有する。その欠点を補うべく、セラミックスフィラーを配合して、強度を向上することが試みられている。
以上のような課題に対して、それぞれの課題に応じた改善検討がなされているが、実用性に優れた多層配線基板の具現化のためには、課題を同時にいかに満足させるかが大きなポイントとなっている。
たとえば、基板強度の観点からは、特許文献1では、ガラスセラミック多層配線基板の強度を向上するために、板状アルミナフィラーの使用が提案されているが十分な基板強度が得られていない。このため、特許文献2では、アスペクト比が大きなセラミックフィラーを配合することによって、セラミックスフィラーの配向を向上させ、高強度の多層配線基板を提供することが提案されている。
また、一般的に、焼成をすることで作製される多層配線基板は、焼成時の収縮のバラつきにより高い寸法精度を得ることが難しい。その対策として、無収縮焼成技術と呼ばれる焼成収縮を抑制した焼成技術を使用することが提案されている。
さらには、一般的な焼成技術による焼成した多層配線基板においては、Cu、AgやAg−Pd等の低融点の低抵抗金属材料からなる内層導体の焼結挙動の影響を受けて、基板表面へうねりが生じ、多層配線基板表面の平坦性が低下しやすいことがわかっており、これらの対策の手法の一つとしても無収縮焼成技術と呼ばれる焼成収縮を抑制した焼成技術を使用することが提案されている。
たとえば、特許文献3では、無収縮焼成を用い、平坦性と寸法精度を改善した多層ガラスセラミック基板の提案がなされている。
無収縮焼成技術は、焼成時の基板のそり抑制効果についても確認されており、低背かつ大型化が必要とされる多層配線基板においては、非常に有効な手法として用いられている。
具体的には、無収縮焼成技術は未焼結ガラスセラミック積層体の一面または両面に、ガラスセラミック基板配線材料の焼成温度では焼成されない難焼結性素材の可溶性のグリーンシート(収縮抑制用グリーンシート)を接合してx−y方向の収縮を抑制する方法が主に使用されている。
このような無収縮焼成技術を用いた工程の方法において、複数枚のガラスセラミックグリーンシートを積層して製造されるガラスセラミック多層配線基板においては、各層間回路の電気的な連結のために多数のビアホールを形成し、その内部を導電性電極物質で充填している。
その際、ビアホールは導電性金属粉末、有機バインダーおよび溶媒で構成されるため、焼成過程においてその体積が収縮するようになる。導電性金属粉末はガラスセラミックと同等の収縮となるように設計されるが、無収縮焼成では、導電性金属粉末に対する収縮抑制用グリーンシートの収縮抑制効果が低く、ガラスセラミックとは焼結挙動に違いが生じやすい。これらに対応した各種導電性金属粉末の検討は行われているが、無収縮焼成に技術おける一つの課題となっている。
一般には、ガラスセラミックの場合、難焼結性素材の可溶性のグリーンシートによりx−y方向の収縮が抑制され、そのかわり、z方向の収縮が大きくなる。従って、無収縮焼成においては、ビアホール部の導電性金属との収縮差が大きくなり、その結果として、焼成後、ビア導体(導電性金属が充填されたビアホール部)の高さがガラスセラミックの高さより高くなり外部に突出されやすくなり、基板が変形しやすくなりやすいという特徴を有しており、その占める割合が大きくなればなるほど変形度合いは増える方向にある。そのための各種改善検討がなされている。このように無収縮焼成を用いた場合には、一般的な焼成の場合と比べてビア導体の収縮挙動を合わせるのが難しくなっており、その制御が重要となっている。
多層配線基板に用いられるガラスセラミック基板は、電子製品の低背化に伴い、更なる薄型化が求められている。また、回路の複雑化および微細化に伴って電極構造が複雑化しているため、ガラスセラミック基板にかかる応力も大きくなっている。さらには、IC等の実装部品もより小型化が進むことで実装のための位置合わせ精度がこれまで以上に求められており、結果として被実装体である多層配線基板の寸法精度もこれまで以上に高いものが求められるようになっている。IC実装に関してもフリップチップ実装も増えてきており、多層配線基板に対するそりや表面の平坦性の要求も増してきている。よって、従来よりも、高い強度を有しつつ、寸法精度が良く、反りが無く、しかも表面の平坦性に優れた多層配線基板が求められている。
ところが、本発明者らの検討によれば、上記特許文献1および2で提案されているようなガラスセラミック多層配線基板に関しては、強度および寸法精度は十分ではあるが、基板のそり、表面の平坦性が十分なものではないことがわかった。
また、特許文献3では、無収縮焼成を用い、基板の反り低減と寸法精度を改善した多層ガラスセラミック基板の提案がなされているが、基板強度としては高い強度を期待するのは難しいものとなっている。また、特許文献3では、基板の反りは改善できても、無収縮焼成技術単独で表面の平坦度を向上させることは困難になってきている。ビア導体を有する多層配線基板に対して無収縮焼成技術を適用した場合には、一般的な焼成の場合と比べてビア導体の収縮挙動を合わせるのが難しくなっているからである。
特開2007−103836号公報 特開2010−100517号公報 特開2005−26722公報
本発明は、このような実状に鑑みてなされ、その目的は、薄くても十分に優れた強度を有し、しかも、ビア導体を有する多層配線基板であっても、表面平坦度を向上させることができるガラスセラミック多層配線基板を提供することである。
上記目的を達成するために、本発明に係るガラスセラミック多層配線基板は、
ガラスセラミックからなる複数の絶縁層と、
前記絶縁層間に形成された複数の内部導体層と、
前記絶縁層を貫通して、異なる層位置に存在する前記内部導体層の相互間を接続するビア導体と、
前記絶縁層の積層方向における少なくとも一方の外表面に形成された表面導体層と、を有するガラスセラミック多層配線基板であって、
前記表面導体層が形成された前記外表面から所定厚み範囲内の前記絶縁層を外側絶縁層と規定し、当該外側絶縁層よりも内側に位置する前記絶縁層を内側絶縁層と規定した場合に、
前記外側絶縁層に含まれる外装用フィラーの扁平・球形度を示す第1アスペクト比が、前記内側絶縁層に含まれる内装用フィラーの扁平・球形度を示す第2アスペクト比に比較して大きく、
前記外側絶縁層の熱膨張係数が前記内側絶縁層の熱膨張係数よりも小さいことを特徴とする。
本発明では、外側絶縁層の熱膨張係数(室温から焼成温度範囲/以下、同様)を内側絶縁層の熱膨張係数よりも小さくすることで、多層配線基板として高い強度が実現可能となる。このことは、外側絶縁層の熱膨張係数を内側絶縁層に比べて小さくすることで、基板焼成時の冷却工程で表面に圧縮応力が働き、結果として強度向上効果をもたらしているものと考えられる。
また、外側絶縁層に含まれる外装用フィラーの扁平・球形度を示す第1アスペクト比を、内側絶縁層に含まれる内装用フィラーの扁平・球形度を示す第2アスペクト比に比較して大きくすることでも、結果として強度向上効果をもたらしているものと考えられる。外側絶縁層は、外部応力に対して最も影響されやすい部分であり、この部分に含まれる外層用フィラーの第1アスペクト比を大きくすることで、フィラーの扁平度が増し、外側絶縁層を起点とするクラックが生じ難くなる。そのため、基板を薄くしても、基板内部へのクラックの伝播を効果的に抑制し、同時に強度改善効果要因となっていると本発明者等は推定している。
また、本発明では、内装用フィラーとしては、アスペクト比が小さいものを用いることで、ビア導体を有する多層配線基板であっても、表面導体層が形成された外表面の平坦性を向上させることができる。
なお、内側絶縁層を形成するガラスセラミック中において、高アスペクト比のフィラーを使用した場合、フィラーがグリーンシート製造時にシート表面に平行な方向へ配向され、結果として焼成時のシート積層方向(シート表面に垂直方向)の収縮が大きくなるため、配線に使用される導電性金属粉末との収縮差が大きくなる。特に、ビア電極が埋設された基板においては、その影響で基板表面のうねりが大きくなる傾向があるため、使用されるセラミックフィラーとしては、アスペクト比が小さい球状もしくは不定形状のフィラーであることで、平坦性に優れた外表面を実現することができる。基板の外表面の平坦性を確保することで、基板に対するIC等の実装のための位置合わせが容易になる。
好ましくは、外側絶縁層のトータル厚みの割合が、多層配線基板のトータル厚みに対して、5〜20%である。アスペクト比が比較的に大きなフィラーを含む外側絶縁層のトータル厚みの割合が基板のトータル厚みに比較して少なすぎると、基板の強度向上の効果が少なくなる傾向にあり、多すぎると、外表面の平坦性が悪くなる傾向にある。
なお、外側絶縁層のトータル厚みとは、外側絶縁層が積層方向の両側にそれぞれ形成してある場合には、それらの外側絶縁層のトータルの厚みという意味である。なお、外側絶縁層が、積層方向の片側にのみ存在する場合には、その片側の外側絶縁層のトータルの厚みという意味である。多層配線基板のトータル厚みは、絶縁層と内部導体層との積層体における積層方向の厚みである。
本発明では、特に、多層配線基板中における厚み方向に最も長いビア導体の長さを、多層配線基板のトータル厚みで割り算した値として定義されるビア導体比率が0.4以上である場合に、特に効果が大きい。ビア導体比率が0.4以上である多層配線基板では、従来技術では、基板の強度向上と外表面の平坦性の向上とを両立させることが困難であった。本発明では、上述した構成を有するために、これらの両立が実現可能である。
好ましくは、第2アスペクト比が2以下である。すなわち、内側絶縁層を構成するガラスセラミック中の内装用フィラーとしては、アスペクト比が小さいものが好ましく用いられ、その具体的な形状は特に限定されず、球状もしくは不定形状のフィラーである。
好ましくは、第1アスペクト比が25以上である。すなわち、外層用フィラーの第1アスペクト比を大きくすることで、フィラーの扁平度が増し、外側絶縁層を起点とするクラックが生じ難くなる。そのため、基板を薄くしても、基板内部へのクラックの伝播を効果的に抑制し、同時に強度改善効果要因となっていると本発明者等は推定している。
好ましくは、前記外装用フィラーがアルミナで構成してある。外層用フィラーをアルミナで構成することにより、比較的にアスペクト比が大きいフィラーを容易に実現することができると共に、外側絶縁層の弾性率を高くし易く、基板の反り抑制の効果も期待でき、フィラー単体での材質的にも靭性が高く、クラックの発生、伝播を抑制しやすくなることから好ましい。
好ましくは、外装用フィラーの平均粒径が、内装用フィラーの平均粒径よりも大きい。内装用フィラーの平均粒径が大きすぎると、ビア導体や内部導体層に悪影響を与えるおそれがある。外装用フィラーの平均粒径を、内装用フィラーの平均粒径よりも大きくすることで、基板の強度向上と、基板の外表面における平坦度向上の効果が大きくなる。
好ましくは、外側絶縁層および内側絶縁層を形成するガラスセラミックス中のガラス組成物としては、同じものが望ましく、焼結挙動の不一致や拡散反応による欠陥等の発生が生じにくくなり、基板外表面の変形要因を低減できる。
本発明によれば、表面の平坦性に優れ、高い基板強度を有する、薄型化に適したガラスセラミック多層配線基板を提供することができる。フリップチップ実装等のICや各種機能部品を基板上に実装する場合に、安定した実装性を有するガラスセラミックス多層配線基板であり、安定的に製造することが可能なガラスセラミック多層配線基板を提供することともなる。
図1は本発明の一実施形態に係るガラスセラミック多層配線基板の模式断面図である。 図2は本発明の他の実施形態に係るガラスセラミック多層配線基板の模式断面図である。 図3は外側絶縁層に含まれるフィラーの一例を示す上面図であり、フィラーを板面に水平な平板の上に静置されたものを真上から観察した形状を示す。 図4(A)および図4(B)はそれぞれ内側絶縁層に含まれるフィラーの一例を示す上面図であり、フィラーを板面に水平な平板の上に静置されたものを真上から観察した形状を示す。 図5Aは本発明の一実施形態に係るガラスセラミック多層配線基板の製造方法を模式的に示す工程断面図である。 図5Bは図5Aの続きの工程を示す工程断面図である。 図5Cは図5Bの続きの工程を示す工程断面図である。 図5Dは図5Cの続きの工程を示す工程断面図である。 図6は本発明の実施形態に係るガラスセラミック多層配線基板の平面図であり、回路を構成する基本構造体が任意のピッチで配置された形態を模式的に示してある。 ガラスセラミック多層配線基板のビア導体比率を説明するための断面図であり、基板内に任意のピッチで配置された回路を構成する基本構造体について中央付近の断面を示す。
以下、本発明を、図面に示す実施形態に基づき説明する。
図1は、本実施形態のガラスセラミック多層配線基板の模式断面図である。図1においては、基板内に任意のピッチで配置された回路を構成する基本構造体の1つについて中央付近の断面を示してある。なお、このことは、後述する図2、図5A〜図5D、図7においても同様である。
図1に示すように、ガラスセラミック多層配線基板10は、ガラスセラミックで構成してある絶縁層11a〜11hがこの順に積層された積層構造を有する。さらに、ガラスセラミック多層配線基板10は、図1中で上下に隣り合う絶縁層11a〜11hの間に所定パターンで設けられた内部導体層13と、最外層である外側絶縁層11a,11hの外表面に設けられた表面導体層14とを有する。さらに、ガラスセラミック多層配線基板10は、絶縁層11a〜11hを貫通して、異なる層位置に存在する内部導体層13の相互間あるいは表面導体層14と内部導体層13とを接続するビア導体12を有する。
なお、図1に示す実施形態のガラスセラミック多層配線基板10では、ビア導体12は、異なる層位置に存在する内部導体層13の相互間あるいは表面導体層14と内部導体層13とを接続しているが、本発明は、それに限定されない。たとえば図2に示すように、ガラスセラミック多層配線基板10aは、最外層である外側絶縁層11a,11hの外表面にそれぞれ設けられた表面導体層14の相互間を直接に接続するビア導体12を有していても良い。なお、図面において、共通する部材には共通する符号を付し、その説明は一部省略する。
図1および図2に示す各絶縁層11a〜11hは、後述する単一のグリーンシートを焼成して得られるものでも良く、あるいは複数のグリーンシートの積層体を焼成して得られるものでも良い。また、絶縁層11a〜11hの積層数は、図示する実施形態に限定されない。
本実施形態では、積層してある複数の絶縁層11a〜11hの内の最外層である外側絶縁層11a,11hと、これらよりも内側に配置される内側絶縁層11b〜11gとでは、これらを構成するガラスセラミックに含まれるフィラーが異なる。すなわち、外側絶縁層11aおよび11hを構成するガラスセラミックに含まれる外装用フィラーと、内側絶縁層11b〜11gを構成するガラスセラミックに含まれる内装用フィラーとは、少なくともフィラーの扁平・球形度を示すアスペクト比が異なる。つまり、外側絶縁層11a,11hに含まれる外装用フィラーの扁平・球形度を示す第1アスペクト比A1が、内側絶縁層11b〜11gに含まれる内装用フィラーの扁平・球形度を示す第2アスペクト比A2に比較して大きい。
外側絶縁層11a,11hを構成するガラスセラミックは、それぞれ、ガラスと該ガラスの中に分散された板状アルミナフィラーとを含有する。板状アルミナフィラーの含有量は、ガラスと板状アルミナフィラーの合計量に対して、好ましくは17.5〜27.5体積%であり、より好ましくは20〜25体積%である。また、ガラスセラミックで構成された内側絶縁層11b〜11gは、ガラスと該ガラスの中に分散された球状もしくは不定形状のセラミックフィラーを含有する。球状もしくは不定形状のセラミックフィラーの含有量は、ガラスとアルミナフィラーの合計量に対して、好ましくは25〜35体積%であり、より好ましくは27.5〜32.5体積%である。以下、各成分について詳細に説明する。
<外装用フィラー>
本実施形態のガラスセラミック配線基板10(10aも同様/以下同様)の外側絶縁層11a,11hを構成するガラスセラミックに含まれる外装用フィラーは、特に限定されないが、好ましくは、板状アルミナフィラーで構成される。板状アルミナフィラーの平均粒径は、好ましくは2〜10μmであり、より好ましくは2〜5μmである。このような粒径範囲の場合において、基板の強度向上を図りつつ、配線基板の配線ピッチが小さい場合であっても、電子部品等の電気特性に影響を及ぼすおそれが少ない。
板状アルミナフィラーの平均厚みは、ガラスセラミック多層配線基板10の強度を一層向上させる観点から、好ましくは0.4μm以下であり、より好ましくは0.03〜0.3μmである。板状アルミナフィラーの平均厚みを小さくすれば、同一含有量で外側絶縁層11aおよび11cに含まれる板状アルミナフィラーの個数を増やすことが可能になるため、結果として、外側絶縁層11aおよび11cにおいてクラックが伝播しづらくなる。そのため、ガラスセラミック多層配線基板10における強度を向上させることができる。一方、板状アルミナフィラーの平均厚みが所定厚みよりも厚い場合には、板状アルミナフィラーの良好な配向性が損なわれる傾向が強くなり、クラック抑制効果が低下し、強度改善効果が低下する傾向にある。
板状アルミナフィラーの平均アスペクト比は、ガラスセラミックス多層配線基板10の強度を一層向上させる観点から、好ましくは25以上であり、より好ましくは50〜70である。板状アルミナフィラーの平均アスペクト比が小さすぎると、板状アルミナフィラーの良好な配向性が低下する傾向にある。
図3は、板状アルミナフィラーの一例を示す上面図である。図3は、外装用フィラー30が板状アルミナフィラーである場合の板面形状を示している。すなわち、この板状アルミナフィラーの板面は八角形状を有している。図3のように板状アルミナフィラーの板面が正八角形ではない場合、板状アルミナフィラーの粒径は、板面における長径D1と短径D2の平均値として求めることができる。すなわち、板状アルミナフィラーの粒径は、板状アルミナフィラーに内接する最小の長方形の長辺と短辺の平均値として求めることができる。板状アルミナフィラーに内接する最小の四角形が正方形の場合は、1辺の長さが粒径となる。
板状アルミナフィラーの厚みは、板面に垂直な方向の最大長さである。平均板径、平均厚みは、それぞれ、電子顕微鏡画像において無作為に抽出した500個の板状アルミナフィラーの粒径および厚みの測定値の算術平均値である。平均アスペクト比は、(平均粒径)/(平均厚み)によって算出される。
本実施形態の外側絶縁層11a,11hに含まれる板状アルミナフィラーは、図3のように板面に垂直な方向から見た平面形状が、円形、楕円形または円形若しくは楕円形に近似する多角形等、異方性の小さな形状であるものが好ましい。ガラスセラミック多層配線基板10の強度向上の観点からは、板状アルミナフィラーの平面形状は、好ましくは六角形であること、より好ましくは正六角形である。
外側絶縁層11aおよび11hは、外装用フィラー30として、板状アルミナフィラー以外のセラミックスフィラーを更に含有してもよい。板状アルミナフィラー以外のセラミックスフィラーとしては、たとえば、マグネシア、スピネル、シリカ、ムライト、フォルステライト、ステアタイト、コージェライト、ストロンチウム長石、石英、ケイ酸亜鉛、ジルコニアおよびチタニアからなる群より選ばれる少なくとも一種の材料によって形成された球状または不定形状のフィラーが挙げられる。反応による焼結挙動の観点からは、板状アルミナと同一材質である球状もしくは不定形状アルミナフィラーが好ましい。ガラスセラミック多層配線基板10の強度を一層高くすることが期待できる。
<内装用フィラー>
本実施形態のガラスセラミック多層配線基板10において、内側絶縁層11b〜11gを構成するガラスセラミックに含まれる内装用フィラーとしては、不定形状または球形のセラミックフィラーが好ましい。この内装用フィラーの平均粒径は、外装用フィラーの平均粒径よりも小さいことが好ましく、具体的には、好ましくは0.5〜10μmであり、より好ましくは1〜5μmである。
内装用フィラーの平均粒径が小さすぎると、ガラスセラミックとしての焼結性が低下し、ポアの発生等、信頼性の課題が生じやすくなる傾向にある。平均粒径が大きすぎると、配線基板の配線ピッチが小さい場合に、電子部品等の電気特性に影響を及ぼす場合がある。
内側絶縁層11b〜11gを構成するガラスセラミックに含まれる内装用フィラーとしては、たとえば、マグネシア、スピネル、シリカ、ムライト、フォルステライト、ステアタイト、コージェライト、ストロンチウム長石、石英、ケイ酸亜鉛、ジルコニアおよびチタニアからなる群より選ばれる少なくとも一種の材料によって形成された球状または不定形状のフィラーが挙げられる。反応による焼結挙動の観点からは、内装用フィラーとしては、外装用フィラーとして用いられる板状アルミナと同一材質である球状もしくは不定形状アルミナフィラーが好ましい。
図4(A)および図4(B)は、本実施形態のガラスセラミック多層配線基板に含まれる球状もしくは不定形状のアルミナフィラーの一例を示す上面図である。図4(A)は、内装用フィラー40の一例としての球状セラミックフィラーを示している。図4(B)は、内装用フィラー41の他の例として、不定形状のセラミックフィラーの形状を示している。この場合の平均アスペクト比は電子顕微鏡画像において無作為に抽出した500個のセラミックフィラーの(最大長径D10)/(最大長径に直交する幅D20)の平均によって算出される。また、不定形状のセラミックフィラーの粒径は、フィラーの最大長径D10と最大長径に直交する幅D20との平均値((D10+D20)/2)として求めることができる。球状セラミックフィラーの粒径は、一般的な方法で求めることができる。
絶縁層11a〜11hを構成するガラスセラミックの主成分であるガラスとしては、各種ガラスが使用可能である。詳しくは以下に記述する。ただし、基板のそりや基板内部に発生する構造欠陥抑制の観点からは、外側絶縁層11a,11hと内側絶縁層11b〜11gに用いられるガラスは同一の組成物であることが望まれる。組成が違う場合においては、構造によっては焼結挙動の違いの影響が顕著となり、そりや変形の要因となりやすい。
<ガラス>
絶縁層11a〜11hに含まれるガラス材料としては、たとえば、(1)非晶質ガラス系材料および、(2)結晶化ガラス系材料の少なくとも1種からなるガラス粉末が挙げられる。(2)結晶化ガラス系材料は、加熱焼成時に多数の微細な結晶がガラス成分中に析出した材料であり、ガラスセラミックともいう。
前記ガラスは、(1)非晶質ガラス系材料および(2)結晶化ガラス系材料のうち、(2)結晶化ガラス系材料を用いて形成されるものであることが好ましい。(2)結晶化ガラス系材料としては、たとえば、(i)SiO、B、Alおよびアルカリ土類金属酸化物を含有するガラス並びに、(ii)SiO、CaO、MgO、AlおよびCuOを含有するディオプサイド結晶ガラスを用いることができる。
本実施形態において、(i)のガラスの好適な組成を説明する。ガラス材料は、SiO、B、Alおよびアルカリ土類金属酸化物を含有することが好ましい。SiOの含有量は、ガラス全量を基準として46〜60質量%であることが好ましく、47〜55質量%であることがより好ましい。(i)のガラスにおけるSiOの含有量が少なすぎると、ガラス化が困難になる傾向にある。一方、(i)のガラスにおけるSiOの含有量が60質量%を超えると融点が高くなって低温焼結が困難になる傾向にある。
の含有量は、ガラス全量を基準として、好ましくは0.5〜5質量%であり、より好ましくは1〜3質量%である。ガラスにおけるBの含有量が5質量%を超えると、耐湿性が低下する傾向にある。一方、ガラスにおけるBの含有量が0.5質量%未満であると、ガラス化温度が高くなるとともに密度が低くなる傾向にある。
Alの含有量は、ガラス全量を基準として、好ましくは6〜17.5質量%であり、より好ましくは7〜16.5質量%である。ガラスにおけるAlの含有量が少なすぎると十分に優れた強度が損なわれる場合がある。一方、ガラスにおけるAlの含有量が多すぎるとガラス化が困難になる傾向にある。
アルカリ土類金属酸化物の含有量は、ガラス全量を基準として、好ましくは25〜45質量%であり、より好ましくは30〜40質量%である。アルカリ土類金属酸化物としては、たとえば、MgO、CaO、BaOおよびSrOが挙げられる。これらのアルカリ土類金属酸化物は一種のみを含んでいてもよく二種以上を含んでいてもよい。アルカリ土類金属酸化物の中でも、SrOとその他のアルカリ土類金属酸化物とを組み合わせて含むことが好ましい。CaO、MgOおよびBaOからなる群より選ばれる少なくとも一種と、SrOとを組み合わせて用いると、溶解ガラスの粘性が低下し、焼結温度の自由度を大きくすることができる。このため、ガラスセラミックス多層配線基板10および10aの製造を容易にすることができる。
アルカリ土類金属酸化物の全量に対するSrOの含有量は、好ましくは60質量%以上であり、より好ましくは80質量%以上である。この含有量が少なすぎると、ガラスと板状アルミナフィラーとの熱膨張係数の差が大きくなりガラスセラミック多層配線基板10,10aの強度が低下する傾向にある。
アルカリ土類金属酸化物の全量に対するCaO,MgOおよびBaOの合計含有量は、好ましくは1質量%以上である。アルカリ土類金属酸化物の全量に対するCaOおよびMgOの含有量は、それぞれ好ましくは0.2質量%以上であり、より好ましくは0.5質量%以上である。アルカリ土類金属酸化物の全量に対するCaOの含有量は、好ましくは10質量%未満である。アルカリ土類金属酸化物の全量に対するMgOの含有量は、好ましくは4質量%以下である。CaOおよびMgOの含有量が多すぎると熱膨張係数が小さくなりすぎて、ガラスセラミック多層配線基板10,10aの強度が低下する傾向にあると共に、ガラスの結晶化度の制御が困難になる傾向にある。ガラスセラミック多層配線基板10,10aの製造の容易性とガラスセラミック配線基板の強度とを両立させる観点からは、アルカリ土類金属酸化物全量に対するCaOおよびMgOの合計含有量は、好ましくは10質量%未満である。アルカリ土類金属酸化物全量に対するCaOの含有量は、好ましくは5質量%以下である。
アルカリ土類金属酸化物全量に対するBaOの含有量は、好ましくは5質量%以下である。この含有量が多すぎると誘電率が高くなる傾向にある。
次に、本実施形態において、(ii)の結晶ガラスにおけるガラスの好適な組成を説明する。(ii)の結晶ガラスは、焼成によって主結晶としてディオプサイド結晶ガラスを析出する。
ディオプサイド結晶ガラスにおいて、SiOはガラスのネットワークフォーマーであるとともに、ディオプサイド結晶の構成成分である。SiOの含有量は、ディオプサイド結晶ガラス全量を基準として、好ましくは40〜65質量%であり、より好ましくは45〜65質量%である。SiOの含有量が40質量%未満であるとガラス化が困難になる傾向にある。一方、SiOの含有量が65質量%を超えると密度が低くなる傾向にある。
ディオプサイド結晶ガラスにおいて、CaOはディオプサイド結晶の構成成分である。CaOの含有量は、ディオプサイド結晶ガラス全量に対して、好ましくは20〜35質量%であり、より好ましくは25〜30質量%である。CaOの含有量が少なすぎると誘電損失が高くなる傾向にある。一方、CaOの含有量が多すぎるとガラス化が困難になる傾向にある。
ディオプサイド結晶ガラスにおいて、MgOはディオプサイド結晶の構成成分である。MgOの含有量は、ディオプサイド結晶ガラス全量に対して、好ましくは11〜30質量%であり、より好ましくは12〜25質量%である。MgOの含有量が少なすぎると結晶が析出し難くなる傾向にある。一方、MgOの含有量が多すぎるとガラス化が困難になる傾向にある。
ディオプサイド結晶ガラスにおいて、Alはガラスの結晶性を調節する成分である。Alの含有量は、ディオプサイド結晶ガラス全量に対して、好ましくは0.5〜10質量%であり、より好ましくは1〜5質量%である。Alの含有量が少なすぎると結晶性が強くなりすぎてガラス成形が困難になる傾向にある。一方、Alの含有量が10質量%を超えるとディオプサイド結晶が析出し難くなる傾向にある。
ディオプサイド結晶ガラスにおいて、CuOはAgに電子を与え、ガラスセラミック中への拡散を抑制する成分である。CuOの含有量は、ディオプサイド結晶ガラス成分全量に対して、好ましくは0.01〜1.0質量%である。CuOの含有量が少なすぎると上述の効果が十分に発揮されない傾向にある。一方、CuOの含有量が多すぎると誘電損失が大きくなり過ぎる傾向にある。
ディオプサイド結晶ガラス成分において、SrO、ZnO、TiOはガラス化を容易にするために添加する成分である。ディオプサイド結晶ガラス成分全量に対する含有量は、各成分とも好ましくは0〜10質量%であり、より好ましくは0〜5質量%である。これらの成分が各々多すぎると結晶性が弱くなり、ディオプサイドの析出量が少なくなって誘電損失が大きくなる傾向にある。
また、ディオプサイド結晶ガラス成分としては、誘電損失等の特性を損なわない範囲で上記成分以外の成分を含んでいてもよい。
<無収縮焼成法>
無収縮焼成法は、ガラスセラミックの寸法精度向上を目的として使用される。未焼結セラミック積層体の両面に、セラミック基板材料の焼成温度では焼結しない難焼結性素材の可溶性のグリーンシート(収縮抑制用グリーンシート)を接合してx−y方向の収縮を抑制する方法が主に使用されている。このような難焼結性素材の可溶性のグリーンシートは、焼成過程および焼成後にx−y方向の収縮を抑制する拘束層としてはたらくことで収縮時の寸法ばらつきを抑制し、寸法精度の向上がはかられる。
このような焼成過程および焼成後に拘束層となる収縮抑制用グリーンシートに用いられる材料(以下、「収縮抑制材」という)としては、たとえば、トリジマイト、クリストバライト、石英、溶融石英、アルミナ、ムライト、ジルコニア、窒化アルミニウム、窒化ホウ素、酸化マグネシウム、炭化ケイ素および炭酸カルシウムが挙げられる。
以上、本発明のガラスセラミック多層配線基板およびそれを備える配線基板の好適な実施形態を説明したが、本発明は上記実施形態に限定されるものではない。配線基板に備えられるガラスセラミック基板の枚数および内層導体および表面導体およびビア導体構造は限定されない。
<製造方法>
次に、本発明のガラスセラミックス多層配線基板の製造方法の好適な実施形態を、ガラスセラミック多層配線基板10を例にして説明する。図5A〜図5Dは、図1に示すガラスセラミック多層配線基板10の製造方法を説明するための工程断面図である。
本実施形態のガラスセラミック多層配線基板の製造方法では、まず、図5Aに示すように、ビア導体パターン2、内層導体パターン3および表面導体パターン4の少なくとも一つが形成されたグリーンシート1a〜1hを用意する。
外側絶縁層用グリーンシート1a,1hは、ガラスとガラス中に分散した板状アルミナフィラーとを含有する。この外側絶縁層用グリーンシート1a,1hは、以下の手順で形成することができる。
まず、たとえば図3に示す板状アルミナフィラー30を準備する。板状アルミナフィラー30は、たとえば、アルミン酸塩と酸性アルミニウム塩とを水を含んだ状態で反応させて、アルミナおよび/またはアルミナ水和物と中和金属塩を含む混合物を得る反応工程と、該混合物を1000〜1600℃で焼成する焼成工程とを有する製造方法によって得ることができる。
反応工程では、まず、水酸化ナトリウムを水に溶解させて水酸化ナトリウム溶液を調製する。この水酸化ナトリウム溶液に、金属アルミニウムおよびリン酸水素二ナトリウムを混合して攪拌し、金属アルミニウムおよびリン酸水素二ナトリウムが溶解した混合溶液を調製する。当該混合溶液に、pHが6〜8となるまで硫酸アルミニウム水溶液を攪拌しながら投入し、白濁状のゲル状混合物(アルミナおよび/またはアルミナ水和物と中和金属塩を含む混合物)を得る。その後、当該混合物を乾燥して、水分を除去する。
焼成工程では、乾燥した混合物を、1000〜1600℃で2〜8時間焼成して、焼成物を得る。得られた焼成物に水を加えて洗浄および濾過を行い、得られた固形分を乾燥する。以上の工程によって、所定のサイズを有する板状アルミナフィラー30を得ることができる。
板状アルミナフィラー30を、たとえば、ガラス粉末並びに結合剤、溶剤、可塑剤および分散剤等を含む有機ビヒクルと混合し、スラリー状の誘電体ペーストを調製する。ここで、板状アルミナフィラーの配向性を良好にするためには、誘電体ペースト中におけて板状アルミナフィラーを十分に分散させる必要がある。このため、混合は、ボールミルを用いて行うことが好ましく、混合時間は40時間以上とすることが好ましい。また、誘電体ペースト中の板状アルミナフィラー30の含有量は、好ましくは17.5〜27.5体積%である。板状アルミナフィラーの分散性が不十分であると、ガラスセラミック基板における板状アルミナフィラーの良好な配向性が損なわれる傾向にある。
結合剤としては、たとえば、ポリビニルブチラール樹脂およびメタアクリル酸樹脂等が挙げられる。可塑剤としては、たとえば、フタル酸ジブチル等が挙げられる。溶剤としては、たとえば、トルエン、メチルエチルケトン等が挙げられる。
調製した誘電体ペーストを、たとえば、ポリエチレンテレフタレート(PET)シート等の支持体上にドクターブレード法等によって成膜する。これによって、支持体上に外側絶縁層用グリーンシート1a,1hを形成することができる。ドクターブレード法によって成膜を行うことで、板状アルミナフィラーの板面をグリーンシートの主面とほぼ平行(水平方向)になるように配向させることができる。これによって、十分に優れた強度を有するガラスセラミックス基板を形成することができる。
次に内側絶縁層用グリーンシート1b〜1gを準備する。このグリーンシートは、ガラスと、ガラス中に分散した球状もしくは不定形状セラミックフィラー(図4(A),図4(B)参照)とを含有する。この基板用グリーンシート1b〜1hは、以下の手順で形成することができる。
まずは、球状もしくは不定形状のセラミックフィラーを準備する。アルミナ、マグネシア、スピネル、シリカ、ムライト、フォルステライト、ステアタイト、コージェライト、ストロンチウム長石、石英、ケイ酸亜鉛、ジルコニアおよびチタニアからなる群より選ばれる少なくとも一種の材料によって形成されたフィラー等が使用可能となる。これらの材料の中から一種類もしくは複数種のフィラーを用いることが可能である。また、形状としては、アスペクト比が2以下のものが選択されるが、フィラーの製造方法は特に限定されるものではない。
これらを、板状アルミナフィラーの場合と同様に、結合剤としては、たとえば、ポリビニルブチラール樹脂およびメタアクリル酸樹脂等、可塑剤としては、たとえば、フタル酸ジブチル等、溶剤としては、たとえば、トルエン、メチルエチルケトン等を用いて、誘電体ペーストを作製し、、ポリエチレンテレフタレート(PET)シート等の支持体上にドクターブレード法等によって成膜することでグリーンシートを準備する。
誘電体ペースト中におけるガラスとセラミックフィラーを合わせた無機フィラー中におけるフィラー40または41の含有量は、好ましくは25.0〜35.0体積%となるように調合される。
また、図5Bに示す収縮抑制用グリーンシート5に関しても、トリジマイト、クリストバライト、石英、溶融石英、アルミナ、ムライト、ジルコニア、窒化アルミニウム、窒化ホウ素、酸化マグネシウム、炭化ケイ素および炭酸カルシウム等のガラスセラミックの焼成条件にて未焼結となる材料を選定した後、上述同様に収縮抑制材ペースト作製し、その後ポリエチレンテレフタレート(PET)シート等の支持体上にドクターブレード法等によって成膜し、グリーンシート5を準備する。
次に、基板用グリーンシート1a〜1hに、導体パターン(配線パターンや外部接続用パッド、上下層接続用ビアパターン等)を形成する。具体的には、基板用グリーンシート1a〜1hの所定の位置に貫通孔(ビアホール)を形成し、ここに導体ペーストを充填することにより上下層の配線接続用ビア導体パターン2を形成する。また、内層となる基板用グリーンシート1b〜1gの表面に所定のパターンで導体ペーストを印刷し、内部導体パターン3を形成する。さらに、最も外側に配置される外側絶縁層用グリーンシート1aおよび1hには、表面導体パターン4を形成する。なお、基板用グリーンシート1a〜1hには、必要に応じて電子素子(インダクタやキャパシタ等)を形成してもよい。
導体パターンの形成に用いる導電ペーストは、たとえば、Ag、Ag−Pd合金、Cu、Ni等の各種導電性金属や合金からなる導電材料と有機ビヒクルとを混練することにより調製することができる。導電ペーストに用いられる有機ビヒクルは、バインダと溶剤とを主たる成分として含有する。バインダ、溶剤および導電材料の配合比に特に制限はなく、たとえば、導電材料に対して、バインダを1〜15質量%、溶剤を10〜50質量%配合することができる。導電ペーストには、必要に応じて各種分散剤や可塑剤等から選択される添加物を添加してもよい。
次に、図5Bに示すように、グリーンシート1a〜1hをこの順で積層して積層体を得る。この積層体を積層方向に挟むようにして拘束層となる一対の収縮抑制用グリーンシート5を配置する。配線基板10または10aとなるグリーンシート1a〜1dからなる積層体を、収縮抑制用グリーンシート5により挟み込むことで、後述の焼成時における積層体の面内方向(積層方向に垂直な方向)の収縮を抑制することができる。
また、このように積層体の面内方向の収縮を抑制することにより、収縮ばらつきによって生じる面内方向の寸法ばらつき、および基板のそりを低減することができる。
次に、収縮抑制用グリーンシート5が両側に配置された積層体(仮スタック)をプレスする。プレス後に、焼成を行うことにより、図5Cに示すように、グリーンシート1a〜1hはガラスセラミックで構成された絶縁層11a〜11hとなり、ビアホール内のビア導体パターン2はビア導体12となる。また、内層導体パターン3は内部導体層13となり、表面導体パターン4は表面導体層14となる。
次に、図5Dに示すように、ガラスセラミック多層配線基板10から収縮抑制用グリーンシート5を剥離する。以上の工程によって、ガラスセラミックから成る絶縁層を有するガラスセラミック多層配線基板10を得ることができる。
なお、一般的に、このようなガラスセラミック多層配線基板10は、図6に示すように、な回路を構成する基本構造体100が任意のピッチで配列された集合体構造となっている。
次に、場合によっては、めっきにより、金を表面導体パターン上に施しても良い。その際には、金めっきの下地としてニッケル、パラジウム等の金属を施しても良い。
以上、図1に示すガラスセラミックス多層配線基板10の製造方法を説明したが、本発明のガラスセラミックス多層配線基板の製造方法は上述の方法に限られるものではない。
本発明の実施形態では、外側絶縁層11a,11hの熱膨張係数を内側絶縁層11b〜11gの熱膨張係数よりも小さくすることで、多層配線基板として高い強度が実現可能となる。このことは、外側絶縁層11a,11hの熱膨張係数を内側絶縁層11b〜11gに比べて小さくすることで、基板焼成時の冷却工程で表面に圧縮応力が働き、結果として強度向上効果をもたらしているものと考えられる。
また、外側絶縁層11a,11hに含まれる外装用フィラー30の扁平・球形度を示す第1アスペクト比を、内側絶縁層11b〜11gに含まれる内装用フィラー40,41の扁平・球形度を示す第2アスペクト比に比較して大きくすることでも、結果として強度向上効果をもたらしているものと考えられる。外側絶縁層11a,11hは、外部応力に対して最も影響されやすい部分であり、この部分に含まれる外層用フィラー30の第1アスペクト比を大きくすることで、フィラーの扁平度が増し、外側絶縁層11a,11hを起点とするクラックが生じ難くなる。そのため、基板10,10aを薄くしても、基板内部へのクラックの伝播を効果的に抑制し、同時に強度改善効果要因となっていると本発明者等は推定している。
また、本実施形態では、内装用フィラー40,41としては、アスペクト比が小さいものを用いることで、ビア導体12を有する多層配線基板10,10aであっても、表面導体層14が形成された外表面の平坦性を向上させることができる。
なお、内側絶縁層11b〜11gを形成するガラスセラミック中において、高アスペクト比のフィラーを使用した場合、フィラーがグリーンシート製造時にシート表面に平行な方向へ配向され、結果として焼成時のシート積層方向(シート表面に垂直方向)の収縮が大きくなるため、配線に使用される導電性金属粉末との収縮差が大きくなる。特に、ビア電極12が埋設された基板10,10aにおいては、その影響で基板表面のうねりが大きくなる傾向があるため、内装用フィラー40,41として使用されるセラミックフィラーとしては、アスペクト比が小さい球状もしくは不定形状のフィラーであることで、平坦性に優れた外表面を実現することができる。基板の外表面の平坦性を確保することで、基板に対するIC等の実装のための位置合わせが容易になる。
なお、本実施形態では、外側絶縁層11a,11hの熱膨張係数を内側絶縁層11b〜11gの熱膨張係数よりも小さくしてあるが、そのための手段としては、特に限定されず、たとえば以下の手段が考えられる。
第1の手段としては、各絶縁層11a〜11hに含まれるガラスの種類は変えずに、外側絶縁層11a,11hに含まれる外装用フィラーと、内側絶縁層11b〜11gに含まれる内装用フィラーとで、添加量を変化させれば良い。具体的には、外側絶縁層11a,11hに含まれる外装用フィラーを板状アルミナフィラーとし、内側絶縁層11b〜11gに含まれる内装用フィラーを、不定形状のアルミナフィラーとし、外装用フィラーの添加割合を、内装用フィラーの添加割合に比較して、少なくすれば良い。ただし、これは、ガラスの線膨張係数がアルミナに比べ小さい場合であり、逆にガラスの線膨張係数がアルミナに比べて大きい場合は、外装用フィラーの添加割合を、内装用フィラーの添加割合に比較して、多くすることで同様の効果が可能となる。
第2の手段としては、外側絶縁層11a,11hを構成するガラスと、内側絶縁層11b〜11gを構成するガラスとで、基本的な組成は変化させずに、熱膨張係数に大きな影響を持つ酸化物の含有割合を調整しても良い。たとえばガラスに含まれるSrOの含有量や、CaOおよびMgOの含有量を、外側絶縁層11a,11hと、内側絶縁層11b〜11gとで変化させることで調整しても良い。
第3の手段としては、絶縁層11a〜11hに含まれるガラスの種類は変えずに、外側絶縁層11a,11hに含まれる外装用フィラーと、内側絶縁層11b〜11gに含まれる内装用フィラーとで、材質を変化させれば良い。具体的には、外側絶縁層11a,11hに含まれる外装用フィラーを板状アルミナフィラーとし、内側絶縁層11b〜11gに含まれる内装用フィラーを、アルミナより線膨張係数の大きなムライトとすることで、外側絶縁層11a,11hを、内側絶縁層11b〜11gと比較して、線膨張係数小さくすることで同様の効果を得る手段も考えられる。
外側絶縁層11a,11hの熱膨張係数αoと内側絶縁層11b〜11gの熱膨張係数αiとの関係は、好ましくは、αi−αoが0.1〜1.0ppm/℃である。この差が小さすぎると、本実施形態の作用効果が小さくなり、この差が大きすぎると、外側絶縁層と内側絶縁層の界面付近にクラックが発生し、信頼性上問題となる可能性がある。
また、本実施形態では、外側絶縁層11a,11hに含まれる外装用フィラーの扁平・球形度を示す第1アスペクト比A1が、内側絶縁層11b〜11gに含まれる内装用フィラーの扁平・球形度を示す第2アスペクト比A2に比較して大きく、好ましくは、(A1−A2)は、20〜70である。この差が小さすぎると、本実施形態の作用効果が小さくなり、この差が大きすぎると、外側絶縁層と内側絶縁層の焼成時の焼結挙動の差が大きくなり、ガラスセラミック多層配線基板の変形が発生しやすくなる傾向にある。
さらに好ましくは、本実施形態では、第2アスペクト比A2が2以下である。また、好ましくは、第1アスペクト比A1が25以上である。すなわち、外層用フィラーの第1アスペクト比を大きくすることで、フィラーの扁平度が増し、外側絶縁層を起点とするクラックが生じ難くなる。そのため、基板を薄くしても、基板内部へのクラックの伝播を効果的に抑制し、同時に強度改善効果要因となっていると本発明者等は推定している。
本実施形態では、図1に示す外側絶縁層11a,11hのトータル厚(Ta+Th)の割合が、多層配線基板のトータル厚み(To)に対して、5〜20%である。アスペクト比が比較的に大きなフィラーを含む外側絶縁層11a,11hのトータル厚み(Ta+Th)の割合が基板のトータル厚み(To)に比較して少なすぎると、基板の強度向上の効果が少なくなる傾向にあり、多すぎると、外表面の平坦性が悪くなる傾向にある。
なお、各外側絶縁層11a,11hの厚みTa,Thは、特に限定されないが、たとえば20〜100μmである。また、各内側絶縁層11b〜11gの厚みは、外側絶縁層11a,11hの厚みTa,Thと同じでも異なっていても良い。
本実施形態では、特に、図7に示すように、多層配線基板10中における厚み方向に最も長いビア導体の長さLvを、多層配線基板10のトータル厚みToで割り算した値として定義されるビア導体比率が0.4(40%)以上である場合に、特に効果が大きい。ビア導体比率が0.4以上である多層配線基板では、従来技術では、基板の強度向上と外表面の平坦性の向上とを両立させることが困難であった。本実施形態では、上述した構成を有するために、これらの両立が実現可能である。
また本実施形態では、外装用フィラーの平均粒径Doが、内装用フィラーの平均粒径Diよりも大きい。内装用フィラーの平均粒径Diが大きすぎると、ビア導体や内部導体層に悪影響を与えるおそれがある。外装用フィラーの平均粒径Doを、内装用フィラーの平均粒径Diよりも大きくすることで、基板の強度向上と、基板の外表面における平坦度向上の効果が大きくなる。好ましくは、Do−Diは、2.0〜7.0μmである。このような範囲にある時に、本実施形態の作用効果が大きくなる。
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
たとえば、上述した実施形態では、無収縮焼成技術を使用するために、図5B〜図5Dに示す収縮抑制用グリーンシート5を用いているが、本発明では必ずしも収縮抑制用グリーンシート5を用い無くても良い。外側絶縁層11a,11hを、板状アルミナフィラーを含むガラスセラミック組成物で形成することで、十分にそりの抑制が可能である。板状アルミナフィラーを含むガラスセラミック組成物の弾性率が高いことが起因していると考えている。ただし、さらに表面の平坦性と基板のそりを両立させる観点から、無収縮焼成技術を用いても良い。
また上述した実施形態では、外側絶縁層11a,11hには、アスペクト比が大きい板状フィラーのみでなく、アスペクト比が小さい球形または不定形状フィラーを少量で添加しても良い。たとえば外側絶縁層11a,11hに添加する全フィラーの体積%を100体積%とした場合に、そのうちの2.0%以下の割合で、アスペクト比が小さい球形または不定形状フィラーを少量で添加しても良い。また、同様に、内側絶縁層11b〜11gに関しても、アスペクト比が小さい球形または不定形状フィラーのみでなく、たとえば内側絶縁層11b〜11gに添加する全フィラーの体積%を100体積%とした場合に、そのうちの50.0%以下の割合で、アスペクト比が大きい板状フィラーを少量で添加しても良い。
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
(実施例1)
[ガラスセラミックス多層配線基板の作製]
ガラス粉末(SiO、B、AlおよびSrOを主成分とするガラス)と板状アルミナフィラー(外装用フィラー)と不定形状のアルミナフィラー(内装用フィラー)とを準備した。板状アルミナフィラーおよび不定形状アルミナフィラーとしては、表1における板状アルミナフィラーAおよび不定形状アルミナフィラーAを使用した。
Figure 2014236072
なお、上記表1における平均粒径およびアスペクト比は下記によって定義される。すなわち、平均粒径については、次のように定義した。不定形アルミナフィラーの場合についてはレーザ回折式粒度分布測定装置おける体積平均径での累積の50%粒子径の平均粒子径を平均粒径とした。また、板状アルミナフィラーの場合は、板面における長径D1と短径D2の500個の板状アルミナフィラーにおける平均値を平均粒径とした。
アスペクト比については、不定形アルミナフィラーの場合については、電子顕微鏡画像において無作為に抽出した500個のセラミックフィラーの(最大長径D10)/(最大長径に直行する幅D20)の平均によって算出されたものとした。板状アルミナフィラーの場合は、フィラーの厚みを板面に垂直な方向の最大長さとし、電子顕微鏡画像において無作為に抽出した500個の板状アルミナフィラーの粒径および厚みの測定値の算術平均によって求めた後、平均アスペクト比を(平均粒径)/(平均厚み)によって算出した。
次に、アクリル系樹脂を19.4g、トルエンを59.1g、エタノールを3g、可塑剤(ブチルフタリルグリコール酸ブチル)を6.5g混合して、有機ビヒクルを調製した。そして、ガラス粉末、板状アルミナフィラーもしくは不定形状のアルミナフィラーをそれぞれ調製した有機ビヒクルを配合し、ボールミルを用いて60時間混合して、基板用グリーンシート2a〜2cを形成するための塗料を調製した。ガラスセラミック中においての板状アルミナフィラーの含有率および、ガラスセラミック中においての不定形状アルミナフィラーの含有率はそれぞれ表2に示す含有量とした。
調製した基板用グリーンシート用塗料をポリエチレンテレフタレートフィルム上にドクターブレードにより成膜して、板状アルミナ含有の外側絶縁層用グリーンシートおよび不定形状アルミナ含有の内側絶縁層用グリーンシートを複数形成した。
同じように、ガラス粉末と板状もしくは不定形のアルミナフィラーを不定形アルミナフィラーだけとした以外は、前記と同じ方法でアルミナからなる収縮抑制用グリーンシートを作製した。
その後、絶縁層用グリーンシートを4×4インチの大きさに裁断した後、パンチングして直径100μmのビアホールを形成した。ビアホールが形成されたグリーンシートにスクリーン印刷方法で導電性電極ペーストを満たしビア導体パターンを形成すると共に、内部導体パターンおよび表面導体パターンを形成した。この際、板状アルミナ含有の外側絶縁層用グリーンシートに対しては表面用の電極材料をスクリーン印刷して、表面導体パターンを形成した。
次に、図5Bに示すように、これら絶縁層用グリーンシートを適切な順序で積層して積層体を得る。また、この積層体を積層方向に挟むようにして拘束層となる一対の収縮抑制用グリーンシート5を配置する。このように、ビア導体パターン、内部導体パターンおよび表面導体パターンが形成されたグリーンシートを複数積層した後に加熱圧着して一体化されたガラスセラミック多層配線構造を有する積層体を製造した。この際の圧力としては、50MPaでプレスを行った。
この際、板状アルミナ含有ガラスセラミックから成る外側絶縁層の焼成後の厚みと、不定形状アルミナ含有ガラスセラミック層の焼成後の厚みは、それぞれ表2に示す厚みとなるようにした。また、基板構造中におけるビア導体比率は、前述したように、図7に示したように定義され、実際の比率については表2に示した。
さらに、この積層体を400℃までは1.5℃/minの速度で昇温し、400℃〜900℃までは10℃/minで昇温するとともに、900℃で25min保持して焼成を行った後、拘束層を除去することにより、評価用のガラスセラミック多層配線基板を得た。以上のような工程を経ることで、所望の回路を構成するためのガラスセラミック多層配線基板を作製した。
(実施例2)
[ガラスセラミックス多層配線基板の作製]
表2に示すように、外装用フィラーおよび内装用フィラーとしては、表1における板状アルミナフィラーCおよび不定形状アルミナフィラーAを使用した以外は、実施例1と同様の方法にてガラスセラミックス多層配線基板を作製した。
(実施例3)
[ガラスセラミック多層配線基板の作製]
表2に示すように、ビア導体比率を変化させた以外は、実施例1と同様の方法にてガラスセラミック配線基板を作製した。
(実施例4)
[ガラスセラミック多層配線基板の作製]
表2に示すように、外装用フィラーおよび内装用フィラーとしては、表1における板状アルミナフィラーAおよび不定形状ムライトフィラーAを使用し、それぞれのフィラー量を調整することでセラミック層の線膨張係数を変化させた以外は、実施例1と同様の方法にてガラスセラミック配線基板を作製した。
(実施例5)
[ガラスセラミック多層配線基板の作製]
表2に示すように、内装用フィラーとしては、表1における不定形状アルミナフィラーAを使用し、外装用フィラーとしては、板状アルミナフィラーAに所定量の熔融シリカ(SiO)フィラー(アスペクト比が1で球状/平均粒径が1μm)を添加したものを用い、ビア導体比率を変化させた以外は、実施例1と同様の方法にてガラスセラミック配線基板を作製した。
(比較例1、2、3)
[ガラスセラミック多層配線基板の作製]
表2に示すように、外装用フィラーおよび内装用フィラー共に、表1における板状アルミナフィラーAを使用し、それぞれのフィラー量を23体積%と同じにし、ビア導体比率を変化させた以外は、実施例1と同様の方法にてガラスセラミック配線基板を作製した。
(比較例4)
[ガラスセラミック多層配線基板の作製]
表2に示すように、外装用フィラーおよび内装用フィラー共に、表1における不定形状のアルミナフィラーAを使用し、それぞれのフィラー量を30体積%と同じにした以外は、実施例1と同様の方法にてガラスセラミック配線基板を作製した。
(比較例5)
[ガラスセラミック多層配線基板の作製]
表2に示すように、各フィラーの添加量以外は、実施例1と同様の方法にてガラスセラミック配線基板を作製した。すなわち、内装用フィラーとしての不定形状アルミナフィラーAの添加量を10体積%とし、外装用フィラーとしての板状アルミナフィラーAの添加量を28体積%とし、実施例1とは逆に、外側絶縁層の線膨張係数が、内側絶縁層のそれよりも大きくなるようにして、ガラスセラミック配線基板を作製した。
(比較例6)
[ガラスセラミック多層配線基板の作製]
表2に示すように、各フィラーの添加量以外は、実施例4と同様の方法にてガラスセラミック配線基板を作製した。すなわち、内装用フィラーとしての不定形状ムライトフィラーAの添加量を30体積%とし、外装用フィラーとしての板状アルミナフィラーAの添加量を28体積%とし、実施例4とは逆に、外側絶縁層の線膨張係数が、内側絶縁層のそれよりも大きくなるようにして、ガラスセラミック配線基板を作製した。
(比較例7)
[ガラスセラミック多層配線基板の作製]
表2に示すように、内装用フィラーとして表1における板状のアルミナフィラーAを使用し、外装用フィラーとして不定形状アルミナフィラーAを使用し、それぞれ所定のフィラー量となるように調整し、アスペクト比の関係が実施例1とは逆の関係となる以外は、実施例1と同様の方法にてガラスセラミック配線基板を作製した。
(比較例8)
[ガラスセラミック多層配線基板の作製]
表2に示すように、内装用フィラーの添加量を変化させ、線膨張係数の関係が比較例7とは逆の関係となる以外は、比較例7と同様の方法にてガラスセラミック配線基板を作製した。
Figure 2014236072
評価1
表2に示すように、各実施例および比較例に係るサンプル基板について、下記の方法により、ビア導体比率と、基板サンプルの外表面の平坦度と、基板強度を求めた。
ビア導体比率(%)は、図7の説明で前述したように、多層配線基板10中における厚み方向に最も長いビア導体の長さLvを、多層配線基板10のトータル厚みToで割り算した値(%表示)として定義される。
また、平坦度は、下記の式(1)により定義され、表2では、30個のサンプルの平均値として求めた。
[(基板中で最も厚い場所の厚み)― (基板中で最も薄い場所の厚み)] / 2 …(1)
さらに、基板強度は、長さ30mm、幅5.5m形状の短冊状に切り出した基板サンプルを、JIS C2141に準拠して3点曲げ試験にて強度評価した値である。表2では、30個のサンプルの平均値として求めた。
表2から明らかな通り、比較例1〜3に示すように、板状アルミナフィラーを全て用いたガラスセラミック多層配線基板においては、ビアの比率が高くなると表面の平坦度が低下することが確認された。また、全て不定形状のアルミナフィラーを用いた比較例4の場合には、平坦性は良好なものとはなるが高い基板強度は得られていない。また、外側絶縁層を構成するガラスセラミックの線膨張率が内側絶縁層に比べて大きい比較例5,6,8の場合には、高い強度が得られていない。さらに、外装用フィラーと内装用フィラーとのアスペクト比の関係が実施例とは逆の関係となる比較例7および8では、平坦性が悪いと共に、高い基板強度も得られない。これらの比較例に対して、実施例では、ビア導体比率が高い場合であっても、平坦性および基板強度に優れていることが確認できた。
(実施例10)
[ガラスセラミック多層配線基板の作製]
表3に示すように、内装用フィラーとしては、表1における不定形状アルミナフィラーBを使用し、外装用フィラーとしては、板状アルミナフィラーBを使用し、各フィラーの添加量を調整して線膨張係数を所定の関係とし、内側絶縁層および外側絶縁層のトータル厚みを変化させた以外は、実施例1と同様の方法にてガラスセラミックス配線基板を作製した。
(比較例10)
[ガラスセラミック多層配線基板の作製]
表3に示すように、外装用フィラーおよび内装用フィラー共に、表1における不定形状のアルミナフィラーBを使用し、それぞれのフィラー量を33体積%と同じにした以外は、実施例10と同様の方法にてガラスセラミック配線基板を作製した。
(比較例11)
[ガラスセラミック多層配線基板の作製]
表3に示すように、外装用フィラーおよび内装用フィラー共に、表1における板状のアルミナフィラーBを使用し、それぞれのフィラー量を22体積%および25体積%にした以外は、実施例10と同様の方法にてガラスセラミック配線基板を作製した。
Figure 2014236072
評価2
表3からも分かるように、基板厚みが薄い場合においても、表2に示す結果と同様な結果が得られた。
(実施例20および21)
[ガラスセラミック多層配線基板の作製]
表4に示すように、ビア導体比率が40%および50%の基板を用いた以外は、実施例1と同様の方法にてガラスセラミックス配線基板を作製した。
(比較例20および21)
[ガラスセラミック多層配線基板の作製]
表4に示すように、外装用フィラーおよび内装用フィラー共に、表1における板状アルミナフィラーAを使用し、それぞれのフィラー量を30体積%と同じにした以外は、実施例20および21と同様の方法にてガラスセラミック配線基板を作製した。
(実施例22〜24)
[ガラスセラミック多層配線基板の作製]
ガラス粉末(SiO、CaO、MgOを主成分とするディオプサイド結晶ガラス)を用い、外装用フィラーとして表1に示す板状アルミナフィラーBを用い、各フィラーの添加量とビア導体比率を変化させた以外は、実施例1と同様の方法にてガラスセラミック多層配線基板を作製した。
(比較例22)
[ガラスセラミック多層配線基板の作製]
外装用フィラーおよび内装用フィラー共に、表1における不定形状アルミナフィラーAを使用し、それぞれのフィラー量を28体積%と同じにした以外は、実施例22と同様の方法にてガラスセラミック配線基板を作製した。
(比較例23)
[ガラスセラミック多層配線基板の作製]
外装用フィラーおよび内装用フィラー共に、表1における板状アルミナフィラーBを使用し、それぞれのフィラー量を20体積%と同じにした以外は、実施例22と同様の方法にてガラスセラミック配線基板を作製した。
かくして得られたガラスセラミック多層配線基板について、基板の平坦性、強度について評価した。結果を表4に示す。
Figure 2014236072
評価3
表4から明らかな通り、組成の違うガラスを使用した場合においても、前述した実施例と同様な効果が得られることが確認され、ガラス材質によらない手法であることが確認できた。
本発明によれば、基板強度に優れ、IC等の各種電子部品の安定な実装が可能であり、各種モジュールの低背化に対応した薄型基板に好適なガラスセラミック多層配線基板の提供が可能となる。
1a,1h…外側絶縁層用グリーンシート、
1b,1c,1d,1e,1f,1g…内側絶縁層用グリーンシート、
2…ビア導体パターン、
3…内部導体パターン、
4…表面導体パターン、
5…収縮抑制用グリーンシート、
10,10a,100…ガラスセラミック多層配線基板
11a,11h…外側絶縁層
11b,11c,11d,11e,11f,11g…内側絶縁層、
12…ビア導体、
13…内部導体層、
14…表面導体層、
30…外装用フィラー、
40,41…内装用フィラー
50…支持台
100…基本構造体

Claims (8)

  1. ガラスセラミックからなる複数の絶縁層と、
    前記絶縁層間に形成された複数の内部導体層と、
    前記絶縁層を貫通して、異なる層位置に存在する前記内部導体層の相互間を接続するビア導体と、
    前記絶縁層の積層方向における少なくとも一方の外表面に形成された表面導体層と、を有するガラスセラミック多層配線基板であって、
    前記表面導体層が形成された前記外表面から所定厚み範囲内の前記絶縁層を外側絶縁層と規定し、当該外側絶縁層よりも内側に位置する前記絶縁層を内側絶縁層と規定した場合に、
    前記外側絶縁層に含まれる外装用フィラーの扁平・球形度を示す第1アスペクト比が、前記内側絶縁層に含まれる内装用フィラーの扁平・球形度を示す第2アスペクト比に比較して大きく、
    前記外側絶縁層の熱膨張係数が前記内側絶縁層の熱膨張係数よりも小さいことを特徴とするガラスセラミック多層配線基板。
  2. 前記外側絶縁層のトータル厚みの割合が、前記多層配線基板のトータル厚みに対して、5〜20%である請求項1に記載のガラスセラミック多層配線基板。
  3. 前記多層配線基板中における厚み方向に最も長い前記ビア導体の長さを、前記多層配線基板のトータル厚みで割り算した値として定義されるビア導体比率が0.4以上である請求項1または2に記載のガラスセラミック多層配線基板。
  4. 前記第2アスペクト比が2以下である請求項1〜3のいずれかに記載のガラスセラミック多層配線基板。
  5. 前記第1アスペクト比が25以上である請求項1〜4のいずれかであるガラスセラミック多層配線基板。
  6. 前記外装用フィラーがアルミナで構成してある請求項1〜5のいずれかに記載のガラスセラミック多層配線基板。
  7. 前記外装用フィラーの平均粒径が、前記内装用フィラーの平均粒径よりも大きい請求項1〜6のいずれかに記載のガラスセラミック多層配線基板。
  8. 前記外側絶縁層を構成するガラスセラミックのガラスと、前記内側絶縁層を構成するガラスセラミックのガラスとが、同じ組成を有している請求項1〜7のいずれかに記載のガラスセラミック多層配線基板。
JP2013115818A 2013-05-31 2013-05-31 多層配線基板 Active JP6214930B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013115818A JP6214930B2 (ja) 2013-05-31 2013-05-31 多層配線基板
US14/889,385 US9538645B2 (en) 2013-05-31 2014-05-27 Multilayer wiring substrate
PCT/EP2014/060976 WO2014191421A1 (en) 2013-05-31 2014-05-27 Multilayer wiring substrate
EP14726975.7A EP3005845A1 (en) 2013-05-31 2014-05-27 Multilayer wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013115818A JP6214930B2 (ja) 2013-05-31 2013-05-31 多層配線基板

Publications (2)

Publication Number Publication Date
JP2014236072A true JP2014236072A (ja) 2014-12-15
JP6214930B2 JP6214930B2 (ja) 2017-10-18

Family

ID=50841791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013115818A Active JP6214930B2 (ja) 2013-05-31 2013-05-31 多層配線基板

Country Status (4)

Country Link
US (1) US9538645B2 (ja)
EP (1) EP3005845A1 (ja)
JP (1) JP6214930B2 (ja)
WO (1) WO2014191421A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152373A (ja) * 2015-02-19 2016-08-22 日本特殊陶業株式会社 セラミック基板
JP2016218068A (ja) * 2015-05-21 2016-12-22 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh 取付支持体上にmecsデバイスを備えたコンポーネント
WO2017094335A1 (ja) * 2015-11-30 2017-06-08 株式会社村田製作所 多層セラミック基板及び電子部品
WO2019172042A1 (ja) * 2018-03-07 2019-09-12 日本電気硝子株式会社 ガラスセラミック誘電体
WO2020129857A1 (ja) * 2018-12-20 2020-06-25 株式会社村田製作所 ガラスセラミック材料、積層体、及び、電子部品
JP2020136572A (ja) * 2019-02-22 2020-08-31 日本特殊陶業株式会社 電気検査用基板
CN111801308A (zh) * 2018-03-07 2020-10-20 日本电气硝子株式会社 玻璃陶瓷电介体
CN112194373A (zh) * 2019-07-08 2021-01-08 Tdk株式会社 玻璃陶瓷烧结体及配线基板
CN112194374A (zh) * 2019-07-08 2021-01-08 Tdk株式会社 玻璃陶瓷烧结体及配线基板

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9801277B1 (en) 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
WO2017047647A1 (ja) * 2015-09-18 2017-03-23 株式会社村田製作所 セラミック多層基板
US10321560B2 (en) 2015-11-12 2019-06-11 Multek Technologies Limited Dummy core plus plating resist restrict resin process and structure
US10009992B2 (en) * 2015-12-02 2018-06-26 Multek Technologies Limited PCB hybrid redistribution layer
WO2017122381A1 (ja) * 2016-01-13 2017-07-20 株式会社村田製作所 積層体及び電子部品
US20170238416A1 (en) 2016-02-17 2017-08-17 Multek Technologies Limited Dummy core restrict resin process and structure
US9999134B2 (en) 2016-03-14 2018-06-12 Multek Technologies Limited Self-decap cavity fabrication process and structure
US10064292B2 (en) 2016-03-21 2018-08-28 Multek Technologies Limited Recessed cavity in printed circuit board protected by LPI
JP6624282B2 (ja) * 2016-04-28 2019-12-25 株式会社村田製作所 多層セラミック基板
JP6455633B2 (ja) * 2016-05-17 2019-01-23 株式会社村田製作所 多層セラミック基板及び電子装置
US10712398B1 (en) 2016-06-21 2020-07-14 Multek Technologies Limited Measuring complex PCB-based interconnects in a production environment
US10182494B1 (en) 2017-09-07 2019-01-15 Flex Ltd. Landless via concept
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140385A (ja) * 2003-11-17 2004-05-13 Kyocera Corp 多層配線基板
JP2007103836A (ja) * 2005-10-07 2007-04-19 Koa Corp 低温焼結セラミック多層基板およびその製造方法
WO2007142112A1 (ja) * 2006-06-02 2007-12-13 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法ならびに電子部品
JP2008244057A (ja) * 2007-03-27 2008-10-09 Tdk Corp 多層セラミックス基板の製造方法
JP2010100517A (ja) * 2008-09-26 2010-05-06 Tdk Corp ガラスセラミックス基板
JP2010147101A (ja) * 2008-12-16 2010-07-01 Tdk Corp 電子部品

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784893A (en) * 1986-02-17 1988-11-15 Mitsubishi Denki Kabushiki Kaisha Heat conductive circuit board and method for manufacturing the same
JP2756075B2 (ja) * 1993-08-06 1998-05-25 三菱電機株式会社 金属ベース基板およびそれを用いた電子機器
JP2005026722A (ja) 2001-10-29 2005-01-27 Matsushita Electric Ind Co Ltd 多層セラミック基板およびその製造方法
JP4426805B2 (ja) * 2002-11-11 2010-03-03 日本特殊陶業株式会社 配線基板およびその製造方法
JP4089636B2 (ja) * 2004-02-19 2008-05-28 三菱電機株式会社 熱伝導性樹脂シートの製造方法およびパワーモジュールの製造方法
JP5245405B2 (ja) * 2005-04-28 2013-07-24 日立金属株式会社 窒化珪素基板、その製造方法、それを用いた窒化珪素配線基板及び半導体モジュール
KR100905855B1 (ko) * 2007-11-06 2009-07-02 삼성전기주식회사 구속용 그린시트 및 이를 이용한 다층 세라믹 기판제조방법
JP5121574B2 (ja) * 2008-05-28 2013-01-16 新光電気工業株式会社 配線基板及び半導体パッケージ
KR101331669B1 (ko) * 2012-03-08 2013-11-20 삼성전기주식회사 전력 모듈용 기판

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140385A (ja) * 2003-11-17 2004-05-13 Kyocera Corp 多層配線基板
JP2007103836A (ja) * 2005-10-07 2007-04-19 Koa Corp 低温焼結セラミック多層基板およびその製造方法
WO2007142112A1 (ja) * 2006-06-02 2007-12-13 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法ならびに電子部品
JP2008244057A (ja) * 2007-03-27 2008-10-09 Tdk Corp 多層セラミックス基板の製造方法
JP2010100517A (ja) * 2008-09-26 2010-05-06 Tdk Corp ガラスセラミックス基板
JP2010147101A (ja) * 2008-12-16 2010-07-01 Tdk Corp 電子部品

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152373A (ja) * 2015-02-19 2016-08-22 日本特殊陶業株式会社 セラミック基板
JP2016218068A (ja) * 2015-05-21 2016-12-22 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh 取付支持体上にmecsデバイスを備えたコンポーネント
WO2017094335A1 (ja) * 2015-11-30 2017-06-08 株式会社村田製作所 多層セラミック基板及び電子部品
JPWO2017094335A1 (ja) * 2015-11-30 2018-08-30 株式会社村田製作所 多層セラミック基板及び電子部品
US10308546B2 (en) 2015-11-30 2019-06-04 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate and electronic component
CN111801308A (zh) * 2018-03-07 2020-10-20 日本电气硝子株式会社 玻璃陶瓷电介体
WO2019172042A1 (ja) * 2018-03-07 2019-09-12 日本電気硝子株式会社 ガラスセラミック誘電体
JPWO2020129857A1 (ja) * 2018-12-20 2021-11-18 株式会社村田製作所 ガラスセラミック材料、積層体、及び、電子部品
US11760686B2 (en) 2018-12-20 2023-09-19 Murata Manufacturing Co., Ltd. Glass ceramic material, laminate, and electronic component
JP7056764B2 (ja) 2018-12-20 2022-04-19 株式会社村田製作所 ガラスセラミック材料、積層体、及び、電子部品
WO2020129857A1 (ja) * 2018-12-20 2020-06-25 株式会社村田製作所 ガラスセラミック材料、積層体、及び、電子部品
JP2020136572A (ja) * 2019-02-22 2020-08-31 日本特殊陶業株式会社 電気検査用基板
JP7294827B2 (ja) 2019-02-22 2023-06-20 日本特殊陶業株式会社 電気検査用基板
JP2021011411A (ja) * 2019-07-08 2021-02-04 Tdk株式会社 ガラスセラミックス焼結体および配線基板
JP2021011412A (ja) * 2019-07-08 2021-02-04 Tdk株式会社 ガラスセラミックス焼結体および配線基板
CN112194373B (zh) * 2019-07-08 2022-10-21 Tdk株式会社 玻璃陶瓷烧结体及配线基板
CN112194374B (zh) * 2019-07-08 2022-10-21 Tdk株式会社 玻璃陶瓷烧结体及配线基板
CN112194374A (zh) * 2019-07-08 2021-01-08 Tdk株式会社 玻璃陶瓷烧结体及配线基板
CN112194373A (zh) * 2019-07-08 2021-01-08 Tdk株式会社 玻璃陶瓷烧结体及配线基板

Also Published As

Publication number Publication date
JP6214930B2 (ja) 2017-10-18
US9538645B2 (en) 2017-01-03
EP3005845A1 (en) 2016-04-13
US20160088729A1 (en) 2016-03-24
WO2014191421A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
JP6214930B2 (ja) 多層配線基板
JP5158040B2 (ja) ガラスセラミックス基板
US11420905B2 (en) Ceramic substrate and production method for same
JP3528037B2 (ja) ガラスセラミック基板の製造方法
JPWO2005039263A1 (ja) 多層セラミック基板及びその製造方法並びにこれを用いた電子機器
JP2012227310A (ja) セラミックス多層基板とその製造方法
JP4703212B2 (ja) 配線基板及びその製造方法
CN114208402A (zh) 陶瓷布线基板、陶瓷布线基板用陶瓷生片以及陶瓷布线基板用玻璃陶瓷粉末
JP3630372B2 (ja) 多層セラミック基板およびその製造方法
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP4496529B2 (ja) 多層セラミック基板の製造方法及び多層セラミック基板
JP2012209310A (ja) 発光素子用基板および発光装置
JP2007258384A (ja) ガラスセラミック焼結体およびその製造方法ならびに配線基板およびその製造方法
JP2011210828A (ja) 薄膜回路形成用基板、薄膜回路部品及びその製造方法
JP2011029534A (ja) 多層配線基板
JP2007201276A (ja) 配線基板
JP7056764B2 (ja) ガラスセラミック材料、積層体、及び、電子部品
JP2004273426A (ja) 導電ペーストおよびそれを用いたセラミック多層基板
JP2011238907A (ja) セラミックス基板及びその製造方法
JP4645962B2 (ja) 多層セラミック基板
JPH11186727A (ja) 配線基板およびその製造方法
JP2010278117A (ja) 配線基板の製造方法
JP2008235526A (ja) Ag粉末、導体ペースト及び多層セラミック基板とその製造方法
JP5499766B2 (ja) ガラスセラミックス基板及びその製造方法、並びに配線基板
CN109156083B (zh) 多层陶瓷基板及电子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170522

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170920

R150 Certificate of patent or registration of utility model

Ref document number: 6214930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250