JP2004140385A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2004140385A
JP2004140385A JP2003386943A JP2003386943A JP2004140385A JP 2004140385 A JP2004140385 A JP 2004140385A JP 2003386943 A JP2003386943 A JP 2003386943A JP 2003386943 A JP2003386943 A JP 2003386943A JP 2004140385 A JP2004140385 A JP 2004140385A
Authority
JP
Japan
Prior art keywords
insulating layer
thermal expansion
wiring board
inorganic filler
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003386943A
Other languages
English (en)
Inventor
Katsura Hayashi
林 桂
Akihiko Nishimoto
西本 昭彦
Koyo Hiramatsu
平松 幸洋
Riichi Sasamori
笹森 理一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003386943A priority Critical patent/JP2004140385A/ja
Publication of JP2004140385A publication Critical patent/JP2004140385A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】従来、有機樹脂と無機質フィラーとの複合材料からなる絶縁層を有する配線基板では、絶縁層と半導体素子との熱膨張係数が大きく異なり、半導体素子の搭載状態が劣化する等、耐久性に欠ける等の問題があった。
【解決手段】無機質フィラーと有機樹脂とを均一に混合した複合材料よりなる絶縁層2と低抵抗金属からなる導体回路3とが多層に積層されてなる多層配線基板1であって、内部の絶縁層5中に含まれる前記無機フィラーが略球形状の粉末であり、最外層の絶縁層4中に含まれる前記無機フィラーが織布物であり、さらに、該最外層の絶縁層4の熱膨張係数が内部の絶縁層5の熱膨張係数よりも小さいことを特徴とする。
【選択図】図1

Description

本発明は、絶縁層が無機質フィラーと有機樹脂との複合材料からなり、半導体用パッケージや混成集積回路基板等に用いられる多層配線基板に関するものである。
従来より、配線基板、例えば、半導体素子を収納するパッケージに使用される配線基板として、比較的高密度の配線が可能な多層セラミック配線基板が多用されている。この多層セラミック配線基板は、アルミナなどの絶縁基板と、その表面に形成されたWやMo等の高融点金属からなる配線導体とから構成されるもので、この絶縁基板の一部に凹部が形成され、この凹部内に半導体素子が収納され、蓋体によって凹部を気密に封止されるものである。
 ところが、このような多層セラミック配線基板を構成するセラミックスは、硬くて脆い性質を有することから、製造工程または搬送工程において、セラミックスの欠けや割れ等が発生しやすく、半導体素子の気密封止性が損なわれることがあるために歩留りが低い等の問題があった。
 また、多層セラミック配線基板においては、焼結前のグリーンシートにメタライズインクを印刷して、印刷後のシートを積層して焼結させて製造されるが、その製造工程において、高温での焼成により焼成収縮が生じるために、得られる基板に反り等の変形や寸法のばらつき等が発生しやすいという問題があり、回路基板の超高密度化やフリップチップ等のような基板の平坦度の厳しい要求に対して、十分に対応できないという問題があった。
 そこで、最近では、プリント基板では銅箔を接着した基板表面にエッチング法により微細な回路を形成し、しかるのちにこの基板を積層して多層化した基板も提案されている。また、このようなプリント基板においては、その強度を高めるために、有機樹脂に対して、球状あるいは繊維状の無機質フィラーを分散させた基板も提案されており、これらの複合材料からなる絶縁基板上に多数の半導体素子を搭載したマルチチップモジュール(MCM)等への適用も検討されている(例えば、特許文献1)。
特開平5−198953号
 しかしながら、このような有機樹脂と無機質フィラーとの複合材料からなる絶縁基板によれば、複合材料の一成分である有機樹脂の熱膨張係数が約100×10−6/℃であるのに対して、絶縁基板上に搭載される半導体素子の熱膨張係数は2.5×10−6/℃と大きく異なる。そのために、半導体素子を搭載した基板に対して、繰り返し熱履歴が負荷されると、半導体素子と基板との間に発生する応力によって、半導体素子の搭載状態が劣化し、長期安定性に欠ける等の問題があった。
 また、絶縁基板の熱膨張係数を半導体素子に整合することも考えられるが、絶縁基板としての性能上、電気絶縁性、誘電率、誘電損失あるいは強度などの特性や、内部に配設された導体回路やスルーホール等との熱膨張のマッチングなどの特性を満足させることも必要であり、最近ではコンデンサやフィルターとしての機能を内蔵させる場合もあり、これら絶縁基板として要求される種々の特性を満足しつつ熱膨張係数を半導体素子に整合するのは、材料設計上も非常に難しい問題であった。
 本発明者らは、上記のような問題点について鋭意検討した結果、無機質フィラーと有機樹脂との複合材料からなる絶縁層と、導体回路とが多層に積層された多層配線基板において、内部の絶縁層中に含まれる前記無機フィラーを略球形状の粉末とし、最外層の絶縁層中に含まれる前記無機フィラーが織布物として、さらに、その最外層のみを低熱膨張化させることにより、配線基板の絶縁層としての種々の要求特性を満足しつつ、半導体素子との熱膨張特性の整合を図ることができることを知見し本発明に至った。
 即ち、本発明の多層配線基板は、無機質フィラーと有機樹脂との複合材料からなる絶縁層と、低抵抗金属からなる導体回路とが多層に積層された多層配線基板であって、内部の絶縁層中に含まれる前記無機フィラーが略球形状の粉末であり、最外層の絶縁層中に含まれる前記無機フィラーが織布物であり、さらに、該最外層の絶縁層の熱膨張係数が内部の絶縁層の熱膨張係数よりも小さいことを特徴とするものであり、具体的には、前記最外層の絶縁層が上下とも同一材質であり、また、前記絶縁層中に低熱膨張の無機質フィラーを含み、前記最外層の絶縁層中の前記低熱膨張の無機質フィラー含有量が、前記内部の絶縁層中のそれよりも多いものである。また、前記低熱膨張の無機質フィラーが、Siを含む酸化物からなることが望ましい。
 さらに、室温から250℃における熱膨張係数が前記最外層の絶縁層が10〜60×10−6/℃であり、前記内部の絶縁層が30〜100×10−6/℃であり、前記最外層の絶縁層の上面に半導体素子が搭載されることを特徴とするものである。
 本発明の高密度多層配線基板は、フィラーと樹脂とを均一に混合した複合材料よりなる基板表面に、銅、アルミニウム等低抵抗金属よりなる回路を印刷等の方法で形成した回路基板を積層し、最外層に内部の絶縁層よりも低膨張係数の絶縁層を積層することにより、絶縁基板としての電気的特性や内部導体回路等とのマッチングを図るために高熱膨張の絶縁基板を用いた場合においても、半導体素子との熱膨張係数の整合を行うことができるために、過酷な熱サイクルが付与された場合においても半導体素子と配線基板との間に発生する応力によって、半導体素子の搭載状態が劣化することがなく長期安定性が得られる。
 これにより、多層配線基板における回路の超微細化、精密化の要求に応えつつ、過酷な条件で使用されるような携帯情報端末等の小型情報機器の基板やメモリーカード等小型薄膜基板等としてその信頼性を高めることができる。
 即ち、以上詳述した通り、本発明の高密度多層配線基板は、配線基板の最外層に内部の絶縁層よりも低膨張係数の絶縁層を積層することにより、高熱膨張の絶縁層を用いた場合においても、半導体素子との熱膨張係数の整合を行うことができるために、半導体素子を搭載するパッケージなどの配線基板として、回路の超微細化、精密化の要求に応えつつ、耐久性を有するものであり、過酷な条件下で用いられる携帯情報端末等の小型情報機器の基板やメモリーカード等小型基板として最適な特性を発揮することができる。
 本発明の多層配線基板の概略図を図1に示した。本発明の多層配線基板1は、複数の絶縁層2と、導体回路3をと具備し、導体回路3は、絶縁層2間、または絶縁層2の表面に形成されている。
 本発明によれば、上記絶縁層は、無機質フィラーと有機樹脂との複合材料からなり、無機質フィラーは、は有機樹脂中に50〜80体積%の割合で均一に分散されたものである。
 この複合材料を構成する無機質フィラーとしては、SiO、Al、ZrO、TiO、AlN、SiC、BaTiO、SrTiO、ゼオライト、CaTiO、ほう酸アルミニウム等の公知の材料が使用できる。フィラーの形状は平均粒径が20μm以下、特に10μm以下、最適には7μm以下の略球形状の粉末の他、平均アスペクト比が2以上、特に5以上の繊維状のものや、織布物も使用できる。
 一方、無機質フィラーが分散される有機樹脂としては、PPE(ポリフェニレンエーテル)、BTレジン(ビスマレイミドトリアジン)、エポキシ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂等の樹脂からなり、とりわけ原料として室温で液体の熱硬化性樹脂であることが望ましい。
 本発明によれば、上記の配線基板において、最外層の絶縁層4の熱膨張係数が、内部の絶縁層5の熱膨張係数よりも小さいことが大きな特徴である。最外層の絶縁層も無機質フィラーと有機樹脂との複合材料から構成されるものであるが、熱膨張係数を小さくするためには、内部の絶縁層中の無機質フィラーよりも比較的熱膨張係数の小さい無機質フィラーを含有させたり、内部および最外層ともに同様のフィラーを用いた場合、熱膨張係数の小さいフィラーの量を内部の絶縁層よりも最外層の絶縁層における含有量を多くすればよい。
 このような比較的熱膨張係数の小さいフィラーとしては、溶融SiO、SiC、Siが挙げられ、これらの中でもSiOが最も効果的である。
このようなフィラーを用いて、そのフィラーの含有量を制御することにより、最外層の絶縁層の熱膨張係数を半導体素子の熱膨張係数により近似させることができる。
 具体的には、最外層の室温〜250℃における熱膨張係数は10〜60×10−6/℃、特に10〜40×10−6/℃、前記内部の絶縁層が30〜100×10−6/℃であることが好適である。
 なお、熱膨張係数の小さい絶縁層は、最外層として、最上面のみでは、熱膨張差により配線基板が変形する場合があるため、配線基板の最上面と最下面の両側に形成することが望ましい。そして、これら最外層の絶縁層の表面、または別途低熱膨張のポリイミド等からなる配線層を介して半導体素子6を搭載させることにより、信頼性の高い配線基板を提供できる。
 また、本発明において、導体回路としては、銅、アルミニウム、金、銀等からなることが望ましい。また、回路の必要に応じて、Ni−Cr等の高抵抗の金属を用いる場合もある。
 次ぎに、上記の配線基板を作製するには、まず、絶縁層として、無機質フィラー粉末と粉末または液状の有機樹脂とを混練機等の手段によって十分に混合し、これをドクターブレード法等によってシート状に成形した後、有機樹脂を半硬化させる。半硬化には、有機樹脂は熱可塑性樹脂の場合には、加熱下で混合したものを冷却し、熱硬化性樹脂の場合には、完全固化するに十分な温度よりもやや低い温度に加熱すればよい。
 そして、この絶縁層の表面に導体回路を形成する。導体回路の形成には、銅等の金属箔を絶縁層に接着剤で張りつけた後に、回路パターンのレジストを形成して酸等によって不要な部分の金属をエッチング除去するか、予め打ち抜きした金属箔を張りつける。他の方法としては、絶縁層の表面に導体ペーストを回路パターンにスクリーン印刷や、フォトレジスト法等によって形成した後、乾燥して加圧し、絶縁層に密着させることで形成できる。
 次に、導体回路を形成した絶縁層を所望によっては、打ち抜き法はレーザー加工によりビアホールを形成して導体を充填後に、複数の絶縁層を積層して、絶縁層の有機樹脂が完全に硬化させる。
 本発明では、上記の積層工程において、多層基板の最外層に、熱膨張係数が内部の絶縁層の熱膨張係数よりも小さい絶縁層を積層する。この熱膨張係数の小さい絶縁層は、前述した通り、内部の絶縁層中の無機質フィラーよりも比較的熱膨張係数の小さい無機質フィラーを含有するか、または、内部および最外層ともに同様のフィラーを用いた場合、熱膨張係数の小さいフィラーの量を内部の絶縁層よりも最外層の絶縁層における含有量の多い絶縁層を作製して、これを積層すればよい。
 無機質フィラーとして、平均粒径が5μmのSiO粉末、平均アスペクト比20、短径10μmのSiOガラスファイバー、平均粒径が3μmのBaTiO粉末を用い、有機樹脂として、BTレジン(ビスマレイミドトリアジン)、エポキシ樹脂、フェノール樹脂、PPE(ポリフェニレンエーテル)、液晶ポリマー(液晶性芳香族ポリエステル)、ポリイミド樹脂を用いて、これらを内部絶縁層用、最外層絶縁層用として表1の比率で混合してスラリーを調製した。そして、ポリエチレンテレフタレート(PET)樹脂からなる転写シート表面に形成された厚さ12μmの銅箔に対して、予めエッチングによって銅配線パターンを形成し、そのパターンに上記のスラリーを流し加熱して半硬化させた後、上記転写シートを剥がして回路パターンが形成された絶縁層を形成した。
 また、無機質フィラーとして、ガラスクロスを用いたものは、有機樹脂に溶剤を混合して、この混合液をガラスクロスに含浸させた。そして、有機樹脂が含浸されたガラス含有クロスを上記銅配線パターンに乗せて加熱により半硬化させた後、転写シートを剥がしてパターンを転写させた。
 このようにして作製した内部絶縁層を5層積層して、さらに最上層および最下層に最外層絶縁層を積層した後、これを再度加熱して完全硬化させて多層配線基板を作製した。
 なお、最外層および内部層の室温〜250℃における熱膨張係数を測定し、表1に示した。また、得られた基板に対しては、半導体素子をダイボンディングペーストにより最外層の表面に接着した後、−40℃から125℃の繰り返し温度サイクルを付与し、100サイクル処理後の基板の状態を観察して、半導体素子の搭載状態が劣化したものや、配線の抵抗に変化が見られたものの不良品の個数を表1に示した。
Figure 2004140385
 表1の結果から明らかなように、最外層の無機フィラーをガラスクロスとし、内部をSiO粉末の球状フィラーとした試料No.2〜4では、最外層および内部をいずれもSiO粉末の球状フィラーとした試料No.1に比較して、いずれも熱サイクル試験後の不良率が0/10個で信頼性の高い配線基板を作製することができた。
本発明の多層配線基板の概略図である。
符号の説明
1 多層配線基板
2 絶縁層
3 導体回路
4 最外層の絶縁層
5 内部の絶縁層
6 半導体素子

Claims (8)

  1. 無機質フィラーと有機樹脂との複合材料からなる絶縁層と、低抵抗金属からなる導体回路とが多層に積層された多層配線基板であって、内部の絶縁層中に含まれる前記無機フィラーが略球形状の粉末であり、最外層の絶縁層中に含まれる前記無機フィラーが織布物であり、さらに、該最外層の絶縁層の熱膨張係数が内部の絶縁層の熱膨張係数よりも小さいことを特徴とする多層配線基板。
  2. 最外層の絶縁層が上下とも同一材質であることを特徴とする請求項1に記載の多層配線基板。
  3. 前記絶縁層中に低熱膨張の無機質フィラーを含み、前記最外層の絶縁層中の前記低熱膨張の無機質フィラー含有量が、前記内部の絶縁層中のそれよりも多いことを特徴とする請求項1または2に記載の多層配線基板。
  4. 前記低熱膨張の無機質フィラーが、Siを含む酸化物からなる請求項3記載の多層配線基板。
  5. 室温〜250℃における熱膨張係数が前記最外層の絶縁層が10〜60×10−6/℃、前記内部の絶縁層が30〜100×10−6/℃である請求項1乃至請求項4のうちのいずれか1つの多層配線基板。
  6. 前記最外層の絶縁層の上面に半導体素子が搭載される請求項1乃至請求項5のうちのいずれか1つの多層配線基板。
  7. 略球形状の粉末の平均粒径が20μm以下であることを特徴とする請求項1乃至請求項6のうちのいずれか1つの多層配線基板。
  8. 織布物がガラスクロスであることを特徴とする請求項1乃至請求項7のうちのいずれか1つの多層配線基板。
JP2003386943A 2003-11-17 2003-11-17 多層配線基板 Pending JP2004140385A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003386943A JP2004140385A (ja) 2003-11-17 2003-11-17 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003386943A JP2004140385A (ja) 2003-11-17 2003-11-17 多層配線基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP8042523A Division JPH09237972A (ja) 1996-02-29 1996-02-29 多層配線基板

Publications (1)

Publication Number Publication Date
JP2004140385A true JP2004140385A (ja) 2004-05-13

Family

ID=32463881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003386943A Pending JP2004140385A (ja) 2003-11-17 2003-11-17 多層配線基板

Country Status (1)

Country Link
JP (1) JP2004140385A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198867A (ja) * 2007-02-14 2008-08-28 Furukawa Electric Co Ltd:The 金属コア多層プリント配線板
EP2447989A1 (en) * 2009-06-22 2012-05-02 Mitsubishi Electric Corporation Semiconductor package and semiconductor package mounting structure
US8450852B2 (en) 2010-06-24 2013-05-28 Shinko Electric Industries Co., Ltd. Wiring substrate
JP2014236072A (ja) * 2013-05-31 2014-12-15 エプコス アクチエンゲゼルシャフトEpcos Ag 多層配線基板
WO2019031071A1 (ja) 2017-08-08 2019-02-14 住友電気工業株式会社 高周波プリント配線板用基材

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198867A (ja) * 2007-02-14 2008-08-28 Furukawa Electric Co Ltd:The 金属コア多層プリント配線板
EP2447989A1 (en) * 2009-06-22 2012-05-02 Mitsubishi Electric Corporation Semiconductor package and semiconductor package mounting structure
EP2447989A4 (en) * 2009-06-22 2013-01-23 Mitsubishi Electric Corp SEMICONDUCTOR HOUSING AND MOUNTING STRUCTURE FOR A SEMICONDUCTOR HOUSING
US8450852B2 (en) 2010-06-24 2013-05-28 Shinko Electric Industries Co., Ltd. Wiring substrate
JP2014236072A (ja) * 2013-05-31 2014-12-15 エプコス アクチエンゲゼルシャフトEpcos Ag 多層配線基板
WO2019031071A1 (ja) 2017-08-08 2019-02-14 住友電気工業株式会社 高周波プリント配線板用基材

Similar Documents

Publication Publication Date Title
JP4409209B2 (ja) 回路部品内蔵モジュールの製造方法
TW511405B (en) Device built-in module and manufacturing method thereof
JP3547423B2 (ja) 部品内蔵モジュール及びその製造方法
US6787884B2 (en) Circuit component, circuit component package, circuit component built-in module, circuit component package production and circuit component built-in module production
US7820916B2 (en) Composite ceramic substrate
US7429510B2 (en) Method of making a capacitive substrate using photoimageable dielectric for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
US7449381B2 (en) Method of making a capacitive substrate for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
JP2006210911A (ja) 回路基板内で使用されるコンデンサ材料と、コンデンサ材料を利用する回路基板と、回路基板の製造方法及び回路基板を利用する情報処理システム
JPH10173097A (ja) 熱伝導基板用シート状物とその製造方法及びそれを用いた熱伝導基板とその製造方法
US7656644B2 (en) iTFC with optimized C(T)
CN1953169A (zh) 电源芯线器件及其制造方法
JP3537620B2 (ja) 多層配線基板
US20120228014A1 (en) Circuitized substrate with internal thin film capacitor and method of making same
JPH09237972A (ja) 多層配線基板
JP2004140385A (ja) 多層配線基板
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JPH09293968A (ja) 多層配線基板およびその製造方法
JPH09237973A (ja) 多層配線基板
JP3085649B2 (ja) 転写シート及びそれを用いた配線基板の製造方法
JPH10190241A (ja) 多層配線基板
JPH10107445A (ja) 多層配線基板およびその製造方法
JP3199661B2 (ja) 多層配線基板
JP3232002B2 (ja) 配線基板
JP3145621B2 (ja) 配線基板及びその製造方法
JP2003017861A (ja) 多層配線基板及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060320

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060718