CN1953169A - 电源芯线器件及其制造方法 - Google Patents

电源芯线器件及其制造方法 Download PDF

Info

Publication number
CN1953169A
CN1953169A CNA2006101373809A CN200610137380A CN1953169A CN 1953169 A CN1953169 A CN 1953169A CN A2006101373809 A CNA2006101373809 A CN A2006101373809A CN 200610137380 A CN200610137380 A CN 200610137380A CN 1953169 A CN1953169 A CN 1953169A
Authority
CN
China
Prior art keywords
capacitor
power supply
paper tinsel
heart yearn
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101373809A
Other languages
English (en)
Inventor
W·J·勃兰
S·弗格森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/514,094 external-priority patent/US7701052B2/en
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of CN1953169A publication Critical patent/CN1953169A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Power Conversion In General (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)

Abstract

一种包含电源芯线的器件，所述电源芯线包括：包含至少一个嵌入式单立电容器的至少一个嵌入式单立电容器层，其中所述嵌入式单立电容器至少包括第一电极和第二电极，并且其中所述嵌入式单立电容器定位在电源芯线的外层上，且该电容器的第一和第二两个电极定位在该电源芯线外层上，以使半导体器件的至少一个Vcc(电源)端子和至少一个Vss(接地)端子分别直接连接到至少一个第一和至少一个第二电极上。

Description

电源芯线器件及其制造方法
技术领域
本技术领域涉及具有低电感和高电容两种功能的器件，以及将这些器件结合进包含有机介电层压体和印刷线路板的电源芯线封装件中的方法。
背景技术
包括集成电路(IC)的半导体器件在较高的频率、较高的数据率和较低的电压下工作时，管理电源线和接地(返回)线中的噪声，以及提供足够电流以适应更快的电路切换成为要求配电系统中具有低电感的越来越重要的问题。为了向IC提供低噪声和稳定电源，通过使用并联互连的附加表面安装电容器来降低传统电路中的阻抗。较高的工作频率(较高的IC切换速度)意味着对IC的电压响应时间必须比较快。较低的工作电压要求允许的电压变化(纹波)和噪声比较小。例如，当微处理器IC切换并开始工作时，它要求提供电源以支持该切换电路。如果电压源的响应时间太慢，则该微处理器会经历一个超过允许纹波电压和噪声容限的电压降或电源下降，且IC会发生故障。另外，当IC电源升高时，慢响应时间会导致电源过冲。必须通过使用足够接近该IC的电容器，在合适的响应时间内提供或吸收电源，将电源下降和电源过冲控制在允许极限内。
用于阻抗降低和抑制电源下降或电源过冲的表面安装技术(SMT)电容器通常被放置在尽可能接近IC的地方，以改善电路性能。
传统设计具有表面安装在印刷线路板(PWB)上簇拥在IC周围的电容器。把大值电容器放置在电源附近，中等范围值的电容器位于IC和电源之间，而小值电容器非常靠近IC。图1是电源，IC和电容器4，6，8的示意图，电容器4，6，8分别代表上述的用于阻抗降低和抑制电源下降或电源过冲的高值，中等范围值和小值电容器。图2是正视方向的代表性剖面图，它示出SMT电容器50，60和IC 40到PWB衬底中电源面和接地面的连接。焊片44将IC器件40连接到连接盘41。电路线72和73将连接盘41连接到通路90和100的电镀的通孔通路焊盘。通路焊盘一般被表示为82。通路90与导电面120电连接，通路100与导电面122电连接。导电面120和122之一被连接至电源的电源侧，另一被连接至电源的接地侧。小值电容器50和60以使它们并联连接到IC 40的方式被类似地电连接至通路以及导电面120和122。在IC被放置在模块，插板或封装上时，大值和中值电容器可以位于模块、插板或封装所附连到的印刷线路母板上。
为了降低需要复杂电路布线的电源系统的阻抗，一般需要并联互连的大量电容器。这导致增大回路电感，进而增大阻抗，抑制电流，从而降低表面安装电容的有益效果。随着频率增大和工作电压持续降低，必须以要求电感和阻抗水平越来越低的较快速率来提供增加的电源。
已经耗费了相当大的努力将阻抗减到最小。Howard等人的美国专利5,161,086提供了一种将阻抗和“噪声”减到最小的途径。Howard等人提供了一种电容性印刷电路板，其中电容器层压体(平面电容)包括在在层压板的多个层中，大量诸如集成电路等器件安装或形成于板上并且操作上与电容器层压体(或多个电容器层压体)耦合，以提供采用借用或共享电容的电容性功能。但是，这种途径不一定能改善电压响应。改善电压响应要求该电容被放置在较接近IC之处。简单地将电容器层压体放置在较接近IC的地方可能是不够的，因为可用的总电容值可能是不足够的。
Chakravorty的美国专利6,611,419提供了另一种嵌入电容器以降低切换噪声的途径，其中，集成电路管芯的电源端子与多层陶瓷衬底中的至少一个嵌入式电容器的相应端子耦合。
因此，发明人希望提供一种制造和设计电源芯线的方法，这种电源芯线被用于电源芯线封装，包括被用于集成电路封装或其他互连板，结构或元件中，且能获得优越的配电阻抗降低，以及适应较高IC切换速度的改善的电压响应。本发明提供了这样一种器件以及制造这种器件的方法。
发明内容
本发明涉及一种包括电源芯线的器件，所述电源芯线包括：含有至少一个嵌入式单立(singulated)电容器的至少一个嵌入式单立电容器层，其中所述嵌入式单立电容器至少包括第一电极和第二电极，并且其中所述嵌入式单立电容器定位在该电源芯线的外层上，且该电容器的第一和第二两个电极定位在该电源芯线外层上，以使半导体器件的至少一个Vcc(电源)端子和至少一个Vss(接地)端子分别直接地连接到至少一个第一和至少一个第二电极。
本发明还涉及一种制造器件的方法，包括：提供至少一个具有图案化侧和未图案化侧的平面电容器；提供至少一个箔结构，该结构包含至少一个具有箔侧和元件侧的形成在箔上的单立电容器；以及将所述形成在箔上的结构的所述箔侧层压至所述平面电容器结构的所述图案化侧；蚀刻所述形成在箔上的结构的所述箔侧并蚀刻所述平面电容器结构的所述未图案化侧，从而形成电源芯线；并且形成至少一个信号层作为所述电源芯线的一部分。
在一个实施例中，以上指出的信号层通过以下步骤形成：将介电层涂到所述电源芯线的平面电容器表面上；在所述介电层上形成包括一根或多根信号线的电路；并在包括所述信号线的层之间形成导电互连。各层之间的互连可以是导电通路。
附图说明
参考以下附图进行详细描述，附图中，相同的标号引用相同的元件，附图中：
图1是典型的现有技术中对用于阻抗降低和抑制电源下降或过冲的电容器的使用的示意图。
图2是印刷线路组件在正视方向的剖面图，该印刷线路组件中具有传统现有技术的表面安装(SMT)电容器，用于阻抗降低和抑制电源下降或过冲。
图3示出诸如Pentium 4处理器封装之类的BGA组件的布局的Vcc(电源)和Vss(接地)连接的典型排列。
图4A-4B是根据第一实施例的电源芯线器件的一部分的俯视图，它示出单立电容器的电极焊盘和电介质怎样对准图3所示的布局。
图5是根据第一实施例的电源芯线器件的一部分在正视方向上的沿线a-a的剖面图。
图6是根据第一实施例的电源芯线器件的一部分在正视方向上的沿线b-b的剖面图。
图7是根据第一实施例的电源芯线器件的一部分在正视方向上的沿线c-c的剖面图。
图8A-8F示出制造单立的箔上烧结厚膜(thick-film-fired-on-oil)电容器的方法。
图9A-9B示出制造平面电容器层压体的方法。
图10A-10B示出用于制造根据第一实施例的电源芯线器件的平面电容层器压体的初始准备；
图11是按照第一实施例的电源芯线结构子部分在正视方向上的剖面图；
图12是按照本实施例的电源芯线结构在正视方向上的剖面图。
图13是电源芯线器件在正视方向上的剖面图，其中另外的预浸层和金属化层被层压到芯线结构并且已经形成钻孔、电镀的通孔通路。
具体实施方式
根据第一实施例，公开了一种设计和制造电源芯线结构的方法，其中电极在外层上的单立电容器和平面电容器并联连接并嵌入一层压体结构中以形成电源芯线结构。该电源芯线结构可互连到至少一个信号层。可以把单立电容器定义为形成于金属上的个别电容器。通常，金属是金属箔。虽然此处使用术语“箔”，但是应该理解，箔包括普通金属层，电镀金属，溅射金属等。该电源芯线结构中的单立电容器被设计成在器件的外层上，而第一电极的箔部分和箔第二电极在外层上的同一平面内，以使诸如微处理器之类的半导体器件的Vcc(电源)端子和Vss(接地)端子对准并直接连接到单立电容器的第一或第二电极。第一和第二电极进而分别连接到嵌入式平面电容器的电源和接地面。单立电容器的第二电极在本实施例中是共用的，但也可是分离的。将单立电容放置在外层上且使电极直接与微处理器的电源端子接触还能提供低电感连接。使用平面电容器作为电源-接地面，且电源-接地面之间的分隔很薄，以降低封装中的高频阻抗并向单立电容器提供额外的电荷。
图3示出诸如Pentium 4处理器封装之类的BGA组件的布局(到印刷线路板的连接的机械排列)的Vcc(电源)和Vss(接地)连接的典型排列。Vcc/Vss端子是电源芯线的焦点区。
图4A是根据本实施例的电源芯线器件的相关部分的俯视图。单立电容器的第一电极230和第二电极270都显示在图4A中。电极230和270通过空区265分开，并呈现在电源芯线器件的表面上。第一电极230被设计成直接连接到处理器封装的Vcc(电源)端子。第二电极270被设计成直接连接到处理器封装的Vss(接地)端子，并且是共用的。电极焊盘231和271的尺寸由焊料掩模215限定。
图4B是电源芯线器件的俯视图，它示出嵌入式电介质228和用焊料掩模限定的电极焊盘231和271的轮廓。
图5-7是电源芯线器件的顶部在正视方向分别沿线a-a、b-b、c-c的剖面图。图5是根据第一实施例的具有诸如微处理器之类的附连半导体器件的电源芯线器件在正视方向沿线a-a的剖面图。半导体器件201的Vcc(电源)端子连接到单立电容器的第一电极230的用焊料掩模限定的焊盘231(示出于图4A中)，它转而连接到平面电容器340的电源面285。半导体器件201的Vss(接地)端子连接到单立电容器的第二电极270的用焊料限定的焊盘271(示出于图4A中)，它转而连接到平面电容器340的接地面280。图6是根据第一实施例的具有附连半导体器件的电源芯线器件在正视方向沿线b-b的剖面图。微处理器201的Vcc(电源)端子连接到单立电容器的第一电极230的用焊料限定的焊盘231(示出于图4A中)，它转而连接到平面电容器340的电源面285。图7是根据第一实施例的具有附连微处理器的电源芯线器件在正视方向沿线c-c的剖面图。半导体器件201的Vss(接地)端子连接到单立电容器的共用的第二电极270的用焊料限定的焊盘271(示出于图4A中)，它转而连接到平面电容器的接地面280。
可将电源芯线结构互连到至少一个信号层。因此，该电源芯线结构在其表面上还可具有与半导体器件信号端子对齐的信号连接焊盘。上述电源芯线允许用各种材料形成包括单立电容器的箔，然后将其层压至平面电容器，以形成电源芯线结构器件。这些材料可以包括使用高K陶瓷填充的聚合物厚膜电容器电介质和在该金属箔上丝网印刷并固化的金属填充的聚合物厚膜电极糊料。也可采用对诸如铜/聚酰亚胺/铜层压体，例如从E.I.du Pont de Nemours and Company获得的InterraTMHK04等传统平面电容器层压体的蚀刻来形成铜箔上的单立电容器。然而，这些由聚合物厚膜组合物或聚合物平面电容器层压体形成的电容器具有相当低的电容密度，而通常要求单立电容器具有高电容密度。在这种情况下，优选使用形成于箔上的技术，用陶瓷组合物来制造铜箔上的单立陶瓷电容器，并在相当高的温度下烧结来形成烧结陶瓷电容器。这些电容器可以从薄膜或厚膜途径形成。可以采用标准印刷线路板层压处理将包含所述电容器的箔层压至平面电容器，以形成电源芯线结构。
上述电源芯线还允许使用各种材料形成平面电容器。这些材料可以包括金属箔-电介质-金属箔层压结构，其中电介质可以包括有机层、陶瓷填充的有机层、或陶瓷层。在使用多个层的情况下，这些层可以是不同的材料。这些电介质可被制造为薄层以降低阻抗。可以通过标准印刷线路板层压处理将平面电容器层压至形成于箔上的电容器上，以形成电源芯线结构。
根据上述实施例，低阻抗和高电容两种功能都能被集成在单个电源芯线结构中，该结构还可以被进一步集成在诸如印刷线路板、模块、插板或封装等允许高速IC在较低电压下以降低的电压纹波工作的另一层压结构中。而且，可以消除与SMT器件相关联的焊点，从而提高可靠性。
通过参考以上列出且在以下详述的附图阅读这些实施例的详细描述，本领域技术人员能够理解本发明各实施例的上述和其他优点以及好处。
根据一般惯例，附图的各个部分不一定是按比例绘制的。各部分的尺寸可以放大或缩小，以更清楚地示出本发明的实施例。
本发明的实施例很对可以被埋入印刷线路板(PWB)、模块、插板或封装的衬底中的电源芯线结构。在PWB，模块，插板或封装衬底中提供电源芯线的低电感和高电容功能保留了PWB、模块、插板或封装上有价值的表面资源，且与传统SMT电容器配置相比，需要较少的焊点。
图8A-8E是制造单层形成于箔上的单立电容器(通常在箔上烧结)的一般方法的侧视图。图8F是完成的形成于箔上的电容器的俯视图。以下描述烧结于箔上的厚膜电容器的特例，以示出本发明的一个实施例。
图8A是制造单立电容器结构200的第一阶段的侧视图。在图8A中，提供了一个金属箔210。箔210可以是工业中一般可用的一种类型。例如，箔210可以是铜、铜-不胀钢-铜、不胀钢、镍、镀镍铜、或熔点超过厚膜糊料烧结温度的其他金属。优选箔包括主要由铜组成的箔，例如反面处理的铜箔、双面处理的铜箔、以及常用于多层印刷电路板工业中的其他铜箔。箔210的厚度可以在例如大约1-100微米的范围内，优选是3-75微米，最优选是12-36微米，这对应于1/3和1盎司之间的铜箔。一种适用箔的示例是从Oak-Mitsui获得的PLSP级1盎司铜箔。
可以通过在箔210上涂底漆212来对箔210进行预处理。底漆212是涂到箔210的元件侧表面的较薄层。在图8A中，底漆212被表示为箔210上的表面涂层。底漆212与金属箔210以及沉积在底漆212上的层很好地粘合。例如，可以从涂在箔210上的糊料形成底漆212，然后在低于箔210熔点的温度下在惰性气氛中灼烧。可以把糊料作为疏涂层(open coating)印刷在箔210的整个表面上，或者印刷在箔210的选定区域上。将底漆糊料印刷在箔的选定区域上一般是更经济的做法。当将铜箔210与铜底漆212组合使用时，铜底漆糊料中的玻璃延迟铜箔210的氧化腐蚀，因此，如果采用掺氧灼烧，则涂布箔210的整个表面可能是优选的。一种适用铜底漆的示例是从E.I.du Pont de Nemours and Company获得的EP 320。
在图8B中，电容器介电材料被丝网印刷到经过预处理的箔210上，从而形成第一电容器介电层220。该电容器介电材料可以是，例如，厚膜介电油墨。该介电油墨可以从例如一种糊料形成。一种适用电容器介电糊料的示例是从E.I.du Pont deNemours and Company获得的EP 310。然后干燥该第一电容器介电层220。在图8C中，然后涂第二电容器介电层225并干燥。在另一个实施例中，可以通过较粗的筛网沉积单层电容器介电材料，以在一次印刷中提供相等的厚度。
在图8D中，在第二介电层225上形成电极230并干燥。例如，可以通过丝网印刷厚膜金属油墨来形成电极230。当将铜箔210与铜底漆212组合使用时，可以使用铜电极。一种适用铜电极糊料的示例是从E.I.du Pont de Nemours and Company获得的EP 320。一般而言，介电层225的表面积应当大于电极230的表面积。
然后将第一电容器介电层220，第二电容器介电层225和电极230共灼烧。例如，灼烧可以在氮气厚膜熔炉中在850℃到950℃之间的峰值温度下完成。例如，可以用诸如钛酸钡/各种掺杂剂和玻璃料物相等高介电常数功能物相(functionalphase)来形成厚膜电容器介电层220，225。在共灼烧期间，玻璃料物相软化，润湿功能物相和掺杂物相，并发生聚结，以形成功能物相和掺杂剂在玻璃陶瓷基质中的分散体。同时，层230的铜电极粉由软化的玻璃料物相润湿，并烧结在一起以形成固体电极。层230对高K电介质228具有很强的结合，这是共灼烧所产生的。灼烧后的结构如图8E的正视图所示。
图8F是完成的电容器结构200的俯视图。在图8F中，示出箔210上的4个电容器240结构。但是，箔210上可以按照各种图案排列任意数量的电容器结构240。
在本说明书中所讨论的形成于箔上的电容中，术语“糊料”或“油墨”可以对应于电子材料工业中所用的传统术语，且一般是指厚膜组合物。通常，底漆糊料的金属组分与金属箔中的金属相匹配。例如，如果使用铜箔，则可以用铜糊料作为底漆。其他应用的示例可以是将银和镍箔与类似的金属底漆糊料配对。可以使用厚膜糊料来形成底漆和无源元件。
一般而言，厚膜糊料包括分散在溶解于增塑剂、分散剂和有机溶剂的混合物的聚合物中的陶瓷、玻璃、金属或其他固体的细分颗粒。用于铜箔的优选电容糊料具有能在氮气气氛中很好地燃烧掉的有机载体。这些载体通常含有非常少量的树脂，例如高分子量乙基纤维素，其中只需少量的树脂就可产生适合于丝网印刷的粘性。另外，在介电粉末混合物中掺入诸如硝酸钡粉末等氧化性组分有助于在氮气气氛中燃烧掉有机组分。固体与基本惰性的液体介质(“载体”)混合，然后分散在三辊碾磨机上，以形成适合于丝网印刷的糊料状组合物。任何基本惰性的液体都可以作为载体。例如，含有或不含增稠剂和/或稳定剂和/或其他普通添加剂的各种有机液体都可以作为载体使用。
高介电常数(高K)厚膜电容器介电糊料通常含有至少一种高K功能物相粉末和至少一种分散在由至少一种树脂和溶剂组成的载体体系中的玻璃粉末。载体体系被设计成进行丝网印刷以提供致密且空间限定明确的膜。高K功能物相粉末可以被描述成体积介电常数超过500的粉末，并且可以包括通式为ABO3的钙钛矿型铁电性组合物。这些组合物的实例包括BaTiO3；SrTiO3；PbTiO3；CaTiO3；PbZrO3；BaZrO3和SrZrO3或其混合物。通过用其他元素取代A和/或B位置，其他组合物也是可能的，例如Pb(Mg1/3Nb2/3)O3和Pb(Zn1/3Nb2/3)O3。适用的高K功能物相粉末是从Fuji Titanium获得的钛酸钡。上述组合物的掺杂和混合的金属类似物也是适用的。掺杂和混合主要是为了获得必要的最终用途特性规范，例如为使材料符合诸如“X7R”或“Z5U”标准等工业要求而必需的电容温度系数(TCC)而进行的。
糊料中的玻璃可以是，例如Ca-Al硼硅酸盐、Pb-Ba硼硅酸盐、Mg-Al硅酸盐、稀土硼酸盐、和其他类似的玻璃组合物。诸如锗酸铅(Pb5Ge3O11)等高K玻璃-陶瓷粉末是优选的。
用于形成电极层的糊料可以是基于铜、镍、银、含银贵金属组合物、或这些化合物的混合物的任一种的金属粉末。铜粉末组合物是优选的。
本说明书中所述的电容器结构可以是用多层电介质和电极制造的，以增大电容。
在上述示例中，电介质被描述成由丝网印刷厚膜糊料形成。但是其他方法，例如通过溶液涂布、在铜加工中浇铸或溅射而沉积也是可用的。或者，可以涂电介质然后进行光限定。另外，介电层被描述成通过丝网印刷而形成。但是其他方法，例如通过溅射，电镀或蒸镀电极金属而沉积在介电层表面上也是可用的。此外，可以使用光限定的糊料。
图9A-9B示出了制造平面电容器层压体的通用方法的侧视图。
图9A是制造平面电容器层压体320的第一阶段在正视方向的剖面图，该层压体如图9B中所示，其中提供了第一金属箔310。例如，可以用铜、铜基材料和其他金属制造箔310。优选的箔包括主要由铜组成的箔，例如反面处理的铜箔、双面处理的铜箔、和常用于多层印刷电路板工业中的其他铜箔。一些适用铜箔的实例是从Olin Brass(Somers Thin Strip)和JEC获得的铜箔。箔310的厚度可以在例如大约1-100微米的范围内，优选是3-75微米，最优选是12-36微米，这对应于大约1/3和1盎司之间的铜箔。
浆料或溶液可以被浇铸或涂布在箔310上、干燥并固化，从而形成第一介电层312，其结果是经过涂布的金属箔300。层压体的一个或多个介电层可以选自有机物、陶瓷、陶瓷填充的有机物、以及它们的混合物的层。如果糊料具有热塑性，则可以通过在例如350℃下进行烘焙而实现固化。如果糊料是热固性材料，则可以使用较高的固化温度。如果聚合物倾向于只是部分固化以形成聚合物的“B”阶段状态，则可以通过例如在120-200℃下进行干燥而实现固化。
用于形成介电层312的溶液可以包括，例如溶解在溶剂中的聚合物。糊料可以包括，例如具有高介电常数(“高K”)填料/陶瓷填料或功能物相的聚合物-溶剂溶液。适用于糊料或溶液的聚合物可以包括但并不限于，例如环氧或聚酰亚胺树脂。高K功能物相可以被定义为介电常数大于500的材料，且可以包括通式为ABO3的钙钛矿型化合物。适用的填料包括，例如晶状钛酸钡(BT)、钛酸钡锶(BST)、锆钛酸铅(PZT)、钛酸铅镧、锆钛酸铅镧(PLZT)、铌酸铅镁(PMN)、和钛酸钙铜。填料可以是粉末形式的。一种适用的高K填料物相是从Ferro Corporation，TamCeramics或Fuji Titanium获得的钛酸钡。
出于其他原因，介电常数低于500的功能物相也可能是适用的。这些材料可以包括钛、钽、铪和铌的氧化物。
如果电介质312是热塑性的，或者只是部分固化的，则可以在热量和压力下将两片经过涂布的金属箔300以图9A中箭头所示方向层压在一起，以形成附图9B中所示的层压结构320。
如果介电材料312是热固性的，则可以将粘性薄层涂到一个或两个介电层312上。商用热固性电介质包括从E.I.du Pont de Nemours and Company获得的聚酰亚胺级产品。
参见图9B，层压从层312形成单个电介质324。例如，制得的电介质324可以是一个薄层，它在层压之后大约为4-25微米。平面电容器层压体的一个实施方式是铜-电介质-铜层压体。可以用来形成金属-电介质-金属结构的嵌入式电容器的材料和方法包括Vantico授权给Motorola的Probelec 81 CFP和经过树脂涂布的箔产品，例如从Hitachi Chemical Company获得的MCF 6000E、从Mitsui Metal andSmelting Co.，Ltd.获得的MR-600、从Matsushita Electric Works，Ltd.获得的R-0880、和从Sumitomo Bakelite Co.，Ltd.获得的APL-4000。
形成电介质324的另一种方法可以是，在箔310上浇铸经过填充或未经填充的热塑性聚合物，并将未经涂布的第二箔直接层压至经过填充的热塑性聚合物。而又一种制造方法包括独立地形成介电层324作为单个膜，并使用热量和压力将其层压至第一箔310和第二箔310。再一种制造方法包括独立地形成介电层324作为单个膜，并在所述独立形成的介电层的两侧溅射金属晶种层，然后采用无电或电解电镀技术，在该晶种层上镀敷其他金属。适用的电容器层压体包括从E.I.du Pont deNemours and Company获得的InterraTM HK04系列、从E.I.du Pont de Nemours andCompany获得的InterraTM HK 11系列、Sanmina授权的BC-2000和BC-1000层压体、从Oak-Mitsui Technologies获得的FaradFlex系列、从Rohm and Haas ElectronicMaterials获得的InSiteTM嵌入式电容系列、从Gould Electronics获得的TCCTM、和从3M获得的C-Ply。
图10A-10B示出制备用于制造电源芯线器件的平面电容器层压体的通用方法的侧视图。
图10A示出了图9B的平面电容器层压体320的侧视图。在每个箔310上涂光刻胶(在图10A中未示出)。但是，只有一个光刻胶成像并显影，以使只蚀刻一个箔310。然后采用标准印刷线路板加工条件剥离所有剩余的光刻胶。一种适用的光刻胶的示例是从E.I.du Pont de Nemours and Company获得的Riston光刻胶。
图10B示出了制得的经过蚀刻的层压体340的侧视图，它示出了层压体的一侧具有通过蚀刻而清除的部分箔310，而其他箔310保持完整。
参见图11，包含形成于箔上的厚膜电容器240的箔210被层压至平面电容器层340。这种形成于箔上的电容器结构可以是反转的，且箔的元件面被层压至平面电容器层压体340的蚀刻侧，以形成如图11中所示的电源芯线结构子部分。或者，形成于箔上的电容器结构的箔侧可以被层压至平面电容器层压体的蚀刻侧。例如，可以用FR4环氧预浸料坯360，采用标准印刷线路板处理进行层压。在一个实施例中，可以使用环氧预浸料坯型106。适用的层压条件可以是，在抽空至28英寸汞柱的真空室中，以185℃，208磅/平方英寸(表压)处理1小时。硅橡胶压力垫和平滑的PTFE填充玻璃剥离片可以与箔210和310接触，以防止环氧树脂将层压片粘合在一起。介电预浸料坯和层压材料可以是任何种类的介电材料，例如标准环氧树脂、高Tg环氧树脂、聚酰亚胺、聚四氟乙烯、氰酸酯树脂、填充树脂体系、BT环氧树脂、和能提供绝缘的其他树脂和层压体。剥离片可以接触箔，以防止环氧树脂将电路层之间的层压片粘合在一起。制得的子部分400一侧被箔210密封，另一侧被箔310密封。
本领域技术人员能够理解，电源芯线的替代设计可以包括将所述单立电容器层元件侧层压至所述图案化的平面电容器层压体。这些方法需要不同的蚀刻图案化和通路形成，以连接合适的层。这些替代设计可以达到相同的设计要求。
可以对上述器件实施例(即面向下)使用另一种蚀刻图案来产生相似的电气功能。参见图12，在层压之后，将光刻胶涂到形成于箔上的电容器箔210和平面电容器箔310。光刻胶被成像、显影，并且蚀刻金属箔，并采用标准印刷线路板加工条件剥离光刻胶。蚀刻在箔210中形成沟道265，它切断第一电极230和箔210之间的电接触，从而从箔210形成第二电极270。还可以从箔210形成可用作信号电路的任何相关联的电路。蚀刻还在平面电容器箔310上形成电极280和相关联电路。
应当理解，电源芯线500可包括另外的层，或者可通过其他的层压顺序来形成，例如首先将图10中所示平面电容器层压体340的成像侧层压至其他印刷线路板层，在未成像的箔310上涂光刻胶，蚀刻箔，剥离光刻胶，然后将嵌入式单立电容器层层压至平面电容器层压体。
图13表示在将另外的层压体360和焊料掩模215添加到图12中示出的制品并且钻孔并电镀通孔295以产生电源芯线器件600的成品实施例之后在正视方向上的剖面图。包括平面电容器层压体340和嵌入式单立电容器240的电源芯线结构600可结合到多种封装中，称作“电源芯线封装”。电源芯线封装可以是印刷电路板、IC封装、模块、插板等。
本发明的电源芯线器件包括通过至少一个信号层互连的电源芯线结构。该器件可包括一个以上的信号层，其中这些信号层通过导电通路连接。
本发明中可采用垂直互连的例子(通路-填充、印刷、蚀刻、电镀凸块)，其中各个层是单独制造的，然后在一个步骤中层压。
本发明的器件可选自插板、印刷电路板、多芯片模块、区域阵列封装、封装上系统、封装内系统等等。

Claims (8)

1.一种包括电源芯线的器件，所述电源芯线包括：
含有至少一个嵌入式单立电容器的至少一个嵌入式单立电容器层，其中所述嵌入式单立电容器至少包括一个第一电极和一个第二电极，并且其中所述嵌入式单立电容器定位在所述电源芯线的外层上，而所述电容器的第一和第二两个电极定位在所述电源芯线的外层上，以使半导体器件的至少一个Vcc(电源)端子和至少一个Vss(接地)端子分别直接连接到至少一个第一和至少一个第二电极。
2.如权利要求1所述的器件，其特征在于，所述半导体器件是微处理器。
3.如权利要求1所述的器件，其特征在于，所述至少一个单立嵌入式电容器并联连接至至少一个平面电容器层压体，其中所述平面电容器层压体用作低电感通路以向所述嵌入式单立电容器提供电荷。
4.如权利要求1所述的器件，其特征在于，所述电源芯线互连到至少一个信号层。
5.一种制造器件的方法，包括：
提供至少一个具有图案化侧和未图案化侧的平面电容器；
提供至少一个箔结构，所述箔结构包含至少一个具有箔侧和元件侧的形成在箔上的单立电容器；以及
将所述形成在箔上的结构的所述箔侧层压至所述平面电容器结构的所述图案化侧，蚀刻所述形成在箔上的结构的所述箔侧并蚀刻所述平面电容器结构的未图案化侧，从而形成电源芯线；以及
形成至少一个信号层作为所述电源芯线的一部分。
6.如权利要求5所述的方法，其特征在于，所述信号层是通过将介电层涂到所述电源芯线的平面电容器表面上来形成的；
在所述介电层上形成包含一根或多根信号线的电路；以及
形成包含所述信号线的层间导电互连。
7.如权利要求6所述的方法，其特征在于，所述层间导电互连是导电通路。
8.如权利要求1到4中的任一项所述的器件，其特征在于，另外的无源元件连接至所述电源芯线并在所述电源芯线的外部。
CNA2006101373809A 2005-10-21 2006-10-20 电源芯线器件及其制造方法 Pending CN1953169A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US72927505P 2005-10-21 2005-10-21
US60/729,275 2005-10-21
US11/514,094 2006-08-31
US11/514,094 US7701052B2 (en) 2005-10-21 2006-08-31 Power core devices

Publications (1)

Publication Number Publication Date
CN1953169A true CN1953169A (zh) 2007-04-25

Family

ID=44821642

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101373809A Pending CN1953169A (zh) 2005-10-21 2006-10-20 电源芯线器件及其制造方法

Country Status (5)

Country Link
EP (1) EP1777745A3 (zh)
JP (1) JP2007116177A (zh)
KR (1) KR100816623B1 (zh)
CN (1) CN1953169A (zh)
TW (2) TW200723969A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834341A (zh) * 2020-06-17 2020-10-27 珠海越亚半导体股份有限公司 电容电感嵌埋结构及其制作方法和基板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0789792B2 (ja) * 1984-09-25 1995-10-04 武田薬品工業株式会社 ジオウ新品種に属する植物の栽培方法
US7841075B2 (en) * 2007-06-19 2010-11-30 E. I. Du Pont De Nemours And Company Methods for integration of thin-film capacitors into the build-up layers of a PWB
US8564967B2 (en) 2007-12-03 2013-10-22 Cda Processing Limited Liability Company Device and method for reducing impedance
US20110012809A1 (en) * 2008-04-03 2011-01-20 Gyou Jin Cho Rf printing rectifier using roll to roll printing method
CN102158063A (zh) * 2011-03-31 2011-08-17 浪潮电子信息产业股份有限公司 一种降低电压纹波的方法
US9349788B2 (en) * 2013-08-08 2016-05-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Thin film capacitors embedded in polymer dielectric
JP6155420B2 (ja) * 2014-08-08 2017-07-05 株式会社野田スクリーン 薄膜キャパシタシートの製造方法
JP6669513B2 (ja) * 2016-02-03 2020-03-18 富士ゼロックス株式会社 回路基板および回路基板の製造方法
CN209487321U (zh) * 2016-10-26 2019-10-11 株式会社村田制作所 电容器
WO2019167456A1 (ja) * 2018-02-28 2019-09-06 Tdk株式会社 薄膜キャパシタおよびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469324A (en) * 1994-10-07 1995-11-21 Storage Technology Corporation Integrated decoupling capacitive core for a printed circuit board and method of making same
JP2001223301A (ja) * 2000-02-08 2001-08-17 Hitachi Ltd 薄膜コンデンサが作り込まれた回路搭載用基板、電子回路装置、および、薄膜コンデンサ
US6446317B1 (en) * 2000-03-31 2002-09-10 Intel Corporation Hybrid capacitor and method of fabrication therefor
JP3796099B2 (ja) * 2000-05-12 2006-07-12 新光電気工業株式会社 半導体装置用インターポーザー、その製造方法および半導体装置
KR20030084355A (ko) * 2002-04-26 2003-11-01 엘지이노텍 주식회사 내장형 커패시터와 이를 포함하는 적층기판
US20040099999A1 (en) * 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
US7132743B2 (en) * 2003-12-23 2006-11-07 Intel Corporation Integrated circuit package substrate having a thin film capacitor structure
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
KR20050050077A (ko) * 2005-02-05 2005-05-27 이비덴 가부시키가이샤 다층프린트배선판

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834341A (zh) * 2020-06-17 2020-10-27 珠海越亚半导体股份有限公司 电容电感嵌埋结构及其制作方法和基板
CN111834341B (zh) * 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 电容电感嵌埋结构及其制作方法和基板
WO2021253572A1 (zh) * 2020-06-17 2021-12-23 珠海越亚半导体股份有限公司 电容电感嵌埋结构及其制作方法和基板

Also Published As

Publication number Publication date
EP1777745A3 (en) 2010-05-05
JP2007116177A (ja) 2007-05-10
EP1777745A2 (en) 2007-04-25
KR20070043667A (ko) 2007-04-25
KR100816623B1 (ko) 2008-03-24
TW200723969A (en) 2007-06-16
TW200841790A (en) 2008-10-16

Similar Documents

Publication Publication Date Title
US7701052B2 (en) Power core devices
CN1953169A (zh) 电源芯线器件及其制造方法
US8247703B2 (en) Method of making circuitized substrate with resistor including material with metal component and electrical assembly and information handling system utilizing said circuitized substrate
US7384856B2 (en) Method of making an internal capacitive substrate for use in a circuitized substrate and method of making said circuitized substrate
US7449381B2 (en) Method of making a capacitive substrate for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
US7613007B2 (en) Power core devices
US7429510B2 (en) Method of making a capacitive substrate using photoimageable dielectric for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
EP1408520A2 (en) Co-fired ceramic capacitor and method for forming ceramic capacitors for use in printed wiring boards
EP2068360A2 (en) Improved methods of mid-frequency decoupling and device providing an improved mid-frequency decoupling
EP1675449A1 (en) Devices comprising a power core and methods of making thereof
US7656644B2 (en) iTFC with optimized C(T)
US20120228014A1 (en) Circuitized substrate with internal thin film capacitor and method of making same
JP2006510233A (ja) 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法
JPH09237972A (ja) 多層配線基板
US8501575B2 (en) Method of forming multilayer capacitors in a printed circuit substrate
CN1815730A (zh) 电源芯器件及其制造方法
JP2004140385A (ja) 多層配線基板
CN1819184A (zh) 电源芯线器件及其制造方法
CN1797761A (zh) 电源芯线器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070425