CN209487321U - 电容器 - Google Patents
电容器 Download PDFInfo
- Publication number
- CN209487321U CN209487321U CN201790001276.9U CN201790001276U CN209487321U CN 209487321 U CN209487321 U CN 209487321U CN 201790001276 U CN201790001276 U CN 201790001276U CN 209487321 U CN209487321 U CN 209487321U
- Authority
- CN
- China
- Prior art keywords
- electrode
- capacitor
- electrodes
- wiring layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 203
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 230000005611 electricity Effects 0.000 claims description 22
- 238000003776 cleavage reaction Methods 0.000 claims description 16
- 230000007017 scission Effects 0.000 claims description 16
- 239000012212 insulator Substances 0.000 description 29
- 239000010408 film Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 238000010276 construction Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000017260 vegetative to reproductive phase transition of meristem Effects 0.000 description 5
- 239000004744 fabric Substances 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000003014 reinforcing effect Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910019351 (BaxSr1-x)TiO3 Inorganic materials 0.000 description 1
- PEPBFCOIJRULGJ-UHFFFAOYSA-N 3h-1,2,3-benzodioxazole Chemical compound C1=CC=C2NOOC2=C1 PEPBFCOIJRULGJ-UHFFFAOYSA-N 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- -1 polyparaphenylene Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型实现可靠性较高的薄膜的电容器。电容器(10)具备基底基板(20)、电容器层(30)、第一布线层(50)和第二布线层(60)。第一布线层(50)具备多个第一电极(51)和多个第二电极(52)。第二布线层(60)具备多个第三电极(61)和多个第四电极(62)。第一电极(51)、第二电极(52)、第三电极(61)和第四电极(62)为带状电极。多个第一电极(51)与多个第二电极(52)沿着第一方向延伸,沿与该第一方向正交的方向交替配置。多个第三电极(61)与多个第四电极(62)沿着与第一方向交叉的第二方向延伸,沿与该第二方向正交的方向交替配置。
Description
技术领域
本实用新型涉及具备对于基底基板使用薄膜形成工艺而形成了电极和电介质层的结构的电容器。
背景技术
在专利文献1中记载有使用了薄膜形成工艺的电容器。专利文献1的电容器具备半导体基板和电容器层。电容器层形成于半导体基板的表面,并由下部电极、电介质层和上部电极依次层叠而成。
电容器层的表面被无机绝缘层覆盖。朝外部连接的连接部形成于无机绝缘层的表面,利用形成于无机绝缘层的接触孔来连接上部电极和下部电极。
专利文献1:国际公开第2007/046173号公报
现在,不断推进电容器的进一步轻薄化。由上述以往的结构构成的电容器为了不使电容变化就实现轻薄化,一般通过基板的轻薄化来实现电容器的轻薄化。
然而,由于将基板轻薄化,导致基板的强度降低。因此,不容易确保针对坠落等冲击的充分的可靠性。
实用新型内容
因此,本实用新型的目的在于提供推进轻薄化,但可靠性也较高的电容器。
本实用新型的电容器具备:基底基板、电容器层、第一布线层和第二布线层。电容器层设置于基底基板,第一电容器电极与第二电容器电极配置为相互对置。以电容器层为基准,第一布线层形成于与基底基板侧相反侧。以第一布线层为基准,第二布线层形成于与电容器层侧相反侧。
第一布线层具备与第一电容器电极连接的多个第一电极和与第二电容器电极连接的多个第二电极。第二布线层具备与多个第一电极连接的多个第三电极和与多个第二电极连接的多个第四电极。多个第一电极、多个第二电极、多个第三电极和多个第四电极为分别具有规定宽度的带状电极。多个第一电极和多个第二电极沿着第一方向延伸,并且沿与该第一方向正交的方向排列配置。多个第三电极和多个第四电极沿着与第一方向交叉的第二方向延伸,并且沿与该第二方向正交的方向排列配置。
在本结构中,由多个第一电极和多个第二电极构成的第一布线层的多个带状电极与由多个第三电极和多个第四电极构成的第二布线层的多个带状电极交叉配置。由此,第一布线层和第二布线层作为针对基底基板的破裂(特别是沿纵向(与表面正交的方向)发展的破裂)的加强件而发挥功能。
另外,在本实用新型的电容器中,优选为如下结构。第一电极的宽度和第二电极的宽度大于相邻的第一电极与第二电极之间的距离。第三电极的宽度和第四电极的宽度大于相邻的第三电极与第四电极之间的距离。
在本结构中,被加强的面积变大,加强效果提高。
另外,在本实用新型的电容器中,优选为如下结构。第三电极的宽度和第四电极的宽度不恒定,相邻的第三电极与第四电极之间的距离恒定。
在本结构中,抑制被加强的面积变小这种情况,并且在第三电极和第四电极形成局部的面积较大的区域。将该区域使用于外部连接端子,由此外部连接端子的面积变大。
另外,在本实用新型的电容器中,优选为如下结构。多个第一电极中的至少一个第一电极,在多个部位与第一电容器电极连接,多个第二电极中的至少一个第二电极,在多个部位与第二电容器电极连接。
在本结构中,电容器层相对于外部连接端子并列地通过多条路来布线,布线的电阻变低。即,能够将电容器低ESR化。
另外,在本实用新型的电容器中,优选为如下结构。多个第三电极中的至少一个第三电极在多个部位与多个第一电极连接。多个第四电极中的至少一个第四电极在多个部位与多个第二电极连接。
在本结构中,布线的电阻进一步变低。即,能够将电容器低ESR化。
另外,在本实用新型的电容器具备:由单晶体构成的基底基板、电容器层和第一布线层。电容器层设置于基底基板,第一电容器电极与第二电容器电极相互对置配置。第一布线层形成于电容器层的与基底基板相反侧。
第一布线层具备与第一电容器电极连接的多个第一电极和与第二电容器电极连接的多个第二电极。多个第一电极和多个第二电极沿着第一方向延伸,在与该第一方向正交的方向上交替配置。第一方向与平行于单晶体的解理面的解理方向交叉。
在本结构中,由多个第一电极和多个第二电极构成的第一布线层的多个带状电极与解理方向交叉。由此,第一布线层作为针对沿着基底基板的解理方向的破裂的加强件而发挥功能。
另外,在本实用新型的电容器中,优选第一电极的宽度和第二电极的宽度大于相邻的第一电极与第二电极间的间隔。
在本结构中,被加强的面积变大,加强效果提高。
另外,在本实用新型的电容器中,优选第一电极的宽度和第二电极的宽度不恒定,相邻的第一电极与第二电极之间的距离恒定。
在本结构中,抑制被加强的面积变小的情况,并且在第一电极与第二电极形成局部面积较大的区域。将该区域使用于外部连接端子,由此外部连接端子的面积变大。
另外,在本实用新型的电容器中,优选多个第一电极中的至少一个第一电极在多个部位与第一电容器电极连接,多个第二电极中的至少一个第二电极在多个部位与第二电容器电极连接。
在本结构中,电容器层相对于外部连接端子并列地通过多条路来布线,布线的电阻变低。即,能够将电容器低ESR化。
另外,在本实用新型的电容器中,也可以是,在俯视时基底基板为矩形,第一方向与基底基板的连接的2个边交叉。
在本结构中,能对因从形成有多个电容器的母基板的状态将电容器单片化时产生的应力而产生的在形成有电容器层的区域的破裂有效地进行抑制。
根据本实用新型,能够实现可靠性较高且轻薄的电容器。
附图说明
图1是表示本实用新型的第一实施方式所涉及的电容器10的简要结构的分解立体图。
图2是表示本实用新型的第一实施方式所涉及的电容器10的简要结构的剖面结构图。
图3(A)是表示本实用新型的第一实施方式所涉及的电容器10的第二布线层60的电极图案的俯视图,图3(B)是表示本实用新型的第一实施方式所涉及的电容器10的第一布线层50的电极图案的俯视图。
图4(A)是表示本实用新型的第二实施方式所涉及的电容器10A的第二布线层60A的电极图案的俯视图,图4(B)是表示本实用新型的第二实施方式所涉及的电容器10A的第一布线层50A的电极图案的俯视图。
图5是表示本实用新型的第二实施方式所涉及的电容器10A的简要结构的剖面结构图。
图6是表示本实用新型的第三实施方式所涉及的电容器10B的简要结构的分解立体图。
图7是表示本实用新型的第三实施方式所涉及的电容器10B的第一布线层50的电极图案的俯视图。
具体实施方式
参照图对本实用新型的第一实施方式所涉及的电容器进行说明。图1 是表示本实用新型的第一实施方式所涉及的电容器10的简要结构的分解立体图。图2是表示本实用新型的第一实施方式所涉及的电容器10的简要结构的剖面结构图。图3(A)是表示本实用新型的第一实施方式所涉及的电容器10的第二布线层60的电极图案的俯视图。图3(B)是表示本实用新型的第一实施方式所涉及的电容器10的第一布线层50的电极图案的俯视图。此外,在图1中,省略后述的绝缘性抗蚀膜71、72的图示。在图2中,为了将本实施方式所涉及的电容器的特征图示得容易理解而示出简要结构,省略针对后述的第一电容器电极31、第二电容器电极32和电介质层33标注附图标记。在图3(A)中与第二布线层一同图示有外部端子电极,在图3(B)中与第一布线层一同图示有接触孔。
如图1、图2所示,电容器10具备:基底基板20、电容器层30、绝缘体层41、42、第一布线层50、第二布线层60、绝缘性抗蚀膜71、72、和外部端子电极81、82。电容器10是所谓的薄膜电容器,通过薄膜工艺在基底基板上形成电容器层、各布线层。
基底基板20是半导体基板或绝缘性基板。例如,基底基板20由Si 等半导体单结晶基板、或陶瓷基板、玻璃基板等绝缘体基板构成。但是,使基底基板20为半导体单结晶基板(单晶体的基板),由此基板的轻薄化变得容易。在俯视时,基底基板20为矩形。
电容器层30形成于基底基板20的表面。电容器层30具备多个第一电容器电极31、多个第二电容器电极32和多个电介质层33。第一电容器电极31和第二电容器电极32是Pt电极膜。电介质层33是BST((BaxSr 1-x)TiO3)膜。
更具体而言,电容器层30由如下结构构成。
对于基底基板20而言,形成有电容器层30的面是(100),进行连接的侧面中的一个例如是(110)。
在基底基板20的表面形成有作为紧贴层而发挥功能的电介质层33。在该紧贴层的表面依次形成有第一电容器电极31、电介质层33和第二电容器电极32。第一电容器电极31与第二电容器电极32隔着电介质层33 对置。在第二电容器电极32的表面还形成有电介质层33。以下,重复该层构造,由此沿层叠方向排列的多个第一电容器电极31与多个第二电容器电极32分别隔着电介质层33对置。
绝缘体层41由SiO2等无机绝缘性材料构成。绝缘体层41为覆盖基底基板20的表面侧的大致整个面的形状。此时,绝缘体层41覆盖电容器层30的表面和侧面。绝缘体层41作为耐湿性保护膜而发挥功能。由此,电容器层30被绝缘体层41和基底基板20覆盖整个面,从而被保护得免于湿度等外部环境的影响。
绝缘体层42由PBO(聚对苯撑苯并二噁唑)等有机绝缘性材料构成。绝缘体层42形成于绝缘体层41的表面(与抵接于基底基板20的面相反侧的面)。
第一布线层50具备多个第一电极51和多个第二电极52。第一布线层50由Ti/Cu/Ti的3层构造的电极构成。第一布线层50形成于绝缘体层 42的表面(与抵接于绝缘体层41的面相反侧的面)。此外,第一布线层 50的具体形状将后述。
如图1、图2、和图3(B)所示,多个第一电极51利用形成于绝缘体层41、42的多个接触孔501与第一电容器电极31连接。此时,优选至少一个第一电极51利用多个接触孔501与第一电容器电极31连接。
如图1、图2、和图3(B)所示,同样地,多个第二电极52利用多个接触孔502与第二电容器电极32连接。此时,优选至少一个第二电极 52利用多个接触孔502与第二电容器电极32连接。
通过这样的结构能够减少将第一电容器电极31和第二电容器电极32 布线于外部端子的电极路径的电阻,且能够减少电容器10的ESR(等效串联电阻)。
绝缘性抗蚀膜71覆盖绝缘体层42的表面和侧面、绝缘体层41的侧面、以及基底基板20的表面的局部。
第二布线层60具备多个第三电极61和多个第四电极62。第二布线层60由Ti/Cu/Ti的3层构造的电极构成。第一布线层50形成于绝缘性抗蚀膜71的表面(与抵接于绝缘体层42的面相反侧的面)。此外,第二布线层60的具体形状后述。
如图1、图2、和图3(A)所示,多个第三电极61利用形成于绝缘性抗蚀膜71的多个接触孔601与多个第一电极51连接。
如图1、图2、和图3(A)所示,同样地,多个第四电极62利用多个接触孔602与第二电极52连接。
通过这样的结构能够减少第一电极51与第三电极61之间和第二电极 52与第四电极62之间的电阻,且能够减少电容器10的ESR(等效串联电阻)。
绝缘性抗蚀膜72覆盖第二布线层60和绝缘性抗蚀膜71的表面。
各个外部端子电极81、82由Ni/Au的双层构造的电极构成。外部端子电极81形成于第三电极61的表面,该第三电极61利用形成于绝缘性抗蚀膜72的开口而暴露。外部端子电极82形成于第四电极62的表面,该第四电极62利用形成于绝缘性抗蚀膜72的开口而暴露。
如图3(A)所示,外部端子电极81、82分别为多个。俯视时外部端子电极81、82的面积大于俯视时接触孔501、502、601、602的面积。并且,外部端子电极81对应于第三电极61的宽度而以尽可能大的面积形成。同样地,外部端子电极82对应于第四电极62的宽度而以尽可能大的面积形成。由此,能够减少电容器10的ESR(等效串联电阻)。另外,通过分别配置多个外部端子电极81、82能够减少电容器的10的ESL(等效串联电感)。
这样,通过具备上述结构能够使电容器10轻薄并且实现低ESR和低 ESL。
此外,分别用Cu制成外部端子电极81、82,由此能够将上述结构的电容器内置于层叠热塑性树脂等而成的树脂基板。即,若用Cu系的电极材料构成各端子,则能够实现与设置于基板侧的Cu等的连接,从而能够构成内置用电容器。另外,薄膜电容器的外部端子较大,由此容易在内藏于基板之后激光加工与外部接触的接触孔。
接下来,对电容器10中的第一布线层50和第二布线层60的具体构造进行说明。
(第一布线层50)
如图1、图3(B)所示,第一布线层50具备多个第一电极51和多个第二电极52。
除接近电容器10的角部的第一电极51以外,多个第一电极51为沿着第一方向延伸的带状电极。除接近电容器10的角部的第二电极52以外,多个第二电极52为沿第一方向延伸的带状电极。第一方向设定为与表现为电容器10(基底基板20)的侧面的2个边(俯视时连接的2个边)不平行的角度。
在俯视电容器10时,多个第一电极51与多个第二电极52沿着与第一方向正交的方向交替排列。在相邻的第一电极51与第二电极52之间设置有空隙SP5。空隙SP5的宽度为恒定。第一电极51与第二电极52也可以不一定交替配置,沿着与第一方向正交的方向排列配置即可。
此外,带状电极是指较长地延伸的形状,且在与该延伸方向正交的宽度方向具有规定的长度(规定的宽度)的电极,与像线状电极那样宽度极短的电极不同。具体而言,由带状电极构成的第一电极51的电极宽度和第二电极52的电极宽度大于空隙SP5的宽度。
在本实施方式中俯视时,接近电容器10的角部的第一电极51和第二电极52为三角形,但该形状根据电容器10的俯视时形状的角部的形状适当设定即可。
通过这样的结构,在基底基板20的表面侧,且在与基底基板20的面积相同的面积的区域沿着与第一方向正交的方向配置沿第一方向延伸的带状电极。
并且,如图1、图3(B)所示,使空隙SP5的宽度相比于电极宽度大幅减小。由此,能够实现在与基底基板20的面积大致相同的面积形成有第一布线层50的电极的结构。
(第二布线层60)
如图1、图3(A)所示,第二布线层60具备多个第三电极61和多个第四电极62。
除接近电容器10的角部的第三电极61以外,多个第三电极61为沿着第二方向延伸的带状电极。除接近电容器10的角部的第四电极62以外,多个第四电极62为沿第二方向延伸的带状电极。第二方向设定为与表现为电容器10(基底基板20)的侧面的2个边(俯视时连接的2个边)不平行的角度。
在俯视电容器10时,多个第三电极61与多个第四电极62沿着与第二方向正交的方向交替排列。在相邻的第三电极61与第四电极62之间设置有空隙SP6。空隙SP6的宽度为恒定。由带状电极构成的第三电极61 的电极宽度和第四电极62的电极宽度大于空隙SP6的宽度。第三电极61 与第四电极62也可以不一定交替配置,沿着与第二方向正交的方向排列配置即可。
在本实施方式中俯视时,接近电容器10的角部的第三电极61和第四电极62为三角形,但该形状根据俯视电容器10时的形状的角部的形状适当设定即可。
通过这样的结构,在基底基板20的表面侧,且在与基底基板20的面积相同的面积的区域沿着与第二方向正交的方向配置有沿第二方向延伸的带状电极。
并且,如图1、图3(B)所示,使空隙SP6的宽度相比于电极宽度大幅减小。由此,能够实现在与基底基板20的面积大致相同的面积形成第二布线层60的电极的结构。
而且,第一方向与第二方向交叉,第一方向与第二方向间的交叉角优选为90°±45°左右。
通过这样的结构,在俯视电容器10(基底基板20)时,构成第一布线层50的多个第一电极51和多个第二电极52与构成第二布线层60的多个第三电极61和多个第四电极62交叉。即,多个带状电极与基底基板 20的容易产生破裂的面交叉配置。因此,构成第一布线层50的多个第一电极51和多个第二电极52与构成第二布线层60的多个第三电极61和多个第四电极62抑制基底基板20的裂缝发展,而作为针对破裂的加强部件发挥功能。
因此,能够抑制基底基板20的破裂。特别是,在电容器10轻薄化的情况下,像上述那样,会推进基底基板20的轻薄化,因此通过使用本申请的结构能够有效地抑制基底基板20的破裂。即,尽管较轻薄也能够实现抗弯强度较高的电容器10。
由此,能够实现可靠性较高的轻薄的电容器10。特别是,在本实施方式中,实现低ESR、低ESL的构造和可靠性较高的构造并非是通过独立部件实现的,而是都使用发挥作用的第一布线层50和第二布线层60的电极。因此,能够以较高可靠性、低ESR、低ESL而更有效地实现轻薄的电容器10。
另外,在电容器10中,对第一电极51、第二电极52、第三电极61 和第四电极62使用带状电极,由此能够利用金属的刚性、拉伸性,从而能够更有效地抑制基底基板20的破裂。另外,第一电极51、第二电极52、第三电极61和第四电极62为多个,由此加强效果增加。并且,以遍及俯视基底基板20时的大致整个面的形状配置第一电极51、第二电极52、第三电极61、和第四电极62,由此无论是基底基板20内的哪个位置,均可在整个面抑制破裂。
由这样的结构构成的电容器10使用薄膜形成工艺而通过如下所示的制造方法来制造。
(1)准备基底基板20。基底基板20为半导体基板或绝缘性基板。
(2)在基底基板20的表面形成电容器层30。电介质层33为BST膜,通过旋涂和烧制来形成。第一电容器电极31和第二电容器电极32为Pt 电极,通过溅射法来成膜。
(3)在基底基板20的表面侧形成绝缘体层41。绝缘体层41为SiO2等无机绝缘体,通过CVD法、溅射法来形成。
(4)在绝缘体层41的表面形成绝缘体层42。绝缘体层42为PBO 等有机绝缘体,通过涂覆和烧制来形成。
(5)在绝缘体层41、42形成用于接触孔501、502的开口。用于接触孔501、502的开口通过电感耦合型等离子体反应性蚀刻(ICP-RIE)等来形成。
(6)在绝缘体层42的表面形成第一电极51、第二电极52,在开口形成接触孔501、502。第一电极51、第二电极52和接触孔501、502为 Ti/Cu/Ti的电极膜,通过溅射法来成膜。更具体而言,第一电极51和第二电极52的电极宽度是通过对形成于绝缘体层42的表面的电极膜进行刻画图案处理来形成。
(7)在包含第一电极51、第二电极52的绝缘体层42的表面、绝缘体层42的侧面、绝缘体层41的侧面、以及基底基板20的表面的局部形成绝缘性抗蚀膜71。绝缘性抗蚀膜71为所谓的阻焊膜,通过涂覆和烧制来形成。
(8)在绝缘性抗蚀膜71形成用于接触孔601、602的开口。用于接触孔601、602的开口通过光刻法等来形成。
(9)在绝缘性抗蚀膜71的表面形成第三电极61和第四电极,在开口形成接触孔601、602。第三电极61、第四电极62和接触孔601、602 为Ti/Cu/Ti的电极膜,通过溅射法来成膜。更具体而言,第三电极61和第四电极62的电极宽度是通过对形成于绝缘性抗蚀膜71的表面的电极膜进行刻画图案处理来形成。
(10)在包含第三电极61、第四电极62的绝缘性抗蚀膜71的表面形成绝缘性抗蚀膜72。绝缘性抗蚀膜72为所谓的阻焊膜,通过涂覆和烧制来形成。
(11)在绝缘性抗蚀膜72形成用于外部端子电极81、82的开口。用于外部端子电极81、82的开口通过光刻法等来形成。
(12)在绝缘性抗蚀膜72的开口形成外部端子电极81、82。外部端子电极81、82为Ni/Au的电极膜,通过电镀法等成膜。
(13)通过到此为止的工序来在母基板上一并形成多个电容器。之后,从母基板的状态对多个电容器进行分割而进行单片化。这里,第一方向和第二方向与电容器10俯视时连接的2个边交叉,由此能对因单片化时在电容器产生的应力使形成有电容器层的区域不必要地破裂有效地进行抑制。特别是,形成多个基底基板的母基板为半导体单结晶,在将解理面利用于单片化的情况下特别有效。
通过使用这样的制造方法,能够以较高可靠性、低ESR、低ESL而容易并且可靠地制造轻薄的电容器10。
接下来,参照图对本实用新型的第二实施方式所涉及的电容器进行说明。图4(A)是表示本实用新型的第二实施方式所涉及的电容器10A的第二布线层60A的电极图案的俯视图。图4(B)是表示本实用新型的第二实施方式所涉及的电容器10A的第一布线层50A的电极图案的俯视图。图5是表示本实用新型的第二实施方式所涉及的电容器10A的简要结构的剖面结构图。在图4(A)中与第二布线层一同图示有外部端子电极,在图4(B)中,与第一布线层一同图示有接触孔。另外,在图4(A)、图4 (B)中,对一部分外部端子电极和接触孔省略标注附图标记。在图5中,省略针对后述的第一电容器电极31、第二电容器电极32和电介质层33 标注附图标记。
本实施方式所涉及的电容器10A在第一布线层50A、第二布线层60A 的构造上与第一实施方式所涉及的电容器10不同。另外,相对于第一实施方式所涉及的电容器10而言,电容器10A在具备加强用侧面电极54 这点上不同。电容器10A的其他结构与电容器10相同,省略相同的部位的说明。
(第一布线层50A)
如图4(B)所示,第一布线层50A具备多个第一电极51A、多个第二电极52A和加强电极53。多个第一电极51A、多个第二电极52A和加强电极53为带状电极。
多个第一电极51A、多个第二电极52A为大体沿着第一方向延伸的形状。多个第一电极51A、多个第二电极52A在与第一方向正交的方向交替配置,在相邻的第一电极51A与第二电极52A之间设置有空隙SP5A。
多个第一电极51A的基本构造与第一实施方式所涉及的多个第一电极51相同。多个第一电极51A为对应于延伸方向的位置而宽度发生变化的形状。
另外,一部分第一电极51A为在延伸方向的中途位置屈曲或弯曲的形状。例如,对于延伸方向的一端接近电容器10的角部的第一电极51A 而言,该端部对应于电容器10的角部的形状而屈曲。
多个第二电极52A的基本构造与第一实施方式所涉及的多个第二电极52相同。多个第二电极52A为对应于延伸方向的位置而宽度发生变化的形状。
另外,一部分第二电极52A为在延伸方向的中途位置屈曲或弯曲的形状。例如,对于延伸方向的一端接近电容器10的角部的第二电极52A 而言,该端部对应于电容器10的角部的形状而屈曲。
多个第一电极51A与多个接触孔501连接,多个第二电极52A与多个接触孔502连接。
空隙SP5A的宽度在任一位置均相同。换而言之,多个第一电极51A 的宽度的变化图案与多个第二电极52A的宽度的变化图案被设定为,使空隙SP5A的宽度始终相同。通过该结构,即便多个第一电极51A的宽度和多个第二电极52A的宽度因延伸方向不同而发生变化,也在第一布线层 50A的大致整个面形成电极。
加强电极53包围多个第一电极51和多个第二电极52的形成区域,在接近于电容器10的四个侧面的位置配置。
(第二布线层60A)
如图4(A)所示,第二布线层60A具备多个第三电极61A和多个第四电极62A。多个第三电极61A和多个第四电极62A为带状电极。
多个第三电极61A、多个第四电极62A为大体沿着第二方向延伸的形状。多个第三电极61A、多个第四电极62A在与第二方向正交的方向交替配置,在相邻的第三电极61A与第四电极62A之间设置有空隙SP6A。
多个第三电极61A的基本构造与第一实施方式所涉及的多个第三电极61相同。多个第三电极61A为对应延伸方向的位置而宽度发生变化的形状。
多个第四电极62A的基本构造与第一实施方式所涉及的多个第四电极62相同。多个第四电极62A为对应于延伸方向的位置而宽度发生变化的形状。
多个第三电极61A与多个接触孔601连接,多个第四电极62A与多个接触孔602连接。
空隙SP6A的宽度在任一位置均相同。换而言之,多个第三电极61A 的宽度的变化图案与多个第四电极62A的宽度的变化图案被设定为,使空隙SP6A的宽度始终相同。通过该结构,即便多个第三电极61A的宽度和多个第四电极62A的宽度因延伸方向不同而变化,也在第二布线层60A 的大致整个面形成电极。
使用本实施方式的结构也能够与第一实施方式同样地抑制基底基板 20的破裂。
并且,在本实施方式中,具备沿着基底基板20的四个侧面的周状的加强电极53,由此能够进一步抑制基底基板20的破裂。
外部端子电极81形成于多个第三电极61A中的大宽度的部位。外部端子电极82形成于多个第四电极62A中的大宽度的部位。通过使用该结构,在俯视时外部端子电极81、82为大致圆形或大致正多边形的情况下,能够增大外部端子电极81、82的面积。因此,能够进一步减少ESR。
加强用侧面电极54为覆盖绝缘体层41、42的四个侧面的形状。由此,能够进一步抑制基底基板20的破裂。并且,将第一布线层50A的加强电极53与加强用侧面电极54接合或一体化,由此能够进一步抑制基底基板 20的破裂。
接下来,参照图对第三实施方式所涉及的电容器进行说明。图6是表示本实用新型的第三实施方式所涉及的电容器10B的简要结构的分解立体图。图7是表示本实用新型的第三实施方式所涉及的电容器10B的第一布线层50的电极图案的俯视图。此外,在图6中,省略绝缘性抗蚀膜的图示。另外,在图7中,省略外部端子电极的图示和对一部分接触孔501、502标注附图标记。
如图6、图7所示,相对于第一实施方式所涉及的电容器10而言,本实施方式所涉及的电容器10B在基底基板20为半导体单结晶基板且省略第二布线层60这点上不同。电容器10B的其他结构与电容器10相同,省略相同的部位的说明。
基底基板20为Si等半导体单结晶基板。因此,基底基板20具有图7 的双点划线所示那样的解理面。解理面是在裂缝产生于半导体单结晶基板时该裂缝最容易恶化的面,且取决于半导体单结晶的结晶构造。因此,解理面是根据用于形成基底基板20的半导体单结晶的材质和结晶构造而固有的结构。以下,将与该解理面平行的方向作为解理方向。
如第一实施方式所示,第一布线层50的多个第一电极51和多个第二电极52为沿第一方向延伸的带状电极,第一方向与解理方向交叉。此时,优选第一方向与解理方向的交叉角为45°±30°左右,更优选为45°。
通过这样的结构,能够利用作为带状电极的多个第一电极51和多个第二电极52来抑制在半导体单结晶基板中特别容易产生的由解理面引起的破裂。即,能够有效地抑制基底基板20的破裂。
此外,在该构成中,如图6所示,在多个第一电极51形成多个外部端子电极81,在多个第二电极52形成多个外部端子电极82,由此电容器 10B能够与电容器10同样地实现低ESR、低ESL。
此外,在本实施方式的说明中,示出了省略第一实施方式所涉及的电容器10的第二布线层60而使用第一布线层50的形式,但也可以是省略第一布线层50而使用第二布线层60的形式。在该情况下,构成第二布线层60的多个第三电极61和多个第四电极62延伸的第二方向与解理方向交叉即可。
另外,也可以将第二实施方式所涉及的电容器10A的第一布线层50A 或第二布线层60A的结构应用于第三实施方式所涉及的电容器10B。
另外,在第一实施方式所涉及的电容器10中,在基底基板20为半导体单结晶基板的情况下,第一方向和第二方向双方与解理方向交叉即可。
另外,对于本实施方式的结构而言,示出了电容不可变的电容器,但也可以应用于电容可变的电容器。而且,本实施方式的结构也能够应用于电感元件、电阻元件等无源元件、二极管、晶体管等有源元件与电容器一同形成于基底基板而成的复合电子设备。
另外,在本实施方式的结构中,示出了在电容器层30中具备多个第一电容器电极31、电介质层33和第二电容器电极32的结构,但至少具备一对第一电容器电极31和第二电容器电极32、以及被它们夹着的电介质层33即可。但是,通过多层化能够增大电容。
另外,在本实施方式的结构中,使用了电容器层30的电介质层33的 BST烧结体,但也可以是其他的电介质材料。然而,BST烧结体的相对介电常数较高,能够减薄用于获得所希望的电容的电容器层30的厚度。即,能够进一步将电容器轻薄化,且非常有效。而且,在这样的更加轻薄化的情况下,本申请实用新型的结构更有效。
另外,本实施方式的结构示出的外部端子电极数、接触孔数等并不限定于此,对应所需的ESR、ESL的特性等而适当设定即可。另外,构成第一布线层的第一电极的数量和第二电极的数量、构成第二布线层的第三电极的数量和第四电极的数量,对应于所需的ESR、ESL的特性和针对破裂所需的强度等而适当设定即可。
另外,俯视电容器时的形状、即基底基板的形状并不限定于矩形,适当设定即可。
附图标记说明
10、10A、10B…电容器;20…基底基板;30…电容器层;31…第一电容器电极;32…第二电容器电极;33…电介质层;41、42…绝缘体层; 50、50A…第一布线层;51、51A…第一电极;52、52A…第二电极;53…加强电极;54…加强用侧面电极;60、60A…第二布线层;61、61A…第三电极;62、62A…第四电极;71、72…绝缘性抗蚀膜;81、82…外部端子电极;501、502、601、602…接触孔;SP5、SP5A、SP6、SP6A…空隙。
Claims (11)
1.一种电容器,其特征在于,具备:
基底基板;
电容器层,其设置于该基底基板,第一电容器电极与第二电容器电极相互对置配置;
第一布线层,其以所述电容器层为基准,形成于与所述基底基板侧相反侧;以及
第二布线层,其以所述第一布线层为基准,形成于与所述电容器层侧相反侧,
所述第一布线层具备与所述第一电容器电极连接的多个第一电极和与所述第二电容器电极连接的多个第二电极,
所述第二布线层具备与所述多个第一电极连接的多个第三电极和与所述多个第二电极连接的多个第四电极,
所述多个第一电极、所述多个第二电极、所述多个第三电极和所述多个第四电极为分别具有规定宽度的带状电极,
所述多个第一电极与所述多个第二电极沿着第一方向延伸,并且沿与该第一方向正交的方向排列配置,
所述多个第三电极与所述多个第四电极沿着与所述第一方向交叉的第二方向延伸,并且沿与该第二方向正交的方向排列配置。
2.根据权利要求1所述的电容器,其特征在于,
所述第一电极的宽度和所述第二电极的宽度大于相邻的所述第一电极与所述第二电极之间的距离,
所述第三电极的宽度和所述第四电极的宽度大于相邻的所述第三电极与所述第四电极之间的距离。
3.根据权利要求2所述的电容器,其特征在于,
所述第三电极的宽度和所述第四电极的宽度不恒定,
相邻的所述第三电极与所述第四电极之间的距离恒定。
4.根据权利要求1~3中的任一项所述的电容器,其特征在于,
所述多个第一电极中的至少一个第一电极在多个部位与所述第一电容器电极连接,
所述多个第二电极中的至少一个第二电极在多个部位与所述第二电容器电极连接。
5.根据权利要求1所述的电容器,其特征在于,
所述多个第三电极中的至少一个第三电极在多个部位与所述多个第一电极连接,
所述多个第四电极中的至少一个第四电极在多个部位与所述多个第二电极连接。
6.根据权利要求1所述的电容器,其特征在于,
在俯视时所述基底基板为矩形,
所述第一方向与所述基底基板的连接的2个边交叉。
7.一种电容器,其特征在于,具备:
基底基板,其由单晶体构成;
电容器层,其设置于基底基板,第一电容器电极与第二电容器电极相互对置配置;以及
第一布线层,其形成于所述电容器层的与所述基底基板相反侧,
所述第一布线层具备与所述第一电容器电极连接的多个第一电极和与所述第二电容器电极连接的多个第二电极,
所述多个第一电极与所述多个第二电极沿着第一方向延伸,并且沿与该第一方向正交的方向排列配置,
所述第一方向与平行于所述单晶体的解理面的解理方向交叉。
8.根据权利要求7所述的电容器,其特征在于,
所述第一电极的宽度和所述第二电极的宽度大于相邻的所述第一电极与所述第二电极间的间隔。
9.根据权利要求8所述的电容器,其特征在于,
所述第一电极的宽度和所述第二电极的宽度不恒定,
相邻的所述第一电极与所述第二电极之间的距离恒定。
10.根据权利要求9所述的电容器,其特征在于,
所述多个第一电极中的至少一个第一电极在多个部位与所述第一电容器电极连接,
所述多个第二电极中的至少一个第二电极在多个部位与所述第二电容器电极连接。
11.根据权利要求7所述的电容器,其特征在于,
在俯视时所述基底基板为矩形,
所述第一方向与所述基底基板的连接的2个边交叉。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016-209985 | 2016-10-26 | ||
JP2016209985 | 2016-10-26 | ||
PCT/JP2017/030480 WO2018079042A1 (ja) | 2016-10-26 | 2017-08-25 | キャパシタ |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209487321U true CN209487321U (zh) | 2019-10-11 |
Family
ID=62024634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201790001276.9U Active CN209487321U (zh) | 2016-10-26 | 2017-08-25 | 电容器 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6369665B1 (zh) |
KR (1) | KR102121745B1 (zh) |
CN (1) | CN209487321U (zh) |
WO (1) | WO2018079042A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019207988A (ja) * | 2018-05-30 | 2019-12-05 | Tdk株式会社 | 薄膜コンデンサ及び電子部品内蔵基板 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2692401B2 (ja) * | 1991-03-06 | 1997-12-17 | 富士通株式会社 | 薄膜コンデンサ |
US5978206A (en) * | 1997-09-30 | 1999-11-02 | Hewlett-Packard Company | Stacked-fringe integrated circuit capacitors |
WO2007046173A1 (ja) | 2005-10-18 | 2007-04-26 | Murata Manufacturing Co., Ltd. | 薄膜キャパシタ |
EP1777745A3 (en) * | 2005-10-21 | 2010-05-05 | E.I. Du Pont De Nemours And Company | Power core device including a capacitor and method of making thereof |
US8207569B2 (en) * | 2007-06-06 | 2012-06-26 | Qualcomm, Incorporated | Intertwined finger capacitors |
US8207592B2 (en) * | 2008-11-21 | 2012-06-26 | Xilinx, Inc. | Integrated capacitor with array of crosses |
JP2014216623A (ja) | 2013-04-30 | 2014-11-17 | 株式会社村田製作所 | 電子部品の製造方法及び電子部品 |
-
2017
- 2017-08-25 KR KR1020197005842A patent/KR102121745B1/ko active IP Right Grant
- 2017-08-25 CN CN201790001276.9U patent/CN209487321U/zh active Active
- 2017-08-25 WO PCT/JP2017/030480 patent/WO2018079042A1/ja active Application Filing
- 2017-08-25 JP JP2018524843A patent/JP6369665B1/ja active Active
Also Published As
Publication number | Publication date |
---|---|
KR20190029738A (ko) | 2019-03-20 |
KR102121745B1 (ko) | 2020-06-11 |
WO2018079042A1 (ja) | 2018-05-03 |
JP6369665B1 (ja) | 2018-08-08 |
JPWO2018079042A1 (ja) | 2018-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6547569B2 (ja) | 電子部品 | |
JP6489202B2 (ja) | キャパシタ | |
CN106257603A (zh) | 线圈部件 | |
CN105518811B (zh) | 电子部件以及共模扼流圈 | |
US10366832B2 (en) | Capacitor and electronic device having a plurality of surface electrodes electrically connected to each other by an intermediate electrode | |
US9646767B2 (en) | Ceramic electronic component and ceramic electronic apparatus including a split inner electrode | |
KR20100076972A (ko) | 전기 다층 구성요소 | |
US11094467B2 (en) | Multilayer ceramic capacitor and board having the same | |
KR20210021125A (ko) | 전자 부품 및 전자 부품 장치 | |
JP2018067562A (ja) | 積層セラミックコンデンサおよびその実装構造体 | |
KR20150029225A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 내장형 기판 | |
CN105895369A (zh) | 层叠电容器 | |
JP2018046228A (ja) | 電子部品 | |
US20150077905A1 (en) | Solid electrolytic capacitor | |
CN105895372A (zh) | 层叠电容器 | |
KR20150019732A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
CN209487321U (zh) | 电容器 | |
JP5120426B2 (ja) | 積層型貫通コンデンサ及び積層型貫通コンデンサの実装構造 | |
US10340088B2 (en) | Thin-film capacitor | |
CN208433948U (zh) | 带有静电放电保护功能的滤波器部件 | |
CN105869885A (zh) | 多层陶瓷电子组件及其制造方法 | |
KR101163646B1 (ko) | Led 모듈을 위한 어드레스 전극라인 및 제조방법 | |
WO2021020322A1 (ja) | トレンチキャパシタ | |
WO2018216528A1 (ja) | キャパシタ | |
KR101577961B1 (ko) | 압전 파이버 컴포지트 구조체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |