JP2692401B2 - 薄膜コンデンサ - Google Patents
薄膜コンデンサInfo
- Publication number
- JP2692401B2 JP2692401B2 JP3039747A JP3974791A JP2692401B2 JP 2692401 B2 JP2692401 B2 JP 2692401B2 JP 3039747 A JP3039747 A JP 3039747A JP 3974791 A JP3974791 A JP 3974791A JP 2692401 B2 JP2692401 B2 JP 2692401B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- lead
- wiring
- thin film
- film capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は薄膜コンデンサの構造，
特に半導体基板上に形成されるコンデンサの構造に関す
る。
特に半導体基板上に形成されるコンデンサの構造に関す
る。
【０００２】近年の半導体集積回路の精密化に伴い，半
導体基板上に精密な容量の薄膜コンデンサを形成する技
術が要請されている。しかし，素子が微細化されるにつ
れ，配線容量の効果が大きくなり，精密な容量の薄膜コ
ンデンサを製造することは困難となってきた。
導体基板上に精密な容量の薄膜コンデンサを形成する技
術が要請されている。しかし，素子が微細化されるにつ
れ，配線容量の効果が大きくなり，精密な容量の薄膜コ
ンデンサを製造することは困難となってきた。
【０００３】このため，容量に及ぼす配線の影響が小さ
い構造を有する薄膜コンデンサが必要とされている。
い構造を有する薄膜コンデンサが必要とされている。
【０００４】
【従来の技術】従来の薄膜コンデンサの製造技術を図４
を参照して説明する。図４は，従来例の平面図及び断面
図であり，薄膜コンデンサの構造及び配線パターンの位
置ずれを示している。なお，図４（ａ）は絶縁層６を取
り除いて描かれている。
を参照して説明する。図４は，従来例の平面図及び断面
図であり，薄膜コンデンサの構造及び配線パターンの位
置ずれを示している。なお，図４（ａ）は絶縁層６を取
り除いて描かれている。
【０００５】薄膜コンデンサは以下の工程により製造さ
れる。薄膜コンデンサを形成する第一の電極３は，シリ
コン基板１表面を熱酸化して形成される酸化膜からなる
絶縁膜２上にポリシリコンを堆積した後フォトエッチン
グにより形成される。
れる。薄膜コンデンサを形成する第一の電極３は，シリ
コン基板１表面を熱酸化して形成される酸化膜からなる
絶縁膜２上にポリシリコンを堆積した後フォトエッチン
グにより形成される。
【０００６】第二の電極５は，第一の電極３表面を酸化
して形成された誘電体層４上にポリシリコンを堆積した
のちフォトエッチングして形成される。次いで，絶縁層
６を塗布し，コンタクトホール８をフォトリソグラフィ
により設ける。
して形成された誘電体層４上にポリシリコンを堆積した
のちフォトエッチングして形成される。次いで，絶縁層
６を塗布し，コンタクトホール８をフォトリソグラフィ
により設ける。
【０００７】次いで，Ａｌを堆積した後，フォトリソグ
ラフィにより第一の電極３の引出し用配線７及び回路配
線12を形成して薄膜コンデンサは完成する。上記薄膜コ
ンデンサの製造工程において，引出し用配線７はフォト
リソグラフィの位置合わせ精度の限界から設計位置に正
確には形成されず，図４（ａ）中に引出し用配線７Ａと
して点線で示された位置にずれるのである。
ラフィにより第一の電極３の引出し用配線７及び回路配
線12を形成して薄膜コンデンサは完成する。上記薄膜コ
ンデンサの製造工程において，引出し用配線７はフォト
リソグラフィの位置合わせ精度の限界から設計位置に正
確には形成されず，図４（ａ）中に引出し用配線７Ａと
して点線で示された位置にずれるのである。
【０００８】この引出し用配線７の位置ずれにより，引
出し用配線７と第二の電極５とが重なる面積がずれ部分
10Ａだけ変動する結果，引出し用配線７と第二の電極５
との重複部分に起因する容量はずれ部分10Ａの面積に係
る容量分だけ変化する。
出し用配線７と第二の電極５とが重なる面積がずれ部分
10Ａだけ変動する結果，引出し用配線７と第二の電極５
との重複部分に起因する容量はずれ部分10Ａの面積に係
る容量分だけ変化する。
【０００９】従って，薄膜コンデンサの実質的な容量も
また変動することになる。
また変動することになる。
【００１０】
【発明が解決しようとする課題】上述のように，従来の
薄膜コンデンサの製造にあっては，フォトリソグラフィ
の精度の限界から引出し用配線の位置ずれを生ずるため
に，引出し用配線とその対極電極との重複面積が変動
し，容量が変化することから，精密な容量のコンデンサ
を製造することができないという問題があった。
薄膜コンデンサの製造にあっては，フォトリソグラフィ
の精度の限界から引出し用配線の位置ずれを生ずるため
に，引出し用配線とその対極電極との重複面積が変動
し，容量が変化することから，精密な容量のコンデンサ
を製造することができないという問題があった。
【００１１】本発明は，フォトリソグラフィにおいて引
出し用配線の位置ずれを生じても，容量変化が起きない
薄膜コンデンサを提供することにある。
出し用配線の位置ずれを生じても，容量変化が起きない
薄膜コンデンサを提供することにある。
【００１２】
【課題を解決するための手段】図１，図２は本発明の実
施例である。図１（ａ）は第一実施例の薄膜コンデンサ
の構造を示す平面図（絶縁層６を除去して描かれてい
る。），図１（ｂ）はその断面図である。図２（ａ）は
第二実施例の平面図であり，薄膜コンデンサの構造を示
している。
施例である。図１（ａ）は第一実施例の薄膜コンデンサ
の構造を示す平面図（絶縁層６を除去して描かれてい
る。），図１（ｂ）はその断面図である。図２（ａ）は
第二実施例の平面図であり，薄膜コンデンサの構造を示
している。
【００１３】上記課題を解決するための本発明の構成
は，図１及び図２を参照して，第一の構成は，基板上に
設けられ，上面及び側面が誘電体層４により被覆された
第一の電極３と，該第一の電極３を被覆する第二の電極
５と，該第二の電極５を覆う絶縁層６と，該絶縁層６，
該第二の電極５及び該誘電体層４を貫通して該第一の電
極３を表出するコンタクトホール８と，該絶縁層６上に
設けられ該コンタクトホール８を通して該第一の電極３
と接続する引出し用配線７とを有する薄膜コンデンサに
おいて，該引出し用配線７に接続され，該引出し用配線
７の引出し方向と反対方向に該第二の電極５の外側迄延
在する補償用配線１１を設けたことを特徴として構成
し，及び，第二の構成は，上記引出し用配線７及び上記
補償用配線１１を少なくとも２組設けたことを特徴とし
て構成する。
は，図１及び図２を参照して，第一の構成は，基板上に
設けられ，上面及び側面が誘電体層４により被覆された
第一の電極３と，該第一の電極３を被覆する第二の電極
５と，該第二の電極５を覆う絶縁層６と，該絶縁層６，
該第二の電極５及び該誘電体層４を貫通して該第一の電
極３を表出するコンタクトホール８と，該絶縁層６上に
設けられ該コンタクトホール８を通して該第一の電極３
と接続する引出し用配線７とを有する薄膜コンデンサに
おいて，該引出し用配線７に接続され，該引出し用配線
７の引出し方向と反対方向に該第二の電極５の外側迄延
在する補償用配線１１を設けたことを特徴として構成
し，及び，第二の構成は，上記引出し用配線７及び上記
補償用配線１１を少なくとも２組設けたことを特徴とし
て構成する。
【００１４】
【作用】本発明では，図１に示すように，補償用配線11
は，引出し用配線７と重なる第二の電極５上に，引出し
用配線７とは反対向きに配設される。また，引出し用配
線７と補償用配線11は，ともに第二の電極５上から辺を
越えてその外側にまで設けられている。
は，引出し用配線７と重なる第二の電極５上に，引出し
用配線７とは反対向きに配設される。また，引出し用配
線７と補償用配線11は，ともに第二の電極５上から辺を
越えてその外側にまで設けられている。
【００１５】さらに，引出し用配線７と補償用配線11と
はリソグラフィにより同時に形成されるから，位置ずれ
量は両配線７，11について常に同一となる。本発明の第
一の構成においては，両配線７，11の位置ずれ量が同一
であるから，引出し用配線７の位置ずれにより生ずる第
二の電極５と重なる面積の変動分（ずれ部分10Ａとして
示す。）は，補償用配線11の位置ずれにより生ずる第二
の電極５と重なる面積の変動部分（ずれ部分10Ｂとして
示す。）に略等しい。
はリソグラフィにより同時に形成されるから，位置ずれ
量は両配線７，11について常に同一となる。本発明の第
一の構成においては，両配線７，11の位置ずれ量が同一
であるから，引出し用配線７の位置ずれにより生ずる第
二の電極５と重なる面積の変動分（ずれ部分10Ａとして
示す。）は，補償用配線11の位置ずれにより生ずる第二
の電極５と重なる面積の変動部分（ずれ部分10Ｂとして
示す。）に略等しい。
【００１６】このため，配線の位置ずれがあっても各配
線の重複面積の変動が相補的に補償されるため，第二の
電極５と両配線７，11が重なる面積は，全体として変化
しないのである。
線の重複面積の変動が相補的に補償されるため，第二の
電極５と両配線７，11が重なる面積は，全体として変化
しないのである。
【００１７】従って，配線の位置ずれにより容量の変化
を生じないのであり，精密な容量の薄膜コンデンサの製
造が可能となるのである。本発明の第二の構成において
は，図２に示す様に，引出し用配線７，７Ｒと補償用配
線11，11Ｒの組が２以上設けられている。
を生じないのであり，精密な容量の薄膜コンデンサの製
造が可能となるのである。本発明の第二の構成において
は，図２に示す様に，引出し用配線７，７Ｒと補償用配
線11，11Ｒの組が２以上設けられている。
【００１８】従って，引出し用配線を２以上の方向に設
ける場合にも本発明を適用することができるのである。
本発明では，引出し用配線７，７Ｒが接続される第一の
電極３が第二の電極５の下にあって，引出し用配線７，
７Ｒが第二の電極と重なるために電極間容量以外の配線
容量を生ずる薄膜コンデンサに適用される。
ける場合にも本発明を適用することができるのである。
本発明では，引出し用配線７，７Ｒが接続される第一の
電極３が第二の電極５の下にあって，引出し用配線７，
７Ｒが第二の電極と重なるために電極間容量以外の配線
容量を生ずる薄膜コンデンサに適用される。
【００１９】なお，引出し用配線及び補償用配線が引き
出される第二の電極の２辺が平行であり，且つ上記両配
線と重なる辺長が等しいとき，本発明の効果は最も発揮
されることはいうまでもない。
出される第二の電極の２辺が平行であり，且つ上記両配
線と重なる辺長が等しいとき，本発明の効果は最も発揮
されることはいうまでもない。
【００２０】この場合に，補償用配線11，11Ｒの幅は，
それと重なる電極の辺長の合計が引出し用配線７と重な
る電極の辺長と等しければよく，従って２以上の補償用
配線11から成っていても，また電極の辺と上記両配線
７，11とが斜交していても差支えない。
それと重なる電極の辺長の合計が引出し用配線７と重な
る電極の辺長と等しければよく，従って２以上の補償用
配線11から成っていても，また電極の辺と上記両配線
７，11とが斜交していても差支えない。
【００２１】
【実施例】本発明を実施例により説明する。本発明の第
一実施例は，図１に示す，シリコン基板上に形成された
薄膜コンデンサである。
一実施例は，図１に示す，シリコン基板上に形成された
薄膜コンデンサである。
【００２２】（１００）シリコン基板１上に熱酸化膜か
らなる絶縁膜２を形成し，続いてＣＶＤにより例えば厚
さ５００ｎｍのポリシリコン膜を堆積した後，ポリシリ
コンを矩形にホトエッチングして第一の電極３を形成す
る。なお，ポリシリコンに代えて金属電極とすることも
できるのは当然である。
らなる絶縁膜２を形成し，続いてＣＶＤにより例えば厚
さ５００ｎｍのポリシリコン膜を堆積した後，ポリシリ
コンを矩形にホトエッチングして第一の電極３を形成す
る。なお，ポリシリコンに代えて金属電極とすることも
できるのは当然である。
【００２３】次いで，第一の電極３の表面に，ポリシリ
コンを酸化して，又は例えばＣＶＤにより厚さ４０ｎｍ
の酸化膜を形成して，誘電体層４とする。次いで，第二
の電極５を第一の電極３と同様にして形成する。第二の
電極５は，その位置がずれても第一の電極３と重なる面
積が変動しないようにするため，第一の電極３を覆って
形成される。
コンを酸化して，又は例えばＣＶＤにより厚さ４０ｎｍ
の酸化膜を形成して，誘電体層４とする。次いで，第二
の電極５を第一の電極３と同様にして形成する。第二の
電極５は，その位置がずれても第一の電極３と重なる面
積が変動しないようにするため，第一の電極３を覆って
形成される。
【００２４】次いで，例えば厚さ６００ｎｍの絶縁層６
を塗布したのち，フォトエッチングによりコンタクトホ
ール８，９を設ける。次いで，例えば厚さ１μｍのＡｌ
を堆積し，フォトエッチングにより補償用配線11と引出
し用配線７を直線状に形成する。これと同時に回路用配
線12をも形成する。
を塗布したのち，フォトエッチングによりコンタクトホ
ール８，９を設ける。次いで，例えば厚さ１μｍのＡｌ
を堆積し，フォトエッチングにより補償用配線11と引出
し用配線７を直線状に形成する。これと同時に回路用配
線12をも形成する。
【００２５】なお，補償用配線11は第二の電極５の辺を
越えて，その外側へ例えば２μｍの長さに形成される。
本実施例によれば，フォトマスクの僅かな変更により，
ブロセス条件をほぼそのままで本発明を実施することが
できる。
越えて，その外側へ例えば２μｍの長さに形成される。
本実施例によれば，フォトマスクの僅かな変更により，
ブロセス条件をほぼそのままで本発明を実施することが
できる。
【００２６】本発明の第二実施例は，図２に示すよう
に，引出し配線７,7Ｒが２以上の方向に設けられた薄膜
コンデンサに関する。引出し用配線７,7Ｒの形成前の工
程は，前述の第一実施例と同様である。
に，引出し配線７,7Ｒが２以上の方向に設けられた薄膜
コンデンサに関する。引出し用配線７,7Ｒの形成前の工
程は，前述の第一実施例と同様である。
【００２７】引出し用配線７,7Ｒは例えば互いに直角に
設けられ，引出し用配線７に対して補償用配線11が，引
出し用配線７Ｒに対して補償用配線11Ｒが設けられる。
本実施例によれば，配線の設計における自由度が大きく
なり，回路設計が容易になるという効果を奏する。
設けられ，引出し用配線７に対して補償用配線11が，引
出し用配線７Ｒに対して補償用配線11Ｒが設けられる。
本実施例によれば，配線の設計における自由度が大きく
なり，回路設計が容易になるという効果を奏する。
【００２８】
【００２９】
【００３０】
【００３１】なお，本発明の各実施例における補償用配
線11，11Ｒは，通常の回路配線の一部を以て代えること
ができるのは当然である。
線11，11Ｒは，通常の回路配線の一部を以て代えること
ができるのは当然である。
【００３２】
【発明の効果】以上説明したように，本発明によれば，
フォトリソグラフィにより形成される電極引出し用配線
の位置ずれが生じても，薄膜コンデンサの容量には影響
しないという効果を奏するから，精密な容量をもつ薄膜
コンデンサを製造することができ，集積回路の性能向上
に寄与するところが大きい。
フォトリソグラフィにより形成される電極引出し用配線
の位置ずれが生じても，薄膜コンデンサの容量には影響
しないという効果を奏するから，精密な容量をもつ薄膜
コンデンサを製造することができ，集積回路の性能向上
に寄与するところが大きい。
【図１】 本発明の第一実施例平面図及び断面図
【図２】 本発明の第二実施例平面図
【図３】 本発明の第三実施例平面図
【図４】 従来例の平面図及び断面図
１ 基板 ２ 絶縁膜 ３ 第一の電極 ４ 誘電体層 ５ 第二の電極 ６ 絶縁層 ７,7R 引出し用配線 ８，９ コンタクトホール 10A,10B ずれ部分 11,11A,11R 補償用配線 12,13 回路配線
Claims (2)
- 【請求項１】 基板上に設けられ，上面及び側面が誘電
体層により被覆された第一の電極と， 該第一の電極を被覆する第二の電極と， 該第二の電極を覆う絶縁層と， 該絶縁層，該第二の電極及び該誘電体層を貫通して該第
一の電極を表出するコンタクトホールと， 該絶縁層上に設けられ該コンタクトホールを通して該第
一の電極と接続する引出し用配線とを有する薄膜コンデ
ンサにおいて， 該引出し用配線に接続され，該引出し用配線の引出し方
向と反対方向に該第二の電極の外側迄延在する補償用配
線を設けたことを特徴とする薄膜コンデンサ。 - 【請求項２】上記引出し用配線及び上記補償用配線を少
なくとも２組設けたことを特徴とする請求項１記載の薄
膜コンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3039747A JP2692401B2 (ja) | 1991-03-06 | 1991-03-06 | 薄膜コンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3039747A JP2692401B2 (ja) | 1991-03-06 | 1991-03-06 | 薄膜コンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04277675A JPH04277675A (ja) | 1992-10-02 |
| JP2692401B2 true JP2692401B2 (ja) | 1997-12-17 |
Family
ID=12561557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3039747A Expired - Fee Related JP2692401B2 (ja) | 1991-03-06 | 1991-03-06 | 薄膜コンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692401B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6369665B1 (ja) * | 2016-10-26 | 2018-08-08 | 株式会社村田製作所 | キャパシタ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03248457A (ja) * | 1990-02-26 | 1991-11-06 | Nec Corp | 半導体装置 |
-
1991
- 1991-03-06 JP JP3039747A patent/JP2692401B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04277675A (ja) | 1992-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2874550B2 (ja) | 半導体集積回路装置 | |
| JP3116360B2 (ja) | 自己整合型コンタクトホールの形成方法及び半導体装置 | |
| JPH05299578A (ja) | 半導体装置およびその製法 | |
| KR20010039886A (ko) | 반도체 장치 | |
| KR100343049B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3109478B2 (ja) | 半導体装置 | |
| JP2692401B2 (ja) | 薄膜コンデンサ | |
| KR960016824B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US4194174A (en) | Method for fabricating ballasted finger electrode | |
| KR940003606B1 (ko) | 반도체장치 | |
| US4546368A (en) | Charge transfer device having a precisely controlled injection rate | |
| JPH05190767A (ja) | 半導体装置 | |
| JPH10340953A (ja) | 半導体装置 | |
| JPH05175428A (ja) | 集積回路装置 | |
| JP2745645B2 (ja) | 半導体記憶装置の製造方法 | |
| KR100253330B1 (ko) | 캐패시터 제조방법 | |
| JPH0555459A (ja) | 半導体集積回路装置とその製造方法 | |
| JPS6127907B2 (ja) | ||
| JPS6148779B2 (ja) | ||
| KR940005890B1 (ko) | 전계효과트랜지스터 및 그 제조방법 | |
| JPH11330232A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100499395B1 (ko) | 반도체 장치의 캐패시터 구조 및 그 제조방법 | |
| KR100328819B1 (ko) | 반도체장치의배선형성방법 | |
| KR950001756B1 (ko) | 반도체 소자의 다층배선 형성방법 | |
| JPH06216316A (ja) | キャパシタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970805 |
|
| LAPS | Cancellation because of no payment of annual fees |