TW200841790A - Power core devices and methods of making thereof - Google Patents

Power core devices and methods of making thereof Download PDF

Info

Publication number
TW200841790A
TW200841790A TW096112163A TW96112163A TW200841790A TW 200841790 A TW200841790 A TW 200841790A TW 096112163 A TW096112163 A TW 096112163A TW 96112163 A TW96112163 A TW 96112163A TW 200841790 A TW200841790 A TW 200841790A
Authority
TW
Taiwan
Prior art keywords
capacitor
printed circuit
circuit board
electrode
power
Prior art date
Application number
TW096112163A
Other languages
English (en)
Inventor
Daniel I Amey
William J Borland
Original Assignee
Du Pont
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/514,094 external-priority patent/US7701052B2/en
Application filed by Du Pont filed Critical Du Pont
Publication of TW200841790A publication Critical patent/TW200841790A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Description

200841790 九、發明說明： 【發明所屬之技術領域】 本技術領域係關於具有較低電感及較高電容功能兩者之 裝置’以及將該等裝置倂入動力核心封裝之方法，該等動 力核心封裝包括有機介電層板及印刷線路板。 【先前技術】 由於包括積體電路（ic)之半導體裝置以愈來愈高之頻率 及資料傳輸率以及較低之電壓操作，因此輸電線及接地線 (回線）中的雜訊之產生及對於供應充足電流以適應較快電 路切換之需要變為愈加重要之問題。為了向IC提供較低雜 汛及％疋動力，要求動力分配系統中之較低阻抗。在習知 電路中，藉由使用並聯互連之額外表面安裝電容器而減小 阻抗。較高操作頻率（較高1(：切換速度）意謂對1(：之電壓高 應時間應會較快。較低操作電壓要求容許電壓變化（漣波） 及雜5孔k彳于較小。舉例而言，在微處理器IC切換並開始一 操作時’其需要動力以支援切換電路。若電壓供應之回應 時間過慢，則微處理器將經歷將超過容許漣波電壓及雜訊 界限的電壓降落或.動力下降；1C將發生故障。另外，隨著 1C加電，較杈回應時間將導致動力突增。必須藉由電容器 之使用而將動力下降及突增控制於容許限度内，該等電容 器足夠接近IC以在適當回應時間内提供或吸收動力。 身又將用於阻抗減小及最小化動力下降或阻抑突增之電 :置放為盡可能接近IC以改良電路效·能。電容器置放之 白头"又汁將電容器安裝在叢集於1C周圍的印刷線路板 120014.doc 200841790 (PWB)之表面上。將較大值之電容器置放為接近電源，中 等值之電容器置放於1C與電源之間的位置，且較小值之電 容器置放為非常接近1C。設計電容器之此分佈以減小隨著 動力自電源向1C移動的電壓回應時間。 . 圖1為電容器之典型置放之示意圖。所展示的是一電 - 源、一IC及如上文所述用於阻抗減小及最小化動力下降及 阻抑犬增之電谷益4、6、8，其分別表示較高值、中等值 _ 及較小值電容器。 圖2為展示表面安裝技術（SM丁）電容器5〇及6〇以及IC裝置 40至PWB之基板中的電源平面及接地平面之連接之正視的 代表剖視圖。藉由焊接圓角44而將IC裝置4〇連接至焊盤 41。藉由電路線72及73而將焊盤41連接至通道9〇及1〇〇之 鍍通孔通道襯墊82。將通道9〇電連接至導體平面12〇且將 通道loo連接至導體平面122。將導體平面12〇及122中之一 者連接至電源之動力或電壓端且另一者連接至電源之接地 • 端或返回端。較小值之電容器5〇及60以其並聯地電連接至 1C裝置40之方式而類似地電連接至通道以及導體平面u❶ 及122。在置放於模組、内插物或封裝上之1C裝置的情況 • 中，較大及中間值之電容器可常駐於模組、内插物或封裝 所附著至之印刷線路母板上。 、 經常需要大量並聯互連之電容器以減小動力系統阻抗。 此要求導致增加之電路迴路電感的複雜電氣路徑選擇。此 又增加阻抗，約束電流，藉此減小表面安裝之電容器的有 盈效應。隨著頻率增加且操作電壓繼續降落，必須以較快 120014.doc 200841790 速率供應增加之動Λμ 動力此要求愈來愈低之電感及阻抗位 準。 已化費大里努力來最小化阻抗。頒予Howard等人之US 5，161，086提供—種用於最小化阻抗及”雜訊"之方法。 Howard等人揭示具有—置放於多層層壓板内之電容器層板 (平坦電容器)之電容性印刷電路板，其中大量諸如積體電 路之裝置經安裝或形成於板上且操作地與電容器層板(或 多個電容器層板)耦接以提供使用借入或共用電容之電容 性功能。然而，雷交哭罟 抑放之該方法並非針對高電容而提 供且未必改良電壓回應。改良之電壓回應要求將電容器置 放為較接近於IC。此外，簡單地將電Μ層板置放為較接 近於Κ：並非用以提供較高電容之令人滿意的技術解決方 法，因為可用總電容可能不充足。 頒予Chakravonyiu.s· 6,611419揭示用以嵌埋電容器 以減小切換雜訊之替代方法。可使積體電路晶粒之動力： 應端子祕至多層陶1基板中的至少—歲埋式電容器之各 別端子。 因此’本發明者希望提供設計及製造動力核心之方法， 該動力核心允許與改良之電壓回應結合之阻抗減小以適應 較高1C切換速度。本發明提供該裝置及製造該裝置之： 法0 【發明内容】 本發明針對一種包含一具有 心裝置，該動力核心包含至少 —外層之動力4亥心、之動力核 甘欠埋式單一化電容器，其 120014.doc 200841790 中該嵌埋式單一化電容器包含至少一第一嵌埋式單一化電 谷益電極及一第二嵌埋式單一化電容器電極且其中該嵌埋 式單一化電容器經定位於該動力核心之該外層上且其中該 第一嵌埋式單一化電容器電極及該第二嵌埋式單一化電容 器電極分別直接連接至一半導體裝置之至少一 vcc (電源） 端子及至；一 Vss (接地）端子，且其中該第一嵌埋式單一 化電^器電極及該第二敢埋式單—化電容器電極分別互連 至一嵌埋於一印刷線路主板内的外部平坦電容器之第一外 口P平坦电谷益電極及第二外部平坦電容器電極。 【實施方式】 在用於本文中時，，，箔上燃燒電容器，，指代藉由在高溫下 於孟屬上燃燒沈積之介電層以使介電質結晶並燒結從而 幵:成：介電常數層而形成的電容器。可在燃燒介電質以形 成電备杰之則或之後沈積頂部電極。嵌埋式單一化電容器 可猎由其他方法而形成且簡單地形成於箔上。通常，使用 燃:^處理且因此術語，，落上燃燒”用於[實施方式]中，但其 不欲為限制性的。 /、 在用於士 .. 甲可’術語”印刷線路板（PWB)核心”指代由 ,、 ^ 層狀結構形成之印刷線路板結構，該内層 PWB層狀結構包含可含有電路之至少-預浸體/金屬層。 核u通*用作經累積或順序地添加至核心之額外金屬/ 介電層之基底。 於本文中時，術語”高介電常數材料"或"高κ，薄膜 電谷裔介雷姑材，，> 材科彳曰代具有500以上之體介電常數且可包含 120014.doc 200841790 具有通式abo3之鈣鈦礦型鐵電體組合物的材料。該等組 合物之實例包括 BaTi〇3 ; BaSrTi〇3 ; pbTi〇3 ; pbTiZr〇3 ;
BaZr03 SrZr〇3及其混合物。其他組合物藉由替代元素向A 及/或B位置中之替代亦為可能的’諸如Pb(Mgl/3 Nb2/3)03 及Pb(Zn1/3Nb2/3)〇3及其混合物。以上組合物之混合金屬版 本亦為合適的。 在用於本文中時，術語”印刷線路板"、"pwB "或"印刷線 路板裝置”指代内插物、多晶片模組、面積陣列封裝、半 導體封裝、封裝上系統、封裝内系統及其類似物或如此使 用之裝置。 在用於本文中時，術語"印刷線路主板”指代較大印刷線 路板，如上文㈣義之印刷線路板—般置放於其上且互連 至其印刷線路主板包含至少一平坦電容器(亦即 平坦電容器。，其用作動力核心外部之平坦電容器且互連 至動力核心之喪埋式單一 绩敗：t 亚上兩 J八仏應動力。印刷 線路=板千坦電容器包含第一印刷線路主板平" 極及第二印刷線路主板 包 剔绩…C - 十-電^電極。主板、母板或印 刷線路主板在用於本文巾時包括板或卡。 2用於本文中時，術語，，半導體裝置，，包括微處理 理态、圖形處理器、記憶體控制器处 ASTr、Ρ弓陆X, 讯1 出控制器、 料列及執行類似功能之裝置。半導體裝人 少一 Vcc (電诉、姓；爲 、匕έ至 V电旅）¾子及至少一 Vss (接地）端子。 在用於本文中時，術語"動力核心，，包含至少一山、 一化雷定哭、#山 肷埋式單 。。、、中該動力核心具有外層。動力核心之外層 120014.doc -10- 200841790 指代動力核心之置放為最接 取极迎牛蛉體裝置之最外表面。 在用於本文中時，術★丑” 千坦電容器，，指代箔/介電質/箔 之層狀電容器結構，苴巾 /、中兩個强均為共同電極。 在用於本文中日车，，t留 夕加 令早一化電容器"指代形成於金屬箱上 之個別電容器。多個罝 ^ 夕個早一化電容器可能或可能 同電極。 卜令 /、 在用於本文中時，橋令五" 了術扣泊包含一般金屬層、電鍍金
屬、濺鍍金屬等等。 根據第一貫施例’揭示動力核心裝置之一設計，其中將 動力核心m的單_化電容器之電極並聯連接至動力 /之外且處於印刷線路主板中的平坦電容器之電極。 將動力核心結構中之單-化電容器設計為處於裝置之外 層上以使得諸如微處理器之半導體裝置之v“（電源㈣子 及Vss (接地）端子與單—化電容器之第-及第二電極對準 且可能直接連接至其。單一化電容器之第二電極可能為共 同的或可能為單獨的。將單一化電容器置放於外層上亦提 供較低電感之連接。 單一化電谷器之第一及第二電極又分別連接至嵌埋於印 刷線路主板中的外部平坦電容器之電源平面及接地平面。 將平坦電容器用作電源-接地平面且使電源-接地平面間隔 較薄以s大化電容密度從而提供對單一化電容器之快速充 電。母板相對於單一化電容器所常駐於之PWB而言相當大 以使付平坦電容器較大，因此具有向單一化電容器供應大 量動力之能力。 120014.doc 200841790 圖3展不至諸如Pentium斗⑧處理器封裝之bga總成的印 刷線路板之Vee (電源）及Vss (接地）連接的典型機械配置。 Vcc/Vss端子為動力核心之焦點區域。 圖4展不根據本實施例之動力核心裝置之相關部分的俯 視平面圖。圖4中概括單—化電容器之第—電極Μ及第二 電極270兩者。電極272與27〇藉由形成於下伏金屬箔中之 渠溝265分離且存在於動力核心裝置之表面上。第一電極 • 272經設計為直接連接至處理器封裝之Vcc (電源）端子。第 二電極270經設計為直接連接至處理ϋ封裝之VSS (接地）端 子且為共用的。藉由示於動力核心裝置之表面上之焊接罩 215來界定電極襯墊273及271的大小。 圖5至圖7分別&動力核心結構之頂部部分沿圖*之線& a、b-b及c-c的正視剖視圖表示。圖5為根據第一實施例之 動力核心裝置連同諸如微處理器之附著的半導體裝置在正 面跨越線a-a之部分剖視圖表示，該動力核心裝置與印刷 • 線路主板内之平坦電容器互連。半導體裝置20kVcc (電 源）端子連接至單-化電容器之第—電極272之焊接罩⑽) 界定之概墊273 (展示於圖4中），該等電極又藉由動力核心 -中之微通道24：!及印刷線路主板中之通道242而連接至印刷 、線路线内的平坦電容器34〇之電源平面娜。丨導體裝置 201之VsM接地）端子連接至單—化電容器之第二電極謂 之焊接罩（215)界定的襯塾271 (展示於圖*中），該等電極 又連接至印刷線路主板内的平坦電容器34〇之接地平面 280。圖6為根據第一實施例之動力核心裝置連同附著之半 120014.doc -12- 200841790 導體裝置在正面跨越線b-b之部分剖視圖表示，該動力核 心裝置與印刷線路主板内之平坦電容器互連。微處理器 201之Vcc (電源）端子連接至單一化電容器之第一電極η】 之焊接罩（215)界定的襯墊231 (展示於圖4中），該等電極 又藉由動力核心中之微通道241及印刷線路主板中之通道 242而連接至印刷線路主板内的平坦電容器❹之電源平面 285。圖7為根據第一實施例之動力核心裝置連同附著之微 處理器在正面跨越線c-c之部分剖視圖表示，該動力核心 裝置與印刷線路主板内之平坦電容器互連。半導體裝置 201之Vss (接地）端子連接至單一化電容器之共同第二電極 270之焊接罩（215)界定的襯墊271 (展示於圖4中），該電極 又藉由動力核心中之微通道241及印刷線路主板中之通道 242而連接至印刷線路主板内的平坦電容器34〇之接地平面 280 〇 以上動力核心允許含有單一化電容器之箔藉由各種材料 而形成。-般而言，可較佳地使用箱上燃燒技術以藉由使 用陶竟組合物而在箱上製造單一化陶:是電容器，該等㈣ 組合物在相對較高之溫度（通常，700。(：至14〇〇^下燃燒以 形成燒結陶党電容器。可由薄膜或厚膜方法形成該等：容 器。可使用標準印刷線路板疊層製程而將含有該等箱上燃 燒電容器之箱層壓至PWB核心以形成動力核心結構。 。。以上動力核心互連至嵌埋於印刷線路主板内之平坦電容 益。印刷線路主板一般而言顯著大於含有單一化電容哭之 PWB且因此平坦電容器可經製造為在面積上較大，藉:支 120014.doc -13- 200841790 援至單一化電容器之較多且改良之動力供應。 可使用各種材料而形成平坦電容器。該等材料可包括金 屬箔-介電質-金屬箔之層狀結構，其中介電質可包含有機 層、陶瓷填充之有機層或陶瓷層。亦可使用多個平坦電容 、 器層。可將該等介電質製造為（例如）4微米與25微米之間的 ^ 薄層以獲得改良之電容密度。平坦電容器一般將常駐於印 刷線路主板之上部及下部層中以對稱。合適平坦電容器層 板包括購自 E. I· du Pont de Nemours and Company 之 Interra™ HK 04系列、購自 Ε· I· du Pont de Nemours and Company之InterraTM HK 11系歹、購自Sanmina許可之層壓 機的 BC-2000及 BC-1000、購自 Oak-Mitsui Technologies FaradFlex 系歹’J、購自 Rohm and Haas Electronic Materials 之InSite™喪埋式電容器系列、購自Gould Electronic之 TCCTM及來自 3M之 C-Ply。 根據以上實施例，可將低阻抗及高電容功能兩者整合至 • 單一動力核心結構中，該結構允許高速1C以減小之電壓漣 波在較低電壓下操作。此外，印刷線路主板内之平坦電容 器（其向單一化電容器供應動力）可相對於含有單一化電容 . 器之PWB而言較大。此外，可消除與SMT裝置相關聯之焊 接點，藉此改良可靠性。 根據一般慣例，圖式之各種特徵未必按比例繪製。可擴 大或減小各種特徵之尺寸以更清楚地說明本發明之實施 例。 圖8A至圖8G說明製造箔上燃燒單一化電容器且將其層 120014.doc -14- 200841790 壓至PWB核心結構之方法。阁 *圖8D為泌上燃燒電容器之平面 圖。圖8G為單-化電容器在羯之钱刻之後的自剛下方 及内部觀察之平面圖。將得自圖3及圖4之線a-a、b-b及c-c 展示於圖8G之平面圖上以說明電容器布局。圖^至㈣ 說明-種方法，其中將介電質選擇性地 «金=上。動力核心之替代設計可包括由替代方= t成忒等單一化電容器。舉例而言，可將介電質沈積於全 • 彳至屬泊上且將頂部電極沈積於介電質上以形成一連串平 订板單化電谷器。該方法會要求不同顧刻圖案化及通道 形成方法以將半導體裝置之端子連接至各別電極。可以同 方式藉由通道使電極與母板中之各別平坦電容器平面連 接。諸如此之替代方法可達成相同設計要求。 以下描述箔上燃燒電容器之一特定實例來說明本發明之 一實施例。 囷8A為製造單一化電容器之第一階段之側面正視圖。在 泰圖8A中，^供金屬箔210。箔210可為一般可用於工業中之 六貝聖舉例而吕，箔210可為銅、銅-鎳鋼-銅、鎳鋼、鎳、 鍍鎳鋼或具有超過介電質之燃燒溫度的熔點之其他金屬。 車乂佺癌包括主要包含銅或鎳之箔。箔210之厚度可在（例如） 約1至100微米，較佳地3至75微米且最佳地12至36微米之 聋巳圍内’此對應於在約1/3 〇z與1 oz之間的銅箔。合適鋼 、名之貫例為可購自Oak-Mitsui之PLSP級1盎司之銅箔。合 適錄箱之實例為可購自Allfoils之鎳箔201。 在圖8B中’將電容器介電材料沈積至金屬箔21〇上，從 120014.doc -15- 200841790 而形成電容器介電層220。可（例如）藉由經由遮罩濺鍍合適 高介電常數材料從而界定介電區域來沈積電容器介電材 料。其他沈積方法包括藉由使用高介電常數材料之化學溶 液而塗覆箔之所要區域。其他方法可為適當的。 可將高介電常數（高K)材料描述為具有500以上之體介電 常數且可包含具有通式abo3之鈣鈦礦型鐵電體組合物的 材料。該等組合物之實例包括（但不限於）BaTi03 ; SrTi03 ; PbTi03 ; PbTiZr03 ; BaZr03 SrZr03及其混合物。 其他組合物藉由替代元素向A及/或B位置中之替代亦為可 能的’諸如 Pb(Mgi/3 Nb2/3)〇3 及 Pb(Zni/3 Nb2/3)〇3及其混合 物。合適高K材料為鈦酸鋇（BaTi03)。以上組合物之摻雜 及混合金屬版本亦為合適的。進行摻雜及混合主要係為了 達成諸如必要電容溫度係數（TCC)之必要最終用途性能規 格以使材料滿足諸如nX7R”或”Z5U’’標準之工業定義。 接著使電容器介電層220燃燒。燃燒溫度可在700°C至 1400°C之範圍内。燃燒溫度視下伏金屬箔之熔點及介電質 中所要的微結構形成而定。舉例而言，銅之合適燃燒溫度 上限近似為1050°C ，但對於鎳而言，該溫度可高達 1400°C，此係歸因於其熔點。在燃燒期間，介電質在 500°C至700°C之溫度範圍内結晶且進一步加熱使介電質密 化並促進晶粒生長。在氧足夠少之保護或還原氣氛下進行 燃燒來提供對金屬箔之氧化保護。所選之確切氣氛將視溫 度及下伏金屬箔而定。如？.0.11丨〇11&1(18〇11及】.11上.16€£63 在J· Iron Steel Inst。160，261 (1948)之公開案中所揭示， 120014.doc -16- 200841790 該等保護氣氛可在熱力學上得自作為溫度計算或溫度圖之 函數的氡化物之標準生成自由能。舉例而t，使用銅作為 下伏金屬，在7GG°C、如代及1㈣。c燃燒將分別需要近 似小於 4 X 1 〇]1、3 7 γ ί rr8 » ί /： , Λ ^ · X 10及1·ό χ 1〇之氧分壓的氣 氣來保瘦銅免受氧化。
在圖8C中，在介電層22G上形成電極23()。可藉由（例如〕 濺鍍而形成電極230，但其他方法為可能的。一般而言， 介電層220之表面積應大於電極23〇之表面積。通常在已燃 燒介電質之後沈積電極230。然而，在一些情況中，其可 先於介電質之燃燒而經沈積。 圖8D為圖8C之物品的平面圖。在圖⑽中，說明荡^上 之四個介電層220及四個電極23〇。然而，在與半導體裝置 之電源及接地端子一致之各種圖案中，可在箔21〇上配置 任何數目之介電層220及電極230。 可反轉治上電容器結構且可將含有介電層22〇及電極層 230的箔之組件面層壓至包含預浸體36〇及金屬箔31〇之 PWB核心以形成圖8E所示之動力核心結構。可（例如）在標 準印刷線路板處理中使用FR4環氧樹脂預浸體而執行層 壓。在一實施例中，可使用類型1〇6之環氧樹脂預浸體。 合適層壓條件可為在經抽空為28英吋汞柱之真空腔室中在 208 psig、185 C下歷時1小時。可使聚矽氧橡膠壓墊及平 滑PTFE填充之玻璃脫模片與箔21〇及31〇接觸以防止環氧 樹脂與層壓板膠黏在一起。介電預浸體及層板材料可為任 何類型之介電材料，諸如標準環氧樹脂、高Tg環氧樹脂、 1200J4.doc 17 200841790 聚醯亞胺、聚四氟乙烯、氰酸醋樹脂、填充樹脂系統、bt 環氧樹脂以及提供電絕緣之其他樹脂及層板。脫模片可斑 羯接觸以防止環氧㈣與層壓板在電路層之間膠黏在一 起:藉由-側之㈣0及另—側之箱別而囊封所得結構。 參看圖8F，在層壓之德， 曰 < 俊向洎210及310(如圖8E所示）塗
覆光阻劑。使用標準£卩刷線路板處耗件而使光阻劑成 像、顯影絲刻金屬n，並且剝離光阻劑。㈣在落21〇 中產生渠溝265 ’其破壞第一電極23〇與羯2ι〇之間的電接 觸從而自箔210產生兩個表面電極27〇及272。此時亦鑽鑿 並電鑛微通道241。亦自落21〇產生可用作信號或動力分配 電路之任何相關聯之電路。钱刻亦自箱31❶產生概墊27^ 任何相關聯之電路。 囷8G為單-化電容器在箱之钱刻之後的平面圖。圖 係自圖8F之PWB的下方及内部觀察的。將得自心及圖斗之 線a-a、b-b及〇c展示於平面圖上卩說日月介電層22〇與電極 270及272以及微通道241相對於微處理器端子之布局。 圖9表示動力核心5000之最終實施例在已將焊接罩^^添 加至圖8F所示之物品以形成光罩界定之襯墊η及π之後 的正視剖視圖。 動力核心結構5000可互連至至少一信號層。因此，動力 核心結構亦可在其表面上且有盘丰墓 八私w丄_ ,兴千¥體裝置信號端子對準 之信號連接襯墊。 應瞭解，動力核心5000可包括額外層及電路且可以諸如 層壓與累積法之結合的其他序列而形成。 120014.doc -18- 200841790 力：發明之動力核心裝置包含經由至少-信號層互連之動 力核心結構。裝置可包含一個以上信號 由傳導通道而連接。 甲七唬層經 本發明可利用垂莨互遠 > 每y ^ „ ^ 連之貫例（通道填充、印刷、蝕 刻、電鍍凸塊），直中声妳猸 蝕 經層壓。 立地建置且接著在-步驟中 【圖式簡單說明】
之===::減小動力下降— 圖2為具有用於阻抗減小及減小動力下降或阻抑突辦 習知先前技術表面安裝（SMT)之電容器的印刷線路㈣ 之正視剖視圖表示 圖3展示諸如Pentiu_ 4處理器封裝之bga總成之布局 勺Vcc (動力）及vss (接地）連接之典型配置。 圖4為根據第-實施例之動力核心裝置之一部分的平面 圖，第一貫施例展示單一化電容器之電極概塾如何與圖3 所示之布局對準。 圖5為根據第一實施例之動力核心裝置之一部分在正面 跨越圖4之線a-a之剖視圖表示，丨中外層上之電容器之電 極已並如連接至印刷線路主板内的平坦電容器層板之電 極0 圖6為根據第一實施例之動力核心裝置之一部分在正面 跨越圖4之線b-b之剖視圖表示，其中外層上之電容器之電 極已並聯連接至印刷線路主板内的平坦電容器層板之電 I20014.doc -19- 200841790 極0 二為根據第一實施例之動力核心裳置之一部分在正面 跨越圖4之線c_c之剖視圖表示’ #中外層上之電容器之電 極已並聯連接至印刷線路主* 王I刷深路王板内的平坦電容器層板之電 極0 圖8A至圖8G說明製造單—化薄膜笛上燃燒電容器且將 其層壓至PWB核心之方法，其中單一化電容器處於pwB之 外部金屬層上。 圖9為根據圖8至圖8G之方法的製成動力核心結構之正視 剖視圖表示，其中單一化電容器處於動力核心裝置之外部 金屬層上且已藉由微通道而互連至動力核心裝置之底表面 上之襯墊。 【主要元件符7虎說明】 4 電容器 6 電容器 8 電容器 40 1C裝置 41 焊盤 44 焊接圓角 50 電容器 60 電容器 72 電路線 73 電路線 82 鑛通孔通道襯塾 120014.doc • 20- 200841790
90 通道 100 通道 120 導體平面 122 導體平面 201 半導體裝置/微處理器 210 金屬箔 215 焊接罩 220 電容器介電層 230 電極/電極層 241 微通道 242 通道 265 渠溝 270 第二電極/表面電極 271 電極襯墊 272 第一電極/表面電極 273 電極襯墊 275 襯墊 28 0 接地平面 285 電源平面 310 金屬箔 340 平坦電容器 360 預浸體 5000 動力核心/動力核心結構 a-a 線 1200I4.doc -21 - 200841790
b-b 線 c-c 線 Vcc 電源 Vss 接地 120014.doc -22-

Claims (1)

  1. 200841790 申請專利範圍： 1· 一種包含一具有一外層之動力 胃力核心之印刷線路板裝置， 该動力核心、包含至少一嵌埋式 ^ ^ ^ ^ 1 2 3 4谷态，其中該嵌 埋式早一化電容器包含至少一 電極及-第二❸里式單—化丄：;式早—化電容器 。。几— 化電今益電極且其中該嵌埋式 :一電谷器經定位於該動力核心之該外層上且其中該 弟一喪埋式單一化電容器電極及該第二嵌埋式單一化電 容器電極分別直接連接至一半導體裝置之至少一 源）端子及至少一 Vss (接 : ::1器電極及該第二歲埋式單一化電容器電極分 埋於-印刷線路主板内的外部平坦電容器 -弟-外部平坦電容器電極及一第二外部平拍_ 印刷線路主板用以向該嵌埋式單-化電容 2.如吻求項1之印刷線路板裝置，其中該 微處理器。 丁 ♦饈雀置為一 如明求項1之印刷線路板 至少—信號層。 极我直，、中=亥動力核心互連至 120014.doc 1 之印刷線路板裝置’其中信號層藉由钱刻電 2 5如I:稭由將額外金屬層倂入該動力核心而形成。 3 J · 如明求項4之士 道。 / ，其中層之間的該互連為一傳導通 4 6.如請求項1 動組件連接、任一項之印刷線路板裝置，其中額外被 至该動力核心且處於其外部。 200841790 7. —種用於製造一印刷線路板裝置之方法，其包含： 提供至少一箔結構，其包含具有一箔側及一組件側之 至少一箔上燃燒單一化電容器；及 將該免結構之該組件側層壓至一印刷線路板核心， 蝕刻該箔結構之該箔側；及 形成微通道及襯墊以允許該等單一化電容器至一母板 中之一平坦電容器的連接。
    120014.doc
TW096112163A 2005-10-21 2007-04-04 Power core devices and methods of making thereof TW200841790A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US72927505P 2005-10-21 2005-10-21
US11/514,094 US7701052B2 (en) 2005-10-21 2006-08-31 Power core devices

Publications (1)

Publication Number Publication Date
TW200841790A true TW200841790A (en) 2008-10-16

Family

ID=44821642

Family Applications (2)

Application Number Title Priority Date Filing Date
TW095138570A TW200723969A (en) 2005-10-21 2006-10-19 Power core devices and methods of making thereof
TW096112163A TW200841790A (en) 2005-10-21 2007-04-04 Power core devices and methods of making thereof

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW095138570A TW200723969A (en) 2005-10-21 2006-10-19 Power core devices and methods of making thereof

Country Status (5)

Country Link
EP (1) EP1777745A3 (zh)
JP (1) JP2007116177A (zh)
KR (1) KR100816623B1 (zh)
CN (1) CN1953169A (zh)
TW (2) TW200723969A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0789792B2 (ja) * 1984-09-25 1995-10-04 武田薬品工業株式会社 ジオウ新品種に属する植物の栽培方法
US7841075B2 (en) * 2007-06-19 2010-11-30 E. I. Du Pont De Nemours And Company Methods for integration of thin-film capacitors into the build-up layers of a PWB
US8564967B2 (en) * 2007-12-03 2013-10-22 Cda Processing Limited Liability Company Device and method for reducing impedance
US20110012809A1 (en) * 2008-04-03 2011-01-20 Gyou Jin Cho Rf printing rectifier using roll to roll printing method
CN102158063A (zh) * 2011-03-31 2011-08-17 浪潮电子信息产业股份有限公司 一种降低电压纹波的方法
US9349788B2 (en) * 2013-08-08 2016-05-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Thin film capacitors embedded in polymer dielectric
JP6155420B2 (ja) * 2014-08-08 2017-07-05 株式会社野田スクリーン 薄膜キャパシタシートの製造方法
JP6669513B2 (ja) * 2016-02-03 2020-03-18 富士ゼロックス株式会社 回路基板および回路基板の製造方法
CN209487321U (zh) * 2016-10-26 2019-10-11 株式会社村田制作所 电容器
JPWO2019167456A1 (ja) * 2018-02-28 2021-02-25 Tdk株式会社 薄膜キャパシタおよびその製造方法
CN111834341B (zh) * 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 电容电感嵌埋结构及其制作方法和基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469324A (en) * 1994-10-07 1995-11-21 Storage Technology Corporation Integrated decoupling capacitive core for a printed circuit board and method of making same
JP2001223301A (ja) * 2000-02-08 2001-08-17 Hitachi Ltd 薄膜コンデンサが作り込まれた回路搭載用基板、電子回路装置、および、薄膜コンデンサ
US6446317B1 (en) * 2000-03-31 2002-09-10 Intel Corporation Hybrid capacitor and method of fabrication therefor
JP3796099B2 (ja) * 2000-05-12 2006-07-12 新光電気工業株式会社 半導体装置用インターポーザー、その製造方法および半導体装置
KR20030084355A (ko) * 2002-04-26 2003-11-01 엘지이노텍 주식회사 내장형 커패시터와 이를 포함하는 적층기판
US20040099999A1 (en) * 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
US7132743B2 (en) * 2003-12-23 2006-11-07 Intel Corporation Integrated circuit package substrate having a thin film capacitor structure
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
KR20050050077A (ko) * 2005-02-05 2005-05-27 이비덴 가부시키가이샤 다층프린트배선판

Also Published As

Publication number Publication date
EP1777745A2 (en) 2007-04-25
EP1777745A3 (en) 2010-05-05
JP2007116177A (ja) 2007-05-10
CN1953169A (zh) 2007-04-25
KR20070043667A (ko) 2007-04-25
KR100816623B1 (ko) 2008-03-24
TW200723969A (en) 2007-06-16

Similar Documents

Publication Publication Date Title
TW200841790A (en) Power core devices and methods of making thereof
KR101042464B1 (ko) 전력 코어 장치 및 그 제조 방법
TWI316836B (en) Power core devices and methods of making thereof
US7029962B2 (en) Methods for forming a high performance capacitor
KR101076061B1 (ko) 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법
TWI418267B (zh) 將薄膜電容器整合至印刷線路板之堆積層的方法
US6200400B1 (en) Method for making high k dielectric material with low k dielectric sheathed signal vias
TWI314028B (en) Method of forming passive devices and passive apparatus
KR101409559B1 (ko) 개선된 중간 주파수 디커플링 방법
US20040209398A1 (en) Semiconductor package, method of manufacturing the same, and semiconductor device
TW200822302A (en) Package substrate having embedded capacitor
JP2006179923A (ja) 電力コアデバイス、およびその作製の方法
US7902662B2 (en) Power core devices and methods of making thereof
US7656644B2 (en) iTFC with optimized C(T)
WO2005067359A1 (ja) セラミック多層基板
US7456459B2 (en) Design of low inductance embedded capacitor layer connections
US20120228014A1 (en) Circuitized substrate with internal thin film capacitor and method of making same
JPH1126943A (ja) 多層配線基板およびその製造方法
US7053481B2 (en) High capacitance package substrate
TWI231020B (en) Substrate with embedded passive components and method for fabricating the same
JPS6221299A (ja) 多層配線基板及びその製造方法