JPWO2019167456A1 - 薄膜キャパシタおよびその製造方法 - Google Patents

Abstract

薄膜キャパシタ１０においては、下部電極２２の上面２２ａと下部絶縁層３０の上面３０ａとが同一面を構成している。そのため、誘電体膜２１の下面２１ｂは、誘電体膜２１全体に亘って平坦な面になっている。換言すると、誘電体膜２１の下面２１ｂには、応力集中が生じ得る段差が形成されていない。そのため、薄膜キャパシタ１０では、誘電体膜２１における応力集中の抑制が図られている。そのため、薄膜キャパシタ１０においては、上記応力集中に起因する割れや欠け等が抑制されており、信頼性向上が実現されている。

Description

本開示は、薄膜キャパシタおよびその製造方法に関する。

従来、薄膜キャパシタとして、様々なキャパシタ構造を有する薄膜キャパシタが用いられてきた。たとえば、下記特許文献１や下記特許文献２には、基板上の下部電極層の外表面を沿うようにして誘電体膜を設けるとともに、誘電体膜を介して下部電極層上に上部電極層を設けたキャパシタ構造が開示されている。

特開２００７−１２３６９０号公報 特開２０１０−２３２２８２号公報

発明者らは、薄膜キャパシタに適用されるキャパシタ構造について研究を重ね、誘電体膜の厚さを均一化することで割れや欠け等が抑えられ、素子の信頼性向上を図ることができるとの知見を得た。そして、鋭意研究の末、薄膜キャパシタにおいて誘電体膜の厚さを均一化することができる新たな技術を見出した。

本開示は、信頼性の向上が図られた薄膜キャパシタおよびその製造方法を提供することを目的とする。

本開示の一形態に係る薄膜キャパシタは、下部電極層と、該下部電極層の上面に接するように設けられた誘電体膜と、該誘電体膜上に設けられた複数の上部電極層とを有する容量部を備える薄膜キャパシタであって、下部電極層の下面および側面と接するようにして下部電極層を収容するキャビティを有する下部絶縁層を備え、下部電極層の上面が、下部絶縁層から露出するとともに、下部絶縁層の上面と同一面を構成しており、誘電体膜が、下部絶縁層から露出した下部電極層の上面の全面を覆っている。

上記薄膜キャパシタにおいては、下部電極層の上面と下部絶縁層の上面とが同一面を構成しており、誘電体膜の下面は、誘電体膜の全体に亘って平坦な面となっている。そのため、誘電体膜では応力集中が生じにくくなっており、応力集中に起因する割れや欠け等が抑制されることで、薄膜キャパシタの信頼性向上が図られている。

他の形態に係る薄膜キャパシタは、上部電極層を覆う上部絶縁層と、上部絶縁層上に設けられ、複数の上部電極層にそれぞれ電気的に接続された複数の端子とをさらに備え、上部絶縁層の側面と下部絶縁層の側面とで素子側面が構成されている。

他の形態に係る薄膜キャパシタは、容量部の積層方向から見て、誘電体膜の端部が下部電極層の外縁を越えて延びており、誘電体膜の端面が、素子側面から露出している。この場合、誘電体膜の端部と、上部絶縁層および下部絶縁層との接触面積が増加するため、誘電体膜の剥離が抑制される。

他の形態に係る薄膜キャパシタは、容量部の積層方向から見て、誘電体膜の端部が下部電極層の外縁を越えて延びており、誘電体膜の端面が、素子側面から退行する位置にあって素子側面から露出していない。この場合、誘電体膜の端部と、上部絶縁層および下部絶縁層との接触面積が増加するため、誘電体膜の剥離が抑制される。

一形態において、薄膜キャパシタは、上部絶縁層と下部絶縁層とが同一材料で構成されていてもよく、上部絶縁層と下部絶縁層とが異なる材料で構成されていてもよい。

他の形態に係る薄膜キャパシタは、上部電極層が、容量部の積層方向から見たときに、下部電極層の外縁よりも内側に位置している。この場合、上部電極層の形成位置に関する位置精度が十分に高くない場合であっても、所望の容量を有する薄膜キャパシタを得ることができる。

他の形態に係る薄膜キャパシタは、下部電極層が、上面の全面に亘って形成された下部電極バッファ層を含み、該下部電極バッファ層において誘電体膜と接しており、下部電極バッファ層が均一厚さを有する。この場合、薄膜キャパシタにおける破壊電圧の向上が図られる。

他の形態に係る薄膜キャパシタは、上部電極層が、下面の全面に亘って形成された上部電極バッファ層を含み、該上部電極バッファ層において誘電体膜と接しており、上部電極バッファ層が均一厚さを有する。この場合、薄膜キャパシタにおける破壊電圧の向上が図られる。

本開示の一形態に係る薄膜キャパシタの製造方法は、下部電極層と、該下部電極層の上面に接するように設けられた誘電体膜と、該誘電体膜上に設けられた複数の上部電極層とを有する容量部を備える薄膜キャパシタの製造方法であって、第１の基板上に誘電体膜を形成する誘電体膜形成工程と、誘電体膜の上面に複数の上部電極層を形成する上部電極層形成工程と、第１の基板に上部電極層側から第２の基板を貼り付けるとともに第１の基板を除去して、第２の基板に誘電体膜および上部電極層を転写する転写工程と、転写工程において露出した誘電体膜の下面に、下部電極層を形成する下部電極層形成工程と、下部電極層が形成された誘電体膜の下面に、下部電極層を覆う下部絶縁層を形成する下部絶縁層形成工程とを含む。

上記薄膜キャパシタの製造方法においては、下部電極層の上面と下部絶縁層の上面とが同一面を構成する薄膜キャパシタが得られ、誘電体膜の下面は、誘電体膜の全体に亘って平坦な面となる。そのため、薄膜キャパシタの誘電体膜では応力集中が生じにくくなっており、応力集中に起因する割れや欠け等が抑制されることで、薄膜キャパシタの信頼性向上が図られる。

他の形態に係る薄膜キャパシタの製造方法においては、下部電極層形成工程が、誘電体膜の下面の全面に亘って、均一厚さを有する下部電極バッファ層を形成する工程を含む。この場合、本製造方法により作製される薄膜キャパシタにおける破壊電圧の向上が図られる。

他の形態に係る薄膜キャパシタの製造方法においては、上部電極層形成工程が、誘電体膜の上面に均一厚さを有する上部電極バッファ層を形成する工程を含む。この場合、本製造方法により作製される薄膜キャパシタにおける破壊電圧の向上が図られる。

本開示の一形態に係る薄膜キャパシタの製造方法は、下部電極層と、該下部電極層の上面に接するように設けられた誘電体膜と、該誘電体膜上に設けられた複数の上部電極層とを有する容量部を備える薄膜キャパシタの製造方法であって、キャビティを有する下部絶縁層を準備する下部絶縁層準備工程と、下部絶縁層のキャビティ内を充たし、下部絶縁層のキャビティから露出するとともに下部絶縁層の上面と同一面を構成する上面を有する下部電極層を形成する下部電極層形成工程と、下部絶縁層のキャビティから露出した下部電極層の上面の全面を覆う誘電体膜を形成する誘電体膜形成工程と、誘電体膜の上面に複数の上部電極層を形成する上部電極層形成工程とを含む。

上記薄膜キャパシタの製造方法においては、下部電極層の上面と下部絶縁層の上面とが同一面を構成する薄膜キャパシタが得られ、誘電体膜の下面は、誘電体膜の全体に亘って平坦な面となる。そのため、薄膜キャパシタの誘電体膜では応力集中が生じにくくなっており、応力集中に起因する割れや欠け等が抑制されることで、薄膜キャパシタの信頼性向上が図られる。

本開示によれば、信頼性の向上が図られた薄膜キャパシタおよびその製造方法が提供される。

本開示の一実施形態に係る薄膜キャパシタの概略断面図である。 図１に示した薄膜キャパシタの製造方法の各工程を示した図である。 図１に示した薄膜キャパシタの製造方法の各工程を示した図である。 異なる態様の薄膜キャパシタを示した概略断面図である。 異なる態様の薄膜キャパシタを示した概略断面図である。 異なる態様の薄膜キャパシタを示した概略断面図である。 異なる態様の製造方法の各工程を示した図である。 異なる態様の薄膜キャパシタを示した概略断面図である。 図８に示した薄膜キャパシタの製造方法の各工程を示した図である。 図８に示した薄膜キャパシタの製造方法の各工程を示した図である。 破壊電圧に係る実験の結果を示した表である。 従来技術に係る薄膜キャパシタを示した概略断面図である。 破壊電圧に係る実験の結果を示した表である。 従来技術に係る薄膜キャパシタを示した概略断面図である。

以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付し、重複する説明を省略する。

図１に示すように、本開示の一実施形態に係る薄膜キャパシタ１０は、容量部２０と、下部絶縁層３０と、上部絶縁層４０とを備えて構成されている。薄膜キャパシタ１０の寸法は、一例として厚さ０．１２５ｍｍ、平面寸法が０．２５ｍｍ×０．１２５ｍｍである。

容量部２０は、誘電体膜２１と、下部電極２２（下部電極層）と、上部電極２３の電極層２４（上部電極層）とを備えて構成されている。容量部２０は、誘電体膜２１を介して下部電極２２と上部電極２３の電極層２４とが対向する構成を有している。

誘電体膜２１は、たとえばＳｉＮ等の誘電体材料で構成されており、実質的に均一な厚さを有し、かつ、平坦な層状を呈する。誘電体膜２１の厚さは、たとえば０．１〜３．０μｍである。

下部電極２２は、金属材料で構成されており、一例としてＣｕで構成されている。下部電極２２は層状を呈し、その厚さはたとえば０．１〜２０μｍである。下部電極２２は、後述する下部絶縁層３０のキャビティ３２内を充たすように形成されている。

上部電極２３は、第１の上部電極２３Ａと第２の上部電極２３Ｂとで構成されている。第１の上部電極２３Ａおよび第２の上部電極２３Ｂはいずれも、電極層２４と、ビア導体２５と、端子２６とを備えて構成されている。電極層２４、ビア導体２５および端子２６は、金属材料で構成されており、一例としてＣｕで構成されている。第１の上部電極２３Ａの電極層２４Ａおよび第２の上部電極２３Ｂの電極層２４Ｂはいずれも、誘電体膜２１の上面２１ａに接するように設けられ、層状を呈する。第１の上部電極２３Ａのビア導体２５Ａおよび第２の上部電極２３Ｂのビア導体２５Ｂはいずれも、後述する上部絶縁層４０に貫設されて、電極層２４から上部絶縁層４０の上面に設けられた端子２６まで延びている。第１の上部電極２３Ａの端子２６Ａおよび第２の上部電極２３Ｂの端子２６Ｂはいずれも、上部絶縁層４０の上面に設けられており、ビア導体２５を介して電極層２４と電気的に接続されている。なお、本実施形態では、各端子２６の表面にはめっき層２８が形成されており、めっき層２８はＮｉ下地層とＡｕ表面層の２層で構成されている。

下部絶縁層３０は、絶縁材料で構成されており、下部絶縁層３０の絶縁材料としては公知の無機材料や有機材料、セラミック材料、ガラス材料を用いることができる。下部絶縁層３０には、上述した下部電極２２を収容するキャビティ３２を有する。キャビティ３２は、全体的に下部電極２２で充たされており、下部電極２２はその上面２２ａのみがキャビティ３２から露出している。そのため、キャビティ３２の内側寸法と下部電極２２の外形寸法とは実質的に同一である。下部絶縁層３０の上面３０ａは、下部電極２２の上面２２ａと同一面を構成しており（すなわち、面一となっており）、下部絶縁層３０の上面３０ａと下部電極２２の上面２２ａとで平坦面が構成されている。

上部絶縁層４０は、絶縁材料で構成されており、上部絶縁層４０の絶縁材料としては公知の無機材料や有機材料、セラミック材料、ガラス材料を用いることができる。上部絶縁層４０は、上部電極２３の電極層２４を覆っている。上部絶縁層４０の上面４０ａには端子２６が設けられており、上部絶縁層４０には電極層２４から端子２６まで延びるビア導体２５が貫設されている。上部絶縁層４０の側面４０ｂは、下部絶縁層３０の側面３０ｂと同一面内に存在している。

なお、下部絶縁層３０と上部絶縁層４０とは、同一材料で構成されていてもよく、異なる材料で構成されていてもよい。

薄膜キャパシタ１０は、１枚の下部電極２２に誘電体膜２１を介して一対の上部電極２３Ａ、２３Ｂが対向しているため、２つのキャパシタが直列接続された回路として機能する。すなわち、上部電極２３Ａ、誘電体膜２１および下部電極２２により一方のキャパシタが構成されており、上部電極２３Ｂ、誘電体膜２１および下部電極２２でもう一方のキャパシタが構成されている。なお、図１に二点鎖線で示したように、上部電極２３Ｂの電極層２４Ｂと下部電極２２との間において誘電体膜２１を貫通する貫通配線２７を設けることで、１つのキャパシタを備えた薄膜キャパシタ１０とすることもできる。

次に、誘電体膜２１の形状について説明する。

図１に示すように、誘電体膜２１は、下部絶縁層３０の上面３０ａと下部電極２２の上面２２ａとで構成された平坦面に設けられている。より具体的には、誘電体膜２１は、下部絶縁層３０の上面３０ａの全面を覆うとともに、下部絶縁層３０の上面３０ａと下部電極２２の上面２２ａとに亘って設けられている。換言すると、誘電体膜２１は、下部絶縁層３０のキャビティ３２を閉蓋するように設けられている。

誘電体膜２１の端部は、容量部２０の積層方向から見て、下部電極２２の外縁（キャビティ３２の縁）を越えて延びており、誘電体膜２１の端面２１ｃが下部電極２２の側面３０ｂまで達している。そして、誘電体膜２１の端面２１ｃが、下部絶縁層３０の側面３０ｂと上部絶縁層４０の側面４０ｂとで構成された素子側面から露出している。このとき、誘電体膜２１の端部は、容量部２０の積層方向から下部絶縁層３０と上部絶縁層４０とに挟まれている。

続いて、上述した薄膜キャパシタ１０を製造する製造方法について、図２、３を参照しつつ説明する。

薄膜キャパシタ１０を製造する際には、図２（ａ）に示すように、まず、第１の基板５０を準備する。第１の基板５０は、本実施形態では、厚さ７２５μｍのＳｉ基板上に、厚さ２００ｎｍのＳｉＯ２膜５１が成膜された構成を有する。次に、図２（ｂ）に示すように、第１の基板５０の上面５０ａに接するように上面５０ａの全面に誘電体膜２１を形成する（誘電体膜形成工程）。さらに、誘電体膜２１の上面２１ａに上部電極２３を形成する（上部電極層形成工程）。上部電極層形成工程では、具体的には、図２（ｃ）に示すように誘電体膜２１上に各電極層２４を形成した後、図２（ｄ）に示すようにビア導体２５を形成するための開口４２が設けられた上部絶縁層４０を形成し、図２（ｅ）に示すようにビア導体２５、端子２６およびめっき層２８を形成する。

次に、図３（ａ）に示すように、第１の基板５０に上部電極２３側から接着材５２を用いて第２の基板５４を貼り付けるとともに第１の基板５０をエッチング除去して、第２の基板５４に誘電体膜２１および上部電極２３を転写する（転写工程）。第２の基板５４には高い剛性を有しており、高い剛性を実現することができる構成材料や厚さ寸法が採用され得る。転写工程により、誘電体膜２１の下面２１ｂが露出する。

さらに、図３（ｂ）に示すように、転写工程において露出した誘電体膜２１の下面２１ｂに、下部電極２２を形成する（下部電極層形成工程）。このとき、下部電極２２は、誘電体膜２１の外形寸法より小さい寸法となるように形成され、誘電体膜２１の下面２１ｂの外縁が下部電極２２から露出している。

その後、図３（ｃ）に示すように、下部電極２２が形成された誘電体膜２１の下面２１ｂに、下部電極２２を覆う下部絶縁層３０を形成する（下部絶縁層形成工程）。それにより、下部電極２２の側面および下面が下部絶縁層３０により覆われるとともに、下部絶縁層３０のキャビティ３２が形成される。また、誘電体膜２１の外縁において、下部絶縁層３０が誘電体膜２１の下面２１ｂと接する。その結果として、下部電極２２の上面２２ａと下部絶縁層３０の上面３０ａとが同一面を構成することとなる。

最後に、転写工程で用いた接着材５２および第２の基板５４を除去することで、上述した薄膜キャパシタ１０が得られる。

以上において説明したとおり、薄膜キャパシタ１０においては、下部電極２２の上面２２ａと下部絶縁層３０の上面３０ａとが同一面を構成している。そのため、誘電体膜２１の下面２１ｂは、誘電体膜２１全体に亘って平坦な面になっている。換言すると、誘電体膜２１の下面２１ｂには、応力集中が生じ得る段差が形成されていない。そのため、薄膜キャパシタ１０では、誘電体膜２１における応力集中の抑制が図られている。そのため、薄膜キャパシタ１０においては、上記応力集中に起因する割れや欠け等が抑制されており、信頼性向上が実現されている。

また、薄膜キャパシタ１０では、下部電極２２の上面２２ａのみが下部絶縁層３０のキャビティ３２から露出しており、下部電極２２の側面や下面は下部絶縁層３０で覆われている。そのため、誘電体膜２１は、下部電極２２の上面２２ａを覆う一方、下部電極２２の側面は覆わない。ここで、従来技術に係る誘電体膜では、平坦な基板上に設けられた下部電極の上面および側面に沿うように設けられるため、下部電極の厚さが厚くなるほど、下部電極の側面に対する誘電体膜の付き回りが徐々に低下して、その結果、誘電体膜の割れや欠け等が生じやすくなる。薄膜キャパシタ１０の誘電体膜２１は、下部電極２２の側面は覆わないため、下部電極２２の側面に対する誘電体膜２１の付き回りを考慮する必要がなく、下部電極２２の厚さを所望の素子特性が得られる厚さまで厚くすることができる。たとえば、下部電極２２の厚さを厚くすることで、薄膜キャパシタ１０を高いＱ値を有するキャパシタ（いわゆる、Ｈｉ−Ｑキャパシタ）として利用することができる。この場合、下部電極２２の厚さは、上部電極２３の電極層２４の厚さの１０倍程度とすることができる。

さらに、薄膜キャパシタ１０では、誘電体膜２１の端面２１ｃが下部絶縁層３０の側面３０ｂと上部絶縁層４０の側面４０ｂとで構成された素子側面から露出している。そのため、誘電体膜２１の端面２１ｃの位置が下部電極２２の外縁の位置と同じであり、誘電体膜２１の端面２１ｃのみにおいて下部絶縁層３０または上部絶縁層４０と接している場合に比べて、誘電体膜２１の端部と下部絶縁層３０および上部絶縁層４０との接触面積が増加している。したがって、薄膜キャパシタ１０では、誘電体膜２１の下部絶縁層３０および上部絶縁層４０からの剥離が抑制されている。

以下、薄膜キャパシタ１０の異なる態様について、図４〜６を参照しつつ説明する。

図４に示した薄膜キャパシタ１０Ａは、誘電体膜２１の端面２１ｃが、下部絶縁層３０の側面３０ｂと上部絶縁層４０の側面４０ｂとで構成された素子側面から退行する位置（すなわち、素子側面から素子内側に入りこんだ位置）にあって素子側面から露出していない点において薄膜キャパシタ１０の構成とは異なるが、その他の構成は薄膜キャパシタ１０の構成と同様である。

薄膜キャパシタ１０Ａにおいても、下部電極２２の上面２２ａと下部絶縁層３０の上面３０ａとが同一面を構成しているため、誘電体膜２１Ａの下面２１ｂは、誘電体膜２１全体に亘って平坦な面になっている。そのため、薄膜キャパシタ１０Ａにおいても、上述した薄膜キャパシタ１０同様、信頼性向上が実現されている。また、薄膜キャパシタ１０Ａは、薄膜キャパシタ１０同様、誘電体膜２１の端面２１ｃの位置が下部電極２２の外縁の位置と同じであり、誘電体膜２１の端面２１ｃのみにおいて下部絶縁層３０または上部絶縁層４０と接している場合に比べて、誘電体膜２１Ａの端部と下部絶縁層３０および上部絶縁層４０との接触面積が増加しているため、誘電体膜２１Ａの下部絶縁層３０および上部絶縁層４０からの剥離が抑制されている。

図５に示した薄膜キャパシタ１０Ｂは、上部電極２３Ａ、２３Ｂの各電極層２４が、容量部２０の積層方向から見たときに、下部電極２２の外縁よりも所定距離ｄだけ内側に位置している点において薄膜キャパシタ１０の構成とは異なるが、その他の構成は薄膜キャパシタ１０の構成と同様である。距離ｄは、上部電極２３Ａ、２３Ｂの並び方向における下部電極２２の長さをＦとしたときに、０＜ｄ＜Ｆ／２を満たすように設計することができる。

薄膜キャパシタ１０Ｂにおいても、下部電極２２の上面２２ａと下部絶縁層３０の上面３０ａとが同一面を構成しているため、誘電体膜２１Ａの下面２１ｂは、誘電体膜２１全体に亘って平坦な面になっている。そのため、薄膜キャパシタ１０Ｂにおいても、上述した薄膜キャパシタ１０同様、信頼性向上が実現されている。

また、上部電極２３の電極層２４が、下部電極２２に対して、下部電極２２の外縁側にズレて形成された場合であっても、そのズレ量が距離ｄ以下であれば、薄膜キャパシタ１０の容量は変化しない。したがって、薄膜キャパシタ１０Ｂでは、上部電極２３の電極層２４の形成位置に関する位置精度が十分に高くない場合であっても、上部電極２３の電極層２４の形成時の位置ズレをある程度許容することができ、所望の容量を有する薄膜キャパシタを得ることができる。

図６に示した薄膜キャパシタ１０Ｃは、下部絶縁層３０の下面３０ｃの全面に板部材５６が設けられている点において薄膜キャパシタ１０の構成とは異なるが、その他の構成は薄膜キャパシタ１０の構成と同様である。板部材５６は、たとえばＳｉで構成することができる。

薄膜キャパシタ１０Ｃにおいても、下部電極２２の上面２２ａと下部絶縁層３０の上面３０ａとが同一面を構成しているため、誘電体膜２１Ａの下面２１ｂは、誘電体膜２１全体に亘って平坦な面になっている。そのため、薄膜キャパシタ１０Ｃにおいても、上述した薄膜キャパシタ１０同様、信頼性向上が実現されている。

薄膜キャパシタ１０Ｃは、板部材５６により素子の剛性が高められているため、上述した薄膜キャパシタ１０、１０Ａ、１０Ｂのような極めて薄い素子よりも、取扱い性の向上が図られている。

なお、薄膜キャパシタ１０は、上述した製造方法ではなく、その他の製造方法によって製造することができる。たとえば、図７に示した製造方法によっても、薄膜キャパシタ１０の構成を実現することができる。以下、図７に示した製造方法により、薄膜キャパシタ１０を製造する手順について説明する。

図７に示した薄膜キャパシタ１０の製造方法では、図７（ａ）に示すように、まず、キャビティ３２を有する下部絶縁層３０を準備する（下部絶縁層準備工程）。本実施形態では、下部絶縁層３０の材料にはＳｉが用いられ、下部絶縁層３０は、上面３０ａおよびキャビティ３２の内面を構成するＳｉＮ膜３４を有する。キャビティ３２は、たとえば反応性イオンエッチング（ＲＩＥ）により形成することができる。次に、図７（ｂ）に示すように、下部絶縁層３０のキャビティ３２内を充たし、下部絶縁層３０のキャビティから露出するとともに下部絶縁層３０の上面３０ａと同一面を構成する上面２２ａを有する下部電極２２を形成する（下部電極層形成工程）。下部電極２２は、たとえばＣｕめっきにより構成される。めっき後は、下部電極２２の上面２２ａと下部絶縁層３０の上面３０ａとを面一とするために、ＣＭＰ等の研磨処理をおこなうことができる。

さらに、図７（ｃ）に示すように、下部絶縁層３０のキャビティ３２から露出した下部電極２２の上面２２ａの全面を覆う誘電体膜２１を形成する（誘電体膜形成工程）。誘電体膜形成工程では、容量部２０の積層方向から見て（すなわち、図７（ｃ）の平面視において）、誘電体膜２１の端部が下部電極２２の外縁（キャビティ３２の縁）を越えて延び、誘電体膜２１の端面２１ｃが下部電極２２の側面３０ｂまで達するように、誘電体膜２１が形成される。本実施形態では、誘電体膜２１は真空成膜法によって形成される。なお、誘電体膜２１は、ＭＯＤ等の液体系材料の塗布および焼成によっても形成することができ、その場合は誘電体膜形成工程において誘電体膜２１を形成する前にアッシング処理をおこなってもよい。

最後に、誘電体膜２１の上面２１ａに上部電極２３を形成して（上部電極層形成工程）、上述した薄膜キャパシタ１０が得られる。上部電極層形成工程では、具体的には、図７（ｄ）に示すように誘電体膜２１上に各電極層２４を形成した後、図７（ｅ）に示すようにビア導体２５を形成するための開口４２が設けられた上部絶縁層４０を形成し、図７（ｆ）に示すようにビア導体２５、端子２６およびめっき層２８を形成する。本実施形態では、上部絶縁層４０は、ポリイミドの塗布、露光および現像により形成することができる。また、本実施形態では、端子２６は、スパッタ膜を成膜した後、所定のレジストの塗布、露光、現像およびめっきによるパターンニングで形成することができる。

なお、下部電極２２が、上面２２ａ側にバッファ層を備える態様であってもよい。すなわち、図８に示した薄膜キャパシタ１０Ｄのように、下部電極２２の上面２２ａが下部電極バッファ層６１で構成されており、下部電極２２が下部電極バッファ層６１において誘電体膜２１と接する態様であってもよい。下部電極バッファ層６１は、下部電極２２のＣｕとは異なる材料で構成されており、たとえばＴｉまたはＣｒのスパッタ層によって構成され得る。下部電極バッファ層６１は、後述するとおり誘電体膜２１の下面２１ｂを成膜面として成膜され、下部電極２２の上面２２ａの全面に亘って均一厚さで設けられている。下部電極バッファ層６１の厚さは、５〜２０ｎｍ程度であり、一例として１０ｎｍである。下部電極２２が下部電極バッファ層６１を備えることで、下部電極２２と誘電体膜２１との間の密着性が向上して、破壊電圧の向上が図られる。また、下部電極バッファ層６１が、下部電極２２の上面２２ａの全面に亘って５〜２０ｎｍ程度の均一厚さで設けられることで、下部電極バッファ層６１の電気抵抗の増加を抑えつつ、高い破壊電圧を実現することができる。

同様に、上部電極２３が、下面２３ａ側にバッファ層を備える態様であってもよい。すなわち、図８に示すように、各上部電極２３の下面２３ａが上部電極バッファ層６２で構成されており、上部電極２３が上部電極バッファ層６２において誘電体膜２１と接する態様であってもよい。上部電極バッファ層６２は、上部電極２３のＣｕとは異なる材料で構成されており、たとえばＴｉまたはＣｒのスパッタ層によって構成され得る。上部電極バッファ層６２は、後述するとおり誘電体膜２１の上面２１ａを成膜面として成膜され、上部電極２３の下面２３ａの全面に亘って均一厚さで設けられている。上部電極バッファ層６２の厚さは、５〜２０ｎｍ程度であり、一例として１０ｎｍである。各上部電極２３が上部電極バッファ層６２を備えることで、上部電極２３と誘電体膜２１との間の密着性が向上して、破壊電圧の向上が図られる。また、上部電極バッファ層６２が、上部電極２３の下面２３ａの全面に亘って５〜２０ｎｍ程度の均一厚さで設けられることで、上部電極バッファ層６２の電気抵抗の増加を抑えつつ、高い破壊電圧を実現することができる。

以下では、下部電極バッファ層６１および上部電極バッファ層６２を備える薄膜キャパシタ１０Ｄの製造方法について、図９、１０を参照しつつ説明する。

まず、上述した製造方法の図２（ｂ）に示した工程と同様にして、図９（ａ）に示すように、第１の基板５０の上面５０ａに誘電体膜２１を形成する（誘電体膜形成工程）。次に、図９（ｂ）に示すように、誘電体膜２１の下面２１ｂ上に、下部電極バッファ層６１を含む下部電極２２を形成する（下部電極層形成工程）。下部電極層形成工程では、スパッタリングにより下部電極バッファ層６１となるＴｉ層を形成した後、Ｃｕめっきをおこなう。そして、第１の基板５０の上面５０ａを、上面５０ａに形成された誘電体膜２１および下部電極２２とともに、下部絶縁層３０の一部となるポリイミド膜３５で覆う。さらに、図９（ｃ）に示すように第１の基板５０に下部電極２２側から、下部絶縁層３０の一部となる接着材３６を用いて基板６０を貼り付けるとともに、図９（ｄ）に示すように、第１の基板５０をエッチング除去して、基板６０に誘電体膜２１および下部電極２２を転写する（転写工程）。

そして、誘電体膜２１の上面２１ａに、上部電極バッファ層６２を含む上部電極２３を形成する（上部電極層形成工程）。上部電極層形成工程では、具体的には、図１０（ａ）に示すように、誘電体膜２１の上面２１ａ上にスパッタリングにより上部電極バッファ層６２となるＴｉ層を形成するとともに各電極層２４を形成した後、図１０（ｂ）に示すようにビア導体２５を形成するための開口４２が設けられた上部絶縁層４０を形成し、図１０（ｃ）に示すようにビア導体２５および端子２６を形成し、さらに、図１０（ｄ）に示すように端子２６の表面にめっき層２８を形成する。それにより、上述した薄膜キャパシタ１０Ｄが得られる。

薄膜キャパシタ１０Ｄは、下部電極バッファ層６１および上部電極バッファ層６２のいずれか一方を備える態様であってもよい。

発明者らは、上述した下部電極バッファ層および上部電極バッファ層を備える薄膜キャパシタの破壊電圧の効果を確認するために、以下に示す実験をおこなった。

すなわち、薄膜キャパシタ１０Ｄの構成と同様の構成を有する薄膜キャパシタであって、下部電極バッファ層の構成材料が異なる試料を複数して、各試料について破壊電圧を測定した。各試料は、下部電極バッファ層の構成材料以外は同じ材料（すなわち、上部電極バッファ層の構成材料がＴｉ、下部電極および上部電極の構成材料がＣｕ、誘電体膜の構成材料がＳｉＮ）とした。その結果は、図１１の表に示すとおりであった。

図１１の表に示したとおり、下部電極バッファ層および上部電極バッファ層を備える薄膜キャパシタの全て（試料Ｎｏ．１〜１３）において、高い破壊電圧（１１５０Ｖ／μｍ超）が得られることが確認された。特に、下部電極バッファ層がＴｉで構成された試料Ｎｏ．１３および下部電極バッファ層がＷで構成された試料Ｎｏ．５においては、極めて高い破壊電圧（１３００Ｖ／μｍ以上）が得られることが確認された。

また、発明者らは、比較のために、図１２に示した構成を有する従来技術に係る薄膜キャパシタ１１０の破壊電圧の測定をおこなった。

薄膜キャパシタ１１０は、基板６０上に、下部電極１２２、誘電体膜１２１および上部電極１２３が順次形成された構成を有する。下部電極１２２は、上述した下部電極バッファ層６１と同様の下部電極バッファ層１６１を有し、上部電極１２３は、上述した上部電極バッファ層６２と同様の上部電極バッファ層１６２を有する。下部電極バッファ層１６１および上部電極バッファ層１６２は、たとえばＴｉまたはＣｒのスパッタ層によって構成され得る。

薄膜キャパシタ１１０では、上述した薄膜キャパシタ１０、１０Ａ〜１０Ｄとは異なり、下部電極１２２の外表面を沿うように誘電体膜１２１が設けられており、誘電体膜１２１が凹部や凸部を含む。そのため、誘電体膜１２１において応力集中が生じやすく、応力集中に起因する割れや欠け等が生じ得る。その上、薄膜キャパシタ１１０は、その構成から、下部電極１２２を形成した後に、誘電体膜１２１を形成するため、ＭＯＤ等の液体系材料の塗布および焼成によっても誘電体膜１２１を形成する場合には、その焼成時に下部電極１２２が高温に曝される。この場合、下部電極１２２が酸化されたり、下部電極バッファ層１６１の構成材料（たとえば、Ｔｉ）が下部電極１２２内に拡散したりする等の不具合が生じ得る。

発明者らは、薄膜キャパシタ１１０の構成と同様の構成を有する薄膜キャパシタであって、下部電極バッファ層の構成材料が異なる試料を複数準備して、各試料について破壊電圧を測定した。各試料は、下部電極バッファ層の構成材料以外は同じ材料（すなわち、上部電極バッファ層の構成材料がＴｉ、下部電極および上部電極の構成材料がＣｕ、誘電体膜の構成材料がＳｉＮ）とした。その結果は、図１３の表に示すとおりであった。

なお、図１３における試料Ｎｏ．５は、図１４に示すように、薄膜キャパシタ１１０の構成から下部電極バッファ層を除いた構成を有する。

図１３の表に示したとおり、従来技術に係る薄膜キャパシタの全て（試料Ｎｏ．１〜５）において、実用上十分ではない破壊電圧（１１００Ｖ／μｍ未満）が得られることが確認された。

試料Ｎｏ．１〜４については、下部電極バッファ層１６１の成膜時における成膜面が平坦ではないために、下部電極バッファ層１６１の厚さが不均一になり、局所的に薄くなった箇所や欠陥箇所において絶縁破壊が生じた結果、破壊電圧が低下したと考えられる。

試料Ｎｏ．５については、下部電極バッファ層を備えていないことで、誘電体膜１２１と下部電極１２２との密着が十分に図れていないため、最も低い破壊電圧（１０００Ｖ／μｍ以上）が得られたと考えられる。

以上の実験結果から明らかなように、上述した薄膜キャパシタ１０Ｄの構成によれば、下部電極バッファ層６１および上部電極バッファ層６２が所定の面内に延在し、かつ、均一厚さで設けられることで、高い破壊電圧を実現することができる。それにより、高い信頼性を有する薄膜キャパシタが得られる。

また、上述した薄膜キャパシタ１０、１０Ａ〜１０Ｄの構成によれば、従来技術に係る薄膜キャパシタ１１０の構成とは異なり、特に下部電極２２を形成する前に誘電体膜２１を形成する手順で製造することができるため、下部電極２２が高温に曝される事態を回避することができる。そのため、下部電極２２および下部電極バッファ層６１の構成材料として、多種多様な材料（たとえば電気抵抗が比較的低い材料）を採用することができる。

以上、本開示の実施形態について説明してきたが、本開示は上記の実施形態に限定されず、種々の変更を行うことができる。たとえば、上部電極２３の数は、２つに限らず、たとえば４つ等に適宜増やすことができる。この場合、下部電極２２を複数に分割することができる。

１０、１０Ａ、１０Ｂ、１０Ｃ 薄膜キャパシタ
２０ 容量部
２１、２１Ａ 誘電体膜
２２ 下部電極
２３、２３Ａ、２３Ｂ 上部電極
２４ 電極層
２６ 端子
３０ 下部絶縁層
３２ キャビティ
４０ 上部絶縁層
５０ 第１の基板
５４ 第２の基板
６１ 下部電極バッファ層
６２ 上部電極バッファ層

Claims (13)

1. 下部電極層と、該下部電極層の上面に接するように設けられた誘電体膜と、該誘電体膜上に設けられた複数の上部電極層とを有する容量部を備える薄膜キャパシタであって、
   前記下部電極層の下面および側面と接するようにして前記下部電極層を収容するキャビティを有する下部絶縁層を備え、
   前記下部電極層の上面が、前記下部絶縁層から露出するとともに、前記下部絶縁層の上面と同一面を構成しており、
   前記誘電体膜が、前記下部絶縁層から露出した前記下部電極層の上面の全面を覆っている、薄膜キャパシタ。
2. 前記上部電極層を覆う上部絶縁層と、
   前記上部絶縁層上に設けられ、前記複数の上部電極層にそれぞれ電気的に接続された複数の端子と
   をさらに備え、
   前記上部絶縁層の側面と前記下部絶縁層の側面とで素子側面が構成されている、請求項１に記載の薄膜キャパシタ。
3. 前記容量部の積層方向から見て、前記誘電体膜の端部が前記下部電極層の外縁を越えて延びており、
   前記誘電体膜の端面が、前記素子側面から露出している、請求項２に記載の薄膜キャパシタ。
4. 前記容量部の積層方向から見て、前記誘電体膜の端部が前記下部電極層の外縁を越えて延びており、
   前記誘電体膜の端面が、前記素子側面から退行する位置にあって前記素子側面から露出していない、請求項２に記載の薄膜キャパシタ。
5. 前記上部絶縁層と前記下部絶縁層とが同一材料で構成されている、請求項２〜４のいずれか一項に記載の薄膜キャパシタ。
6. 前記上部絶縁層と前記下部絶縁層とが異なる材料で構成されている、請求項２〜４のいずれか一項に記載の薄膜キャパシタ。
7. 前記上部電極層が、前記容量部の積層方向から見たときに、前記下部電極層の外縁よりも内側に位置している、請求項１〜６のいずれか一項に記載の薄膜キャパシタ。
8. 前記下部電極層が、上面の全面に亘って形成された下部電極バッファ層を含み、該下部電極バッファ層において前記誘電体膜と接しており、
   前記下部電極バッファ層が均一厚さを有する、請求項１〜７のいずれか一項に記載の薄膜キャパシタ。
9. 前記上部電極層が、下面の全面に亘って形成された上部電極バッファ層を含み、該上部電極バッファ層において前記誘電体膜と接しており、
   前記上部電極バッファ層が均一厚さを有する、請求項１〜８のいずれか一項に記載の薄膜キャパシタ。
10. 下部電極層と、該下部電極層の上面に接するように設けられた誘電体膜と、該誘電体膜上に設けられた複数の上部電極層とを有する容量部を備える薄膜キャパシタの製造方法であって、
    第１の基板上に誘電体膜を形成する誘電体膜形成工程と、
    前記誘電体膜の上面に複数の上部電極層を形成する上部電極層形成工程と、
    前記第１の基板に前記上部電極層側から第２の基板を貼り付けるとともに前記第１の基板を除去して、前記第２の基板に前記誘電体膜および前記上部電極層を転写する転写工程と、
    前記転写工程において露出した前記誘電体膜の下面に、下部電極層を形成する下部電極層形成工程と、
    前記下部電極層が形成された前記誘電体膜の下面に、前記下部電極層を覆う下部絶縁層を形成する下部絶縁層形成工程と
    を含む、薄膜キャパシタの製造方法。
11. 前記下部電極層形成工程が、前記誘電体膜の下面の全面に亘って、均一厚さを有する下部電極バッファ層を形成する工程を含む、請求項１０に薄膜キャパシタの製造方法。
12. 前記上部電極層形成工程が、前記誘電体膜の上面に均一厚さを有する上部電極バッファ層を形成する工程を含む、請求項１０または１１に薄膜キャパシタの製造方法。
13. 下部電極層と、該下部電極層の上面に接するように設けられた誘電体膜と、該誘電体膜上に設けられた複数の上部電極層とを有する容量部を備える薄膜キャパシタの製造方法であって、
    キャビティを有する下部絶縁層を準備する下部絶縁層準備工程と、
    前記下部絶縁層のキャビティ内を充たし、前記下部絶縁層のキャビティから露出するとともに前記下部絶縁層の上面と同一面を構成する上面を有する下部電極層を形成する下部電極層形成工程と、
    前記下部絶縁層のキャビティから露出した前記下部電極層の上面の全面を覆う誘電体膜を形成する誘電体膜形成工程と、
    前記誘電体膜の上面に複数の上部電極層を形成する上部電極層形成工程と
    を含む、薄膜キャパシタの製造方法。

Images