JP2000185972A - セラミック組成物及びセラミック多層基板 - Google Patents

Abstract

(57)【要約】 【課題】 低温焼結セラミック基板との接合性に優れ、
熱伝導性、電気伝導性、誘電性に関して所望の特性を有
し、基板強度や基板特性に優れたセラミック多層基板を
提供すること。 【解決手段】 ＢＡＳ等の低温焼結セラミック材料にＣ
ｕ、Ａｇ等の低融点金属を混合してなるセラミック層１
１と、前記低温焼結セラミック材料を主成分とする低温
焼結セラミック基板１２ａ、１２ｂ、１２ｃ、１２ｄ及
び１２ｅとを積層、焼成してなるセラミック多層基板１
０。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子部品等に用い
るセラミック組成物、及び、これを用いたセラミック多
層基板に関するものである。

【０００２】

【従来の技術】近年、エレクトロニクス分野における電
子部品の性能向上は著しく、特に、情報化社会を支える
大型コンピュータ、パーソナルコンピュータ、移動通信
端末等に代表される情報処理装置では、情報処理速度の
高速化、装置の小型化、多機能化などが進められてい
る。このような情報処理装置の性能向上は、主として、
ＶＬＳＩ、ＵＬＳＩ等の半導体デバイスの高集積化、高
速化、高機能化によって実現されている。しかしなが
ら、半導体デバイスが高速化、高性能化しても、デバイ
スとデバイスとを接続する基板上での信号遅延やクロス
トーク、インピーダンスのミスマッチ、電源変動等によ
るノイズによって、システムとしての動作が制限される
ことがあった。

【０００３】このため、高速かつ高性能な情報処理を行
う電子部品として、高性能の半導体デバイスをセラミッ
ク基板上に複数実装した、いわゆるマルチチップモジュ
ール（ＭＣＭ）が実用化されている。このようなモジュ
ールにおいて、ＬＳＩ等の実装密度を高め、各ＬＳＩ間
を電気的に良好に接続するためには、線路導体を３次元
的に配したセラミック多層基板が有用であり、従来は、
セラミック多層基板用の材料としてアルミナを用いてい
た。

【０００４】しかしながら、アルミナは焼成温度が１３
００℃以上と高いため、内層用の線路導体として、高融
点金属であるタングステンやモリブデンなどを使用する
必要があるが、これらの高融点金属は比抵抗が大きく、
高密度配線化が難しいといった問題点がある。さらに、
アルミナは誘電率が約１０と大きく、実装した半導体デ
バイスを高速で動作させたときの信号遅延が大きくなっ
たり、シリコンと比べて熱膨張率が大きく異なるため、
半導体デバイスの実装時には、熱サイクルによる信頼性
の低下等の問題も生じることがあった。

【０００５】そこで、これらの問題を解決するため、セ
ラミック組成物とガラス成分との複合材料である低温焼
結セラミック材料の研究が活発に行われており、多層モ
ジュールや多層デバイス等に用いるセラミック多層基板
用材料として実用化されている。低温焼結セラミック材
料は、母材としてのセラミック組成物にガラス成分を混
合せしめた材料であり、これによって、焼成温度を低下
させ、材料物性や焼成温度に対する設計の自由度を大幅
に広げることが可能となった。特に、低温焼結セラミッ
ク材料は、比抵抗の小さな銀、銅等の低融点金属を電極
材料として同時焼成できるので、高周波特性に優れたセ
ラミック多層基板を形成できる。

【０００６】図１８を参照に、低温焼結セラミック基板
を用いた従来のチップ多層ディレイライン構造を説明す
る。

【０００７】チップ多層ディレイライン６０は、低温焼
結セラミック基板６３内にミアンダ状のストリップライ
ン６１を有し、その上下にグランド電極６２ａ及び６２
ｂを配して構成されており、分布定数線路的な振る舞い
を示す。また、ストリップライン６１は、外部電極６５
ａから入力された信号を外部電極６５ｂに導くように構
成されており、グランド電極６２ａ及び６２ｂは外部電
極６４a及び６４ｂにそれぞれ接続されている。

【０００８】ここで、ストリップライン６１が同じ線路
長の場合は、低温焼結セラミック基板６３の誘電率を高
くした方が大きな遅延量が得られるが、この場合、特性
インピーダンスが小さくなるので、同程度の特性インピ
ーダンスを得るためには、低温焼結セラミック基板６３
の厚みを厚くしなければならず、チップの小型化を妨げ
ることになる。

【０００９】次に、図１９を参照に、低温焼結セラミッ
ク基板を用いた従来のチップ多層ＬＣフィルタ構造を説
明する。

【００１０】チップ多層ＬＣフィルタ７０は、低温焼結
セラミック基板７３内に、インダクタ用電極７２ａ、７
２ｂ及び７２ｃや、キャパシタ用電極７１ａ及び７１ｂ
を有しており、インダクタやキャパシタのパターンでＬ
Ｃ共振器を形成している。そして、インダクタやキャパ
シタの外側には、グランド電極７４ａ及び７４ｂが形成
されており、それぞれ外部電極７６a及び７６ｂに接続
されている。また、インダクタやキャパシタは外部電極
７５ａや７６ｂに接続される。

【００１１】チップ多層ＬＣフィルタ７０において、Ｌ
Ｃ共振器の中心周波数を下げるためには、インダクタン
スやキャパシタンスを大きくするのが一般的な方法であ
るが、チップ寸法には制限があるので、これらの値の増
大化には限度がある。また、誘電率の高い基板を用いれ
ば中心周波数を下げることができるが、特性インピーダ
ンスも低下すると同時に、不要なカップリング（浮遊容
量）が増え、ＬＣ共振器としての特性が劣化する。

【００１２】そこで、誘電率の小さな低温焼結セラミッ
ク基板の間に高誘電率の誘電体セラミック層を設け、誘
電体セラミック層にストリップライン、キャパシタ、イ
ンダクタ等の受動部品を配し、低温焼結セラミック基板
にグランド電極、必要によってはインダクタ等を配する
といったセラミック多層基板構造が提案されている。こ
のような構成のセラミック多層基板は、受動部品の特性
に優れ、特性インピーダンスの変動が小さく、中心周波
数を低下させ、浮遊容量が小さい等の数々の利点を有し
ている。

【００１３】

【発明が解決しようとする課題】しかしながら、一般
に、高誘電率の誘電体セラミック層は、低誘電率の低温
焼結セラミック基板とは構成成分が異なり、誘電体セラ
ミック層と低温焼結セラミック基板との間で成分の相互
拡散が起こって誘電率やＱ値等の基板特性が損なわれた
り、また、焼成時の熱膨張や収縮差によって亀裂やボイ
ドが発生して基板強度が低下することがあった。さら
に、低温焼結セラミック基板の熱伝導率は一般的に２〜
３Ｗ／（ｍ・Ｋ）と小さく、熱放散性が低いので、パワ
ーアンプなどの発熱量が大きい電子部品を実装する場
合、電子部品の温度が上昇して動作が不安定になり、基
板特性が低下することがあった。

【００１４】これに対して、半導体ＩＣ等の実装部品の
放熱を円滑に行うために、例えば図２０に示すように、
キャパシタ１７やインダクタ１８を内蔵するセラミック
多層基板８２と実装部品２２との間に熱放散性に優れた
アルミニウム等の金属板８１を配置し、キャパシタ１７
及びインダクタ１８と実装部品２２とをワイヤボンディ
ング用パッド２３ａ及び２３ｂやワイヤ２４で接続した
構造が知られているが、この場合は、金属板８１と低温
焼結セラミック多層基板８２とは接合性が低く、基板強
度が劣化することがあり、また、その製造工程が複雑に
なる。

【００１５】本発明は、上述した従来の問題点を解決す
るものであり、その目的は、熱伝導性、電気伝導性、誘
電性等に関して所望の特性を有するセラミック組成物を
提供することにある。

【００１６】本発明のさらに他の目的は、低温焼結セラ
ミック基板との接合性に優れ、熱伝導性、電気伝導性、
誘電性等に関して所望の特性を有し、基板強度や基板特
性に優れたセラミック多層基板を提供することにある。

【００１７】

【課題を解決するための手段】即ち、本発明は、低温焼
結セラミック材料と、前記低温焼結セラミック材料と同
時焼結可能な低融点金属とを混合し、さらに焼成してな
ることを特徴とするセラミック組成物に係るものであ
る。

【００１８】また、本発明のセラミック組成物は、前記
低融点金属を、銅、銀及び金からなる群より選ばれた少
なくとも１種の金属とすることを特徴とする。

【００１９】また、本発明のセラミック組成物は、前記
低融点金属の平均粒径を１〜１０μｍとすることを特徴
とする。

【００２０】また、本発明のセラミック組成物は、前記
低融点金属を前記低温焼結セラミック材料に対して１０
〜８０体積％混合してなり、熱伝導性を付与したことを
特徴とする。

【００２１】また、本発明のセラミック組成物は、前記
低融点金属を前記低温焼結セラミック材料に対して３０
〜８０体積％混合してなり、高熱伝導性及び電気伝導性
を付与したことを特徴とする。

【００２２】また、本発明のセラミック組成物は、前記
低融点金属を前記低温焼結セラミック材料に対して１０
〜３０体積％混合してなり、誘電性及び絶縁性を付与し
たことを特徴とする。

【００２３】さらに、本発明は、低温焼結セラミック材
料と、前記低温焼結セラミック材料と同時焼結可能な低
融点金属とを混合してなる第１セラミック層と、前記低
温焼結セラミック材料を主成分とする第２セラミック層
とを積層し、さらに焼成してなることを特徴とするセラ
ミック多層基板に係るものである。

【００２４】また、本発明のセラミック多層基板は、前
記低融点金属を、銅、銀及び金からなる群より選ばれた
少なくとも１種の金属とすることを特徴とする。

【００２５】また、本発明のセラミック多層基板は、前
記低融点金属の平均粒径を１〜１０μｍとすることを特
徴とする。

【００２６】また、本発明のセラミック多層基板は、前
記低融点金属を前記低温焼結セラミック材料に対して１
０〜８０体積％混合してなる第１セラミック層を、熱伝
導性を有する熱放散層として用いることを特徴とする。

【００２７】また、本発明のセラミック多層基板は、前
記低融点金属を前記低温焼結セラミック材料に対して３
０〜８０体積％混合してなる第１セラミック層を、高熱
伝導性及び電気伝導性を有する導電性熱放散層として用
いることを特徴とする。

【００２８】また、本発明のセラミック多層基板は、前
記熱放散層又は前記導電性熱放散層上に表面実装部品を
配置する、或いは、前記熱放散層又は前記導電性熱放散
層と表面実装部品とをサーマルビアを介して接続するこ
とを特徴とする。

【００２９】また、本発明のセラミック多層基板は、前
記低融点金属を前記低温焼結セラミック材料に対して１
０〜３０体積％混合してなる第１セラミック層を、誘電
性及び絶縁性を有する絶縁性誘電体層として用いること
を特徴とする。

【００３０】また、本発明のセラミック多層基板は、前
記絶縁性誘電体層に受動部品を配することを特徴とす
る。

【００３１】本発明のセラミック組成物は、低温焼結セ
ラミック材料と、前記低温焼結セラミック材料と同時焼
結可能な低融点金属とを混合し、さらに焼成してなるの
で、低温焼結セラミック材料と低融点金属との混合比率
や、低融点金属の平均粒径などを適宜調節することによ
って、熱伝導性、電気伝導性、誘電性等に関して所望の
特性を有するセラミック組成物が得られる。

【００３２】また、本発明のセラミック多層基板は、低
温焼結セラミック材料と、前記低温焼結セラミック材料
と同時焼結可能な低融点金属とを混合してなる第１セラ
ミック層と、前記低温焼結セラミック材料を主成分とす
る第２セラミック層とを積層し、さらに焼成してなるの
で、第１セラミック層と第２セラミック層は良好に接合
し、また、低温焼結セラミック材料と低融点金属との混
合比率や、低融点金属の平均粒径などを適宜調節するこ
とによって、前記第１セラミック層に所望の熱伝導性、
電気伝導性、誘電性を付与できる。従って、高い基板強
度を有し、温度特性や電気特性等の基板特性に優れたセ
ラミック多層基板が得られる。

【００３３】なお、本発明のセラミック組成物及び本発
明のセラミック多層基板において、「同時焼結可能な低
融点金属」とは、同時焼成後に、低温焼結セラミック材
料の焼結体中に金属の焼結体として分散した状態となる
ような粉末状金属であり、特にその融点は、低温焼結セ
ラミック材料の焼結温度以上、かつ、１１００℃以下が
望ましい。

【００３４】

【発明の実施の形態】本発明のセラミック組成物及び本
発明のセラミック多層基板（以下、「本発明」と称する
ことがある。）において、前記低温焼結セラミック材料
は、前記低融点金属と同時焼結可能な任意の低温焼結セ
ラミック材料を使用することができ、例えば、酸化バリ
ウム−酸化アルミニウム−酸化ケイ素系の低温焼結セラ
ミック材料（ＢＡＳ材料）、酸化マグネシウム−酸化ア
ルミニウム−酸化ケイ素−酸化チタン−酸化ホウ素系の
低温焼結セラミック材料、ジルコン酸カルシウム−ガラ
ス系の低温焼結セラミック材料などが挙げられる。低温
焼結セラミック材料の焼結温度は８００℃〜１０００℃
であることが望ましい。

【００３５】また、本発明においては、前記低融点金属
として、銅、銀及び金からなる群より選ばれた少なくと
も１種の金属とすることが望ましく、これらの金属はい
ずれも比抵抗が小さく、熱伝導率の良い金属であって、
その融点も比較的低い。例えば、銅（Ｃｕ）は、融点１
０８５℃、比抵抗１．７Ω・ｃｍ、銀（Ａｇ）は、融点
９６２℃、比抵抗１．６Ω・ｃｍ、金（Ａｕ）は、融点
１０６３℃、比抵抗２．３Ω・ｃｍである。また、本発
明においては、これらの金属を単体で用いてもよいが、
合金として用いることも可能である。なお、前記低融点
金属として銅を用いる場合、焼成雰囲気を還元性雰囲気
とすることが望ましい。前記低融点金属として銀或いは
金を用いる場合、大気等の酸化性雰囲気、還元性雰囲気
のいずれにおいても焼成できる。即ち、前記低融点金属
は、焼成後に金属の焼結体として前記セラミック焼結体
中（特にガラス成分中）に分散した状態になればよい。

【００３６】また、本発明において、前記低融点金属の
平均粒径を１〜１０μｍとすることが望ましい。前記低
融点金属の平均粒径が１μｍ未満であると、熱伝導性、
電気伝導性、誘電性等の付与が不十分になる傾向があ
り、特に比抵抗が低下し易い。また、平均粒径が１０μ
ｍを超えると、低温焼結セラミック材料と低融点金属と
からなるセラミック組成物をシート成型しにくくなり、
また、焼成後でもその強度が低下する傾向にある。

【００３７】また、本発明のセラミック組成物におい
て、前記低融点金属を前記低温焼結セラミック材料に対
して１０〜８０体積％混合してなるセラミック組成物は
優れた熱伝導性を示す。即ち、本発明のセラミック多層
基板において、前記低融点金属を前記低温焼結セラミッ
ク材料に対して１０〜８０体積％混合してなる第１セラ
ミック層は、熱伝導性を有する熱放散層として利用でき
る。

【００３８】例えば、少なくとも低融点金属の含有率を
１０体積％とすれば、低融点金属を全く含有しない低温
焼結セラミック基板に比べて２倍程度の熱伝導率が得ら
れ、特に、低融点金属を３０体積％以上含有させれば、
約１０Ｗ／ｍ／ｋ以上の高い熱伝導率が得られる。さら
に、低融点金属を５０体積％以上含有させれば、約５０
Ｗ／ｍ／ｋ以上の高い熱伝導率が得られる。なお、低融
点金属の含有率が８０体積％を超えると、相対的に低温
焼結セラミック材料成分が少なくなり、他の層（特に前
記第２セラミック層）と剥離し易くなる。

【００３９】また、本発明のセラミック組成物におい
て、前記低融点金属を前記低温焼結セラミック材料に対
して３０〜８０体積％混合、焼結すると、高熱伝導性及
び電気伝導性を示すセラミック組成物が得られる。即
ち、本発明のセラミック多層基板において、前記第１セ
ラミック層が、低融点金属を低温焼結セラミック材料に
対して３０〜８０体積％混合してなる層であれば、これ
を高熱伝導性（特に熱伝導率１０Ｗ／ｍ／ｋ以上）及び
電気伝導性を示す導電性熱放散層として利用できる。な
お、熱伝導率が極めて高く、かつ、他の層との接合性に
優れることから、低融点金属の含有量は５０〜６０体積
％がさらに望ましい。

【００４０】また、前記第１セラミック層を熱放散層又
は導電性熱放散層として利用する場合は、この第1セラ
ミック層上に直接半導体ＩＣ等の表面実装部品（ＳＭ
Ｄ）を配置するか、或いは、第1セラミック層と表面実
装部品とをサーマルビアを介して接続することが望まし
い。なお、前記サーマルビアとは、表面実装部品に接続
された一個以上のビアホールであって、このビアホール
中に銅、銀などの熱伝導率の高い物質が充填されてなる
熱伝導性孔である。

【００４１】また、本発明のセラミック組成物におい
て、前記低融点金属を前記低温焼結セラミック材料に対
して１０〜３０体積％混合すると、誘電性及び電気絶縁
性に優れたセラミック組成物が得られる。即ち、本発明
のセラミック多層基板において、前記第1セラミック層
が低融点金属を低温焼結セラミック材料に対して１０〜
３０体積％混合してなる層であれば、これを誘電性及び
絶縁性を示す絶縁性誘電体層として利用できる。

【００４２】前記低融点金属の含有量が１０体積％未満
であると、誘電性が不十分であり、前記低融点金属の含
有量が３０体積％を超えると、電気絶縁性が低下する傾
向にある。なお、誘電率の向上がさらに顕著になり、比
抵抗（絶縁抵抗）もほとんど低下しないことから、低融
点金属の含有量は１５〜２０体積％がさらに望ましい。

【００４３】また、前記第１セラミック層を絶縁性誘電
体層として利用する場合は、その優れた誘電性及び電気
絶縁性を利用して、第１セラミック層にストリップライ
ン、マイクロストリップライン、インダクタ、キャパシ
タ等の受動部品を配することができる。さらに、絶縁性
誘電体層である第１セラミック層を低温焼結セラミック
基板である第２セラミック層で挟み、第２セラミック層
中にグランド導体を設けることが望ましい。

【００４４】なお、本発明において、「電気伝導性」と
は、特に比抵抗が１０^-2Ω・ｃｍ以下であることを意味
し、「絶縁性」とは、特に比抵抗が１０¹¹Ω・ｃｍ以上
であることを意味する。また、「誘電性」とは、低温焼
結セラミック材料の誘電率に比べて大きな誘電率を有し
ていることを意味する。

【００４５】次に、図１〜図３を参照に、熱伝導性、電
気伝導性及び誘電性を説明する。

【００４６】まず、熱伝導性に関して、図１に示すよう
に、低温焼結セラミック材料に対する低融点金属の含有
率を１０体積％以上とすれば、低融点金属を全く含有し
ない場合に比べて熱伝導率は少なくとも２倍に向上す
る。さらに、低融点金属の含有率が３０体積％を超える
と、熱伝導率が１０Ｗ／ｍ／Ｋ以上と極めて大きくな
り、含有率を５０体積％以上とすれば、熱伝導率は５０
Ｗ／ｍ／Ｋ以上となる。

【００４７】一般に、低温焼結セラミック材料自身の熱
伝導率は数〜数十Ｗ／ｍ／Ｋであるのに対して、銅、銀
等の低融点金属の熱伝導率は約４００Ｗ／ｍ／Ｋと極め
て高い。従って、低温焼結セラミック材料と低融点金属
とを混合し、さらに焼結したとき、低温焼結セラミック
材料焼結体中に分散した低融点金属焼結体は熱を伝えや
すいため、この低融点金属を含有したセラミック組成物
全体でみると、熱伝導性が向上することになる。

【００４８】即ち、図１に示すように、低融点金属の含
有率が増えるに連れ、熱伝導率も増えることになるが、
低融点金属の含有量と熱伝導率とは「理論値」に示すよ
うな関係にあるわけではなく、特に、含有率が約３０体
積％を超えると、熱伝導率は極めて高くなる。これは、
低融点金属焼結体の自由電子が熱を効率よく運んでいる
と同時に、低温焼結セラミック焼結体中のフォノンの散
乱が低融点金属焼結体によって抑えられ、フォノンが効
率よく熱を運んでいることによるものと思われる。な
お、図１における「理論値」は、混合則に基づき、熱伝
導率が異なる２つの材料を混合した場合を直列モデル、
並列モデルについて導出した値である。

【００４９】次に、電気伝導率に関して、図2に示すよ
うに、低温焼結セラミック材料に対する低融点金属の含
有率が３０体積％未満の場合は、比抵抗が大きく（特に
１０¹¹Ω・ｃｍ以上）、高い絶縁性を示している。一
方、低融点金属の含有率が３０体積％を超えると、比抵
抗（特に１０^-2Ω・ｃｍ以下）が小さく、高い電気伝導
性を示している。

【００５０】即ち、低融点金属の含有率が焼結後に絶縁
体になるような範囲（３０体積％未満）にあるときは、
低温焼結セラミック材料の焼結体中で、低融点金属の焼
結体同士が互いに電気的に繋がっていない状態になって
おり、一方、低融点金属の含有率が焼結後に導電体とな
るような範囲（３０体積％以上）にあるときは、低融点
金属の焼結体同士が互いに電気的に繋がっている状態に
なっていると考えられる。

【００５１】次に、誘電性に関して、図３に示すよう
に、低温焼結セラミック材料に低融点金属を含有させる
と誘電率が大きくなり、特に、含有率が１０体積％を超
えると誘電率が大きく向上する。

【００５２】一般に、電極面積Ｓ、電極間隔ｄを有する
コンデンサの容量Ｃは、Ｃ＝ε・Ｓ／dで表されるの
で、低融点金属粒子の焼結体の一部が、コンデンサを形
成する電極と電気的に繋がることにより、電極面積Ｓが
大きくなったことに相当するようになり、さらに、低融
点金属の焼結体は良好な導電体であるので、これがコン
デンサの電極間に存在していると、導電体の体積分だけ
電極間隔ｄが狭まったのと同じことになる。従って、見
かけ上、電極面積Ｓが大きくなり、電極間隔ｄが狭まっ
たことになって容量Ｃが大きくなると考えられる。つま
り、低融点金属焼結体が低温焼結セラミック焼結体中に
分散されることで、一見、誘電率εが大きくなったかの
ようになると考えられる。

【００５３】次に、本発明のセラミック組成物の構造状
態を図４を参照に説明する。

【００５４】図４に示すように、酸化バリウム（Ｂａ
Ｏ）−酸化アルミニウム（Ａｌ₂Ｏ₃）−酸化ケイ素（Ｓ
ｉＯ₂）からなるＢＡＳ材料に所定量の銅（Ｃｕ）粉末
を混合し、これを同時焼結すると、酸化バリウム及び酸
化ケイ素からなるガラス成分１中に酸化アルミニウム焼
結体２と銅焼結体３とが分散した状態になる。ここで、
銅焼結体３は、銅粉末の集合体が焼結したより緻密で強
度の大きな多結晶体である。

【００５５】これに対して、例えば、低温焼結セラミッ
ク材料中に、該低温焼結セラミック材料と同時焼結が困
難であるタングステン（融点３３８７℃）やモリブデン
（融点２６１０℃）等の高融点金属を含有せしめ、これ
を例えば温度８００〜１０００℃程度で同時焼成して
も、タングステンやモリブデンは焼結体を十分に形成せ
ず、熱伝導率、電気伝導率、誘電率等を所望の値に設定
するのは難しい。

【００５６】また、アルミナ（焼結温度約１３００℃）
に低融点金属を混合、同時焼成すると、低融点金属が融
解してしまう。さらに、アルミナにモリブデン等の高融
点金属を混合、同時焼成する場合、モリブデンは熱伝導
率が１３８Ｗ／ｍ／ｋと銅、銀、金等の低融点金属に比
べて約３分の１と小さいために、熱伝導率の向上があま
り期待できない。また、アルミナに低融点金属を混合、
同時焼成する場合、誘電率は上昇する可能性があるもの
の、アルミナはもともと誘電率が高く（ε≒２０）、配
線抵抗が大きいため、信号の高速化に限界が生じてしま
う。

【００５７】即ち、ガラス成分１及び酸化アルミニウム
２中に分散する銅焼結体３が、熱伝導性、電気伝導性、
誘電性等の各特性を大きく左右し、銅焼結体３の占める
体積比率を上述したように設定することで、所望の特性
を有するセラミック組成物が得られることになる。

【００５８】次に、本発明のセラミック多層基板を望ま
しい実施の形態に従い説明する。

【００５９】第1の実施の形態 図５、図６及び図７を参照に、本発明のセラミック多層
基板による第１の実施の形態を説明する。

【００６０】本実施の形態によるセラミック多層基板１
０は、実装部品を固定するためのダイボンディング用パ
ッド１３、ワイヤボンディング用パッド１４ａ及び１４
ｂを有する低温焼結セラミック基板１２ａと、ビアホー
ル１５ａを有するセラミック層１１と、ビアホールを有
する低温焼結セラミック基板１２ｂと、ビアホール１５
ａ、インダクタ用電極１６ａ、及び、キャパシタ用電極
１７ａを有する低温焼結セラミック基板１２ｃと、イン
ダクタ用電極１６ｂ及びキャパシタ用電極１７ｂを有す
る低温焼結セラミック基板１２ｄと、外部接続用電極１
８ａ及び１８ｂを有する低温焼結セラミック基板１２ｅ
とを積層、焼成してなるＬＣ内蔵セラミック多層基板で
ある。

【００６１】さらに詳しくは、ワイヤボンディング用パ
ッド１４ａは、キャパシタ用電極１７ａ及び１７ｂによ
って形成されるキャパシタと接続され、ワイヤボンディ
ング用パッド１４ｂは、インダクタ用電極１６ａ及び１
６ｂによって形成されるインダクタと接続される。ま
た、ワイヤボンディング用パッド１４ａは、一方がセラ
ミック層１１及び低温焼結セラミック基板１２ｂに形成
されたビアホールを介してキャパシタ用電極１７ａに接
続され、他方は、セラミック層１１、低温焼結セラミッ
ク基板１２ｂ及び低温焼結セラミック基板１２ｃに形成
されたビアホールを介してキャパシタ用電極１７ｂに接
続される。また、ワイヤボンディング用パッド１４ｂ
は、一方がセラミック層１１及び低温焼結セラミック基
板１２ｂに形成されたビアホールを介してインダクタ用
電極１６ａに接続され、他方は、セラミック層１１、低
温焼結セラミック基板１２ｂ及び低温焼結セラミック基
板１２ｃに形成されたビアホールを介してインダクタ用
電極１６ｂに接続される。

【００６２】ここで、低温焼結セラミック基板１２ａ〜
１２ｅは、低温焼結セラミック材料をシート状に成形し
た基板であり、セラミック層１１は、低温焼結セラミッ
ク材料に対して低融点金属を３０〜８０体積％混合して
なる層である。即ち、セラミック層１１は前記第１セラ
ミック層に相当し、低温焼結セラミック基板１２ａ〜１
２ｅは前記第２セラミック層に相当する。なお、焼成
は、各基板及び層を積層し、圧着した後、還元性雰囲気
中（例えばＮ₂雰囲気中）、例えば８００℃〜１０００
℃（例えば９７０℃）で行うことができる（以下、同
様）。

【００６３】例えば、低温焼結セラミック基板１２ａ〜
１２ｅをＢＡＳ材料を主成分とする基板とし、かつ、セ
ラミック層１１を平均粒径１〜１０μｍのＣｕ粉末をＢ
ＡＳ材料に対して３０〜８０体積％混合してなる層とす
れば、セラミック層１１は、特に熱伝導率１０Ｗ／ｍ／
ｋ以上の優れた熱伝導性を有し、かつ、比抵抗１０^-3Ω
・ｃｍ以下の優れた電気伝導性を有する導電性熱放散層
となる。つまり、実装部品（図示省略）の動作に伴う熱
量がセラミック層１１から順次放散されるので、セラミ
ック層１１を有しない場合に比べて半導体ＩＣ等の実装
部品の温度上昇が抑えられ、その動作安定性が向上す
る。

【００６４】より具体的には、図５及び図６に示した構
成のセラミック多層基板において、セラミック層１１
を、平均粒径２μｍのＣｕ粉末をＢＡＳ材料に対して６
０体積％混合してなる層とする場合、実装部品の動作に
伴う熱量が低温焼結セラミック基板１２ａを介してセラ
ミック層１１に伝搬し、これを放散するために、セラミ
ック層１１を有しない場合に比べて、半導体ＩＣの温度
上昇を３０℃程度抑えることができる。

【００６５】また、キャパシタやインダクタ等の受動部
品は、セラミック層１１を介して実装部品とは反対側に
配されているので、実装部品による熱の影響を受けるこ
とが少なく、高周波特性の変動が少ない安定性に優れた
受動部品となる。また、８００〜１０００℃程度で焼結
を行うことができるので、インダクタ用電極やキャパシ
タ用電極として、銅や銀などの比抵抗の小さな金属を用
いることができ、小さな温度係数を有すると共に低損失
の共振回路を形成できる。

【００６６】さらに、セラミック層１１の主成分は、低
温焼結セラミック基板１２ａ〜１２ｅの主成分と同様の
ＢＡＳ材料であるので、セラミック層１１−低温焼結セ
ラミック基板１２ａ〜１２ｅ間での相互拡散が少なく基
板特性に優れ、かつ、熱放散性を有するセラミック層１
１と低温焼結セラミック基板１２ａ〜１２ｅとの接着性
が向上して、高い基板強度を有するセラミック多層基板
となる。

【００６７】なお、本実施の形態において、セラミック
層１１は高い熱放散性と共に電気伝導性を有しているの
で、図７（Ｄ）に示すように、セラミック層１１におけ
るビアホール１５ａは、絶縁材料１９中に導伝材料２０
を充填した構成とするのが良い。このビアホール１５ａ
は、図７（Ａ）に示すように、セラミック層１１に孔２
８ａを開けた後、図７（Ｂ）に示すように、孔２８ａ中
に絶縁材料１９を充填し、さらに、図７（Ｃ）に示すよ
うに、絶縁材料１９中に孔２８ｂを開けた後、孔２８ｂ
に導電材料を充填することによって、図７（Ｄ）に示す
ような構成のビアホール１５ａを形成できる。

【００６８】第２の実施の形態 図８を参照に、本発明のセラミック多層基板による第２
の実施の形態を説明する。

【００６９】本実施の形態によるセラミック多層基板２
１は、低温焼結セラミック材料と低融点金属とからなる
セラミック層２６ａ及び２６ｂと、キャパシタ１７及び
インダクタ１８を内蔵した低温焼結セラミック基板２７
ａとを積層し、さらに焼成してなるＬＣ内蔵セラミック
多層基板である。

【００７０】セラミック層２６ａ表面には、半導体ＩＣ
等の実装部品２２が設けられており、実装部品２２は、
ワイヤ２４及びワイヤボンディング用パッド２３ａ及び
２３ｂを介して、キャパシタ１７、インダクタ１８の一
端にそれぞれ接続されており、キャパシタ１７及びイン
ダクタ１８の他端は外部接続用端子２５ａ、２５ｂにそ
れぞれ接続されている。

【００７１】ここで、低温焼結セラミック基板２７ａ
は、低温焼結セラミック材料をシート状に成形した基板
であり、セラミック層２６ａ及び２６ｂは、低温焼結セ
ラミック材料に対して低融点金属を３０〜８０体積％混
合してなる導電性熱放散層である。即ち、セラミック層
２６ａ及び２６ｂは前記第１セラミック層に相当し、低
温焼結セラミック基板２７ａは前記第２セラミック層に
相当する。

【００７２】さらに、セラミック層２６ａ及び２６ｂ
は、それぞれ低温焼結セラミック材料中の低融点金属の
含有率に勾配を付した層である。例えば、セラミック層
２６ａをＢＡＳ材料に対してＣｕを７０体積％混合して
なる層とし、セラミック層２６ｂをＢＡＳ材料に対して
Ｃｕを３０体積％混合してなる層とし、低温焼結セラミ
ック基板２７ａをＢＡＳ材料を主成分とする基板とすれ
ば、これらを積層し、さらに焼成する際には、セラミッ
ク層２６ａとセラミック層２６ｂとの間、かつ、セラミ
ック層２６ｂと低温焼結セラミック基板２７ａとの間の
熱膨張収縮率差による剥離が抑制され、基板強度が極め
て大きくなる。また、実装部品２２とセラミック層２６
ａが直接に接しているので、実装部品２２の動作に伴う
熱量がセラミック層２６ａ及び２６ｂによって効率よく
発散され、基板特性に優れたセラミック多層基板が得ら
れる。

【００７３】また、第１の実施の形態と同様に、セラミ
ック層２６ａ及び２６ｂを平均粒径１〜１０μｍのＣｕ
をＢＡＳ材料に対して３０〜８０体積％混合してなる層
とすれば、特に熱伝導率１０Ｗ／ｍ／ｋ以上の優れた導
電性を有し、かつ、比抵抗１０^-3Ω・ｃｍ以下の優れた
電気伝導性を有する導電性熱放散層が得られる。特に、
高い熱放散性を有するセラミック層２６ａ及び２６ｂを
２層にわたって実装部品の真下に有しているので、熱放
散性が極めて優れる。また、セラミック層２６ａ及び２
６ｂの主成分は、低温焼結セラミック基板２７ａの主成
分と同様のＢＡＳ材料であるので、セラミック層２６ａ
及び２６ｂ−低温焼結セラミック基板２７ａ間の成分の
相互拡散が少なく、基板特性に優れ、かつ、セラミック
層２６ａ及び２６ｂと低温焼結セラミック基板２７ａと
の接合が良く、基板強度が高い。

【００７４】さらに、キャパシタ１７及びインダクタ１
８はセラミック層２６ａ及び２６ｂを介して実装部品２
２とは反対側に形成されているので、実装部品２２によ
る熱の影響を受けることが少なく、高周波特性の変動が
少なく安定性に優れた受動部品となる。また、インダク
タ用電極やキャパシタ用電極として、銅や銀などの比抵
抗の小さな低融点金属を用いることができ、小さな温度
係数を有すると共に低損失の共振回路を形成できる。

【００７５】なお、本実施の形態においても、セラミッ
ク層２６ａ及び２６ｂに形成するビアホールは、図７に
示したように、絶縁材料１９中に導電材料２０を充填し
た構成とするのが良い。

【００７６】第３の実施の形態 図９を参照に、本発明のセラミック多層基板による第３
の実施の形態を説明する。

【００７７】本実施の形態によるセラミック多層基板３
１は、低温焼結セラミック基板２７ｂと、低温焼結セラ
ミック材料と低融点金属とからなるセラミック層２６ｃ
と、キャパシタ１７及びインダクタ１８を内蔵した低温
焼結セラミック基板２７ｃとを積層し、さらに焼成して
なるＬＣ内蔵セラミック多層基板である。

【００７８】低温焼結セラミック基板２７ｂの表面に
は、半導体ＩＣ等の実装部品２２が設けられており、実
装部品２２は、ワイヤ２４及びワイヤボンディング用パ
ッド２３ａ及び２３ｂを介して、キャパシタ１７、イン
ダクタ１８の一端にそれぞれ接続されている。さらに、
キャパシタ１７及びインダクタ１８の他端は外部接続用
端子２５ａ、２５ｂにそれぞれ接続されている。

【００７９】ここで、低温焼結セラミック基板２７ｂ及
び２７ｃは、低温焼結セラミック材料をシート状に成形
した基板であり、セラミック層２６ｃは、低温焼結セラ
ミック材料に対して低融点金属を３０〜８０体積％混合
してなる導電性熱放散層である。即ち、セラミック層２
６ｃは前記第１セラミック層に相当し、低温焼結セラミ
ック基板２７ｂ及び２７ｃは前記第２セラミック層に相
当する。

【００８０】例えば、セラミック層２６ｃを平均粒径１
〜１０μｍのＣｕをＢＡＳ材料に対して３０〜８０体積
％混合してなる層とすれば、特に、熱伝導率１０Ｗ／ｍ
／ｋ以上の優れた熱伝導性を有し、かつ、比抵抗１０^-3
Ω・ｃｍ以下の優れた電気伝導性を有する導電性熱放散
層となる。また、セラミック層２６ｃの主成分は、低温
焼結セラミック基板２７ｂ及び２７ｃの主成分と同様の
ＢＡＳ材料であるので、セラミック層２６ｃ−低温焼結
セラミック基板２７ｂ及び２７ｃ間での成分の相互拡散
が少なく基板特性に優れ、かつ、セラミック層２６ｃと
低温焼結セラミック基板２７ｂ及び２７ｃとの接合が良
く基板強度が高い。

【００８１】さらに、キャパシタ１７及びインダクタ１
８は、セラミック層２６ａ及び２６ｂを介して実装部品
２２とは反対側に形成されているので、実装部品２２の
動作に伴う発熱の影響を受けることが少なく、特性変動
が少なく安定性に優れた受動部品となる。また、インダ
クタ用電極やキャパシタ用電極として、銅や銀などの比
抵抗の小さな低融点金属を用いることができ、小さな温
度係数を有すると共に低損失の共振回路を形成できる。

【００８２】なお、本実施の形態においても、セラミッ
ク層２６ｃに形成するビアホールは、図７に示したよう
に、絶縁材料１９中に導電材料２０を充填した構成とす
るのが良い。

【００８３】第４の実施の形態 図１０を参照に、本発明のセラミック多層基板による第
４の実施の形態を説明する。

【００８４】本実施の形態によるセラミック多層基板３
２は、低温焼結セラミック材料と低融点金属とからなる
セラミック層２６ｄと、キャパシタ１７及びインダクタ
１８を内蔵した低温焼結セラミック基板２７ｄとを積層
し、さらに焼成してなるＬＣ内蔵セラミック多層基板で
ある。但し、低温焼結セラミック基板２７ｄにはキャビ
ティ３３が形成されており、半導体ＩＣ等の実装部品２
２は、キャビティ３３内に設けられている。

【００８５】また、実装部品２２は、ワイヤ２４及びワ
イヤボンディング用パッド２３ａ及び２３ｂを介して、
キャパシタ１７、インダクタ１８の一端にそれぞれ接続
されている。さらに、キャパシタ１７及びインダクタ１
８の他端は、同じく低温焼結セラミック基板２７ｄ表面
の外部接続用端子２５ａ、２５ｂにそれぞれ接続されて
いる。

【００８６】ここで、低温焼結セラミック基板２７ｄ
は、低温焼結セラミック材料をシート状に成形した基板
であり、セラミック層２６ｄは、低温焼結セラミック材
料に対して低融点金属を３０〜８０体積％混合してなる
導電性熱放散層である。即ち、セラミック層２６ｄは前
記第１セラミック層に相当し、低温焼結セラミック基板
２７ｄは前記第２セラミック層に相当する。

【００８７】例えば、低温焼結セラミック層２６ｄをＢ
ＡＳ材料を主成分とする基板とし、セラミック層２６ｄ
を平均粒径１〜１０μｍのＣｕをＢＡＳ材料に対して３
０〜８０体積％混合してなる層とすれば、セラミック層
２６ｄは、特に熱伝導率１０Ｗ／ｍ／ｋ以上の優れた熱
伝導性を有し、かつ、比抵抗１０^-3Ω・ｃｍ以下の優れ
た電気伝導性を有する導電性熱放散層となる。また、セ
ラミック層２６ｄの主成分は、低温焼結セラミック基板
２７ｂ及び２７ｃの主成分と同様のＢＡＳ材料であるの
で、セラミック層２６ｄ−低温焼結セラミック基板２７
ｄ間での成分の相互拡散が少なく基板特性に優れ、か
つ、セラミック層２６ｄと低温焼結セラミック基板２７
ｄとの接合が良く基板強度が高い。

【００８８】さらに、実装部品２２は熱伝導性に優れた
セラミック層２６ｄに直接に配置されているので、動作
安定性に優れている。また、インダクタ用電極やキャパ
シタ用電極として、銅や銀などの比抵抗の小さな低融点
金属を用いることができ、小さな温度係数を有すると共
に低損失のＬＣ共振回路を形成できる。また、本実施の
形態においては、セラミック層２６ｄには、ビアホール
が必ずしも必要でなく、その製造工程が簡略化でき、ま
た、キャビティ３３内に実装部品２２を配しているの
で、小型化が達成されている。

【００８９】第５の実施の形態 図１１を参照に、本発明のセラミック多層基板による第
５の実施の形態を説明する。

【００９０】本実施の形態によるセラミック多層基板３
４は、低温焼結セラミック材料と低融点金属とからなる
セラミック層２６ｅと、キャパシタ１７及びインダクタ
１８を内蔵した低温焼結セラミック基板２７ｅとを積層
し、さらに焼成してなるＬＣ内蔵セラミック多層基板で
ある。

【００９１】セラミック層２６ｅの表面には、半導体Ｉ
Ｃ等の実装部品２２が直接配置されており、実装部品２
２は、ワイヤ２４及びワイヤボンディング用パッド２３
ａ及び２３ｂを介して、キャパシタ１７、インダクタ１
８の一端にそれぞれ接続されている。さらに、キャパシ
タ１７及びインダクタ１８の他端は、それぞれ外部接続
用端子２５ａ、２５ｂに接続されている。

【００９２】ここで、低温焼結セラミック基板２７ｅ
は、低温焼結セラミック材料をシート状に成形した基板
であり、セラミック層２６ｅは、低温焼結セラミック材
料に対して低融点金属を３０〜８０体積％混合してなる
導電性熱放散層である。即ち、セラミック層２６ｅは前
記第１セラミック層に相当し、低温焼結セラミック基板
２７ｅは前記第２セラミック層に相当する。

【００９３】例えば、低温焼結セラミック基板２７ｅ
を、ＢＡＳ材料を主成分とする基板とし、セラミック層
２６ｅを、平均粒径１〜１０μｍの低融点金属をＢＡＳ
材料に対して３０〜８０体積％混合してなる層とすれ
ば、セラミック層２６ｅは、特に熱伝導率１０Ｗ／ｍ／
ｋ以上の優れた熱伝導性を有し、かつ、比抵抗１０^-3Ω
・ｃｍ以下の優れた電気伝導性を有する導電性熱放散層
となる。また、セラミック層２６ｅの主成分は、低温焼
結セラミック基板２７ｅの主成分と同様のＢＡＳ材料で
あるので、セラミック層２６ｅ−低温焼結セラミック基
板２７ｅの間での成分の相互拡散が少なく基板特性に優
れ、かつ、セラミック層２６ｅと低温焼結セラミック基
板２７ｅとの接合が良く基板強度が高い。

【００９４】さらに、キャパシタ１７及びインダクタ１
８はセラミック層２６ｅを介して実装部品２２とは反対
側に形成されているので、実装部品２２の動作に伴う熱
の影響を受けることが少なく、特性変動の少ない安定性
に優れた受動部品となる。また、インダクタ用電極やキ
ャパシタ用電極として、銅や銀などの比抵抗の小さな低
融点金属を用いることができ、小さな温度係数を有する
と共に低損失の共振回路を形成できる。

【００９５】なお、本実施の形態においても、セラミッ
ク層２６ｅに形成するビアホールは、図７に示したよう
に、絶縁材料１９中に導電材料２０を充填した構成とす
るのが良い。

【００９６】第６の実施の形態 図１２を参照に、本発明のセラミック多層基板による第
６の実施の形態を説明する。

【００９７】本実施の形態によるセラミック多層基板３
５は、サーマルビア３６を有する低温焼結セラミック基
板２７ｆと、低温焼結セラミック材料と低融点金属とか
らなるセラミック層２６ｆと、キャパシタ１７及びイン
ダクタ１８を内蔵した低温焼結セラミック基板２７ｇと
を積層し、さらに焼成してなるＬＣ内蔵セラミック多層
基板である。

【００９８】また、低温焼結セラミック基板２７ｆの表
面には、半導体ＩＣ等の実装部品２２が設けられてお
り、実装部品２２は、ワイヤ２４及びワイヤボンディン
グ用パッド２３ａ及び２３ｂを介して、キャパシタ１
７、インダクタ１８の一端にそれぞれ接続されている。
さらに、キャパシタ１７及びインダクタ１８の他端は、
それぞれ外部接続用端子２５ａ、２５ｂに接続されてい
る。但し、実装部品２２は、Ｃｕ、Ａｇ等の熱伝導性の
高い材料３７を充填してなるサーマルビア３６を介して
高い熱放散性を有するセラミック層２６ｆに接続されて
いる。

【００９９】ここで、低温焼結セラミック基板２７ｆ及
び２７ｇは、低温焼結セラミック材料をシート状に成形
した基板であり、セラミック層２６ｆは、低温焼結セラ
ミック材料に対して低融点金属を３０〜８０体積％混合
してなる導電性熱放散層である。即ち、セラミック層２
６ｆは前記第１セラミック層に相当し、低温焼結セラミ
ック基板２７ｆ及び２７ｇは前記第２セラミック層に相
当する。

【０１００】さらに、低温焼結セラミック基板２７ｆ及
び２７ｇをＢＡＳ材料を主成分とした基板とし、セラミ
ック層２６ｆを平均粒径１〜１０μｍの低融点金属をＢ
ＡＳ材料に対して３０〜８０体積％混合してなる層とす
れば、特に熱伝導率１０Ｗ／ｍ／ｋ以上の優れた熱伝導
性を有し、かつ、比抵抗１０^-3Ω・ｃｍ以下の優れた電
気伝導性を有する導電性熱放散層とすることができる。
また、セラミック層２６ｆの主成分は、低温焼結セラミ
ック基板２７ｆ及び２７ｇの主成分と同様のＢＡＳ材料
であるので、セラミック層２６ｆ−低温焼結セラミック
基板２７ｆ及び２７ｇ間での成分の相互拡散が少なく基
板特性に優れ、かつ、セラミック層２６ｆと低温焼結セ
ラミック基板２７ｆ及び２７ｇとの接合が良く基板強度
が高い。

【０１０１】さらに、キャパシタ１７及びインダクタ１
８は、低温焼結セラミック基板２７ｆ及びセラミック層
２６ｆを介して実装部品２２とは反対側に形成されてい
るので、実装部品２２の動作に伴う熱の影響を受けるこ
とが少なく、特性変動が少なく、安定性に優れた受動部
品となる。また、インダクタ用電極やキャパシタ用電極
として、銅や銀などの比抵抗の小さな低融点金属を用い
ることができ、小さな温度係数を有すると共に低損失の
共振回路を形成できる。

【０１０２】なお、本実施の形態においても、セラミッ
ク層２６ｆに形成するビアホールは、図７に示したよう
に、絶縁材料１９中に導電材料２０を充填した構成とす
るのが良い。

【０１０３】第７の実施の形態 図１３を参照に、本発明のセラミック多層基板による第
７の実施の形態を説明する。

【０１０４】本実施の形態によるセラミック多層基板３
８は、低融点金属を低温焼結セラミック材料に対して３
０〜８０体積％混合してなるセラミック層１１の代わり
に、低融点金属を低温焼結セラミック材料に対して１０
〜３０体積％混合してなるセラミック層３９を用いた以
外は、実質的に第１の実施の形態と同様の構成である。

【０１０５】即ち、低温焼結セラミック基板１２ａ〜１
２ｅは、低温焼結セラミック材料をシート状に成形した
基板であり、セラミック層３９は低温焼結セラミック材
料に対して低融点金属を１０〜３０体積％混合してなる
絶縁性誘電体層である。即ち、セラミック層３９は前記
第１セラミック層に相当し、低温焼結セラミック基板１
２ａ〜１２ｅは前記第２のセラミック層に相当する。な
お、焼成は、前述と同様に、各基板及び層を積層、圧着
した後、還元性雰囲気中（例えばＮ₂雰囲気中）、８０
０℃〜１０００℃（例えば９７０℃）で行うことができ
る。

【０１０６】例えば、セラミック層３９を、平均粒径１
〜１０μｍのＣｕをＢＡＳ材料に対して１０〜３０体積
％混合してなる層とすれば、特に誘電率εｒ＝１０以上
の優れた誘電性を有し、かつ、比抵抗１０¹¹Ω・ｃｍ以
上の優れた絶縁性を有する絶縁性誘電体層となる。さら
に、セラミック層３９を有しない場合に比べて半導体Ｉ
Ｃ等の実装部品（図示省略）の温度上昇が抑えられ、そ
の動作安定性が向上する。また、セラミック層３９の主
成分は、低温焼結セラミック基板１２ａ〜１２ｅの主成
分と同様のＢＡＳ材料であるので、セラミック層３９−
低温焼結セラミック基板１２ａ〜１２ｅ間での成分の相
互拡散が少なく、かつ、セラミック層３９と低温焼結セ
ラミック基板１２ａ〜１２ｅとの接着性が向上して高い
基板強度が得られる。

【０１０７】具体的には、図１３に示した構成のセラミ
ック多層基板３８において、セラミック層３９が、ＢＡ
Ｓ材料中に平均粒径２μｍのＣｕ粉末をＢＡＳ材料に対
して２０体積％混合してなる場合、実装部品の動作に伴
う熱量が低温焼結セラミック基板１２ａを介してセラミ
ック層３９に伝搬し、セラミック層３９にてこれを放散
するために、セラミック層３９を有しない場合に比べ
て、半導体ＩＣの温度上昇を１５℃程度抑えることがで
きる。

【０１０８】また、インダクタ用電極やキャパシタ用電
極として、銅や銀などの比抵抗の小さな低融点金属を用
いることができ、小さな温度係数を有すると共に低損失
の回路を形成できる。

【０１０９】さらに、図１０に示した第４の実施の形態
によるセラミック多層基板３２、図１１に示した第５の
実施の形態によるセラミック多層基板３４、及び、図１
２に示した第６の実施の形態によるセラミック多層基板
３５において、各セラミック層２６ｄ、２６ｅ及び２６
ｆを、平均粒径１〜１０μｍのＣｕをＢＡＳ材料に対し
て１０〜３０体積％混合してなるセラミック層として
も、半導体ＩＣ等の実装部品２２が直接に、或いはサー
マルビアを介して間接的に各セラミック層に接続されて
いるので、実装部品の温度上昇を抑えることができる。

【０１１０】例えば、セラミック基板３２、３４及び３
５において、セラミック層２６ｄ、２６ｅ及び２６ｆ
を、ＢＡＳ材料に対してＣｕを２０体積％混合してなる
セラミック層に置き換えると、該セラミック層を有しな
い場合に比べて、実装部品の温度を２０℃程度下げるこ
とができる。また、ＢＡＳ材料に対してＣｕを１０体積
％混合してなるセラミック層に置き換えても、実装部品
の温度を１０℃程度下げることができ、ＢＡＳ材料に対
してＣｕを３０体積％混合してなるセラミック層に置き
換えれば、実装部品の温度上昇を２５℃程度下げること
ができる。

【０１１１】第８の実施の形態 図１４及び図１５を参照に、本発明のセラミック多層基
板による第８の実施の形態を説明する。

【０１１２】本実施の形態によるセラミック多層基板４
０は、低温焼結セラミック基板４２ａと、グランド電極
４３ａを有する低温焼結セラミック基板４２ｂと、低温
焼結セラミック基板４２ｃと、セラミック層４１ａと、
ミアンダ状のストリップライン４４を有するセラミック
層４１ｂと、セラミック層４１ｃと、低温焼結セラミッ
ク基板４２ｄと、グランド電極４３ｂを有する低温焼結
セラミック基板４２ｅと、低温焼結セラミック基板４２
ｆとを積層し、さらに焼結してなるチップ多層ディレイ
ラインである。また、グランド電極４３ａ、４３ｂは外
部接続用電極４６ａ、４６ｂにそれぞれ接続され、スト
リップライン４４の一端は外部接続用電極４５ａ、他端
は外部接続用電極４５ｂにそれぞれ接続される。

【０１１３】ここで、低温焼結セラミック基板４２ａ〜
４２ｆは、低温焼結セラミック材料をシート状に成形し
た基板であり、セラミック層４１ａ、４１ｂ及び４１ｃ
は、低温焼結セラミック材料に対して低融点金属を１０
〜３０体積％混合してなる絶縁性誘電体層である。即
ち、セラミック層４２ａ、４２ｂ及び４２ｃは前記第１
セラミック層に相当し、低温焼結セラミック基板４２ａ
〜４２ｆは前記第２のセラミック層に相当する。

【０１１４】セラミック多層基板４０において、例え
ば、ＢＡＳ材料を主成分とする低温焼結セラミック基板
４２ａ〜４２ｆと、ＢＡＳ材料に対して平均粒径２μｍ
のＣｕを２０体積％混合してなるセラミック層４１ａ〜
４１ｃとを積層し、さらに圧着して、外部接続用電極４
５ａ、４５ｂ、４６ａ及び４６ｂを印刷した後、Ｎ₂雰
囲気中、９７０℃で焼成する場合、低温焼結セラミック
材料だけを焼成した場合の誘電率εｒが６．１であるの
に対し、セラミック層４１ａ〜４１ｃの見かけの誘電率
εｒは２０となり、チップの厚みは図１８に示した従来
のものと同じであるにもかかわらず、遅延時間が約１．
７倍となり、特性インピーダンスは５０Ωとほとんど変
わらないチップ多層ディレイラインが得られる。

【０１１５】また、セラミック多層基板４０は、低温焼
結セラミック材料に本来内部配線として同時焼結する粉
末状の低融点金属を混合し、シート状に成形したセラミ
ック層４１ａ〜４１ｃを、低温焼結セラミック材料から
なる低温焼結セラミック基板４２ａ〜４２ｆと積層し、
焼成してなるので、誘電率の異なる低温焼結セラミック
基板−セラミック層間で、成分の相互拡散や熱膨張収縮
率差による亀裂やボイドが発生せず、基板強度の高いセ
ラミック多層複合部品を作製することができる。さら
に、低温焼結セラミック材料に低融点金属を混合してな
るセラミック層４１ａ〜４１ｃは、低温焼結セラミック
材料のみで形成したセラミック基板に比べて、見かけの
誘電率が約２．５〜３倍となり、電気的にはあたかも一
般的な高誘電体と同じ振る舞いを示す。

【０１１６】従って、本実施の形態に示したように、こ
れをチップ多層ディレイラインに応用することにより、
セラミック多層デバイスの小型化、遅延時間の増大化が
達成できる。さらに、セラミック層４１ａ〜４１ｃは熱
放散性を有しているので、インダクタやキャパシタの自
己発熱による特性の変動が抑えられる。

【０１１７】第９の実施の形態 図１６及び図１７を参照に、本発明のセラミック多層基
板による第９の実施の形態を説明する。

【０１１８】本実施の形態によるセラミック多層基板５
０は、低温焼結セラミック基板５２ａと、グランド電極
５３ａを有する低温焼結セラミック基板５２ｂと、低温
焼結セラミック基板５２ｃと、キャパシタ用電極５４ａ
及び５４ｂを有するセラミック層５１ａと、インダクタ
用電極５５を有するセラミック層５１ｂと、キャパシタ
用電極５４ｃ及び５４ｄを有するセラミック層５１ｃ
と、低温焼結セラミック基板５２ｄと、グランド電極５
３ｂを有する低温焼結セラミック基板５２ｅと、低温焼
結セラミック基板５２ｆとを積層し、さらに焼結してな
るチップ多層ＬＣフィルタである。また、グランド電極
５３ａ及び５３ｂは外部接続用電極５６ａ及び５６ｂに
それぞれ接続され、キャパシタ用電極５４ａ、５４ｂ、
５４ｃ及び５５ｄは外部接続用電極５７ａ、外部接続用
電極５７ｂ等に接続される。

【０１１９】ここで、低温焼結セラミック基板５２ａ〜
５２ｆは、低温焼結セラミック材料をシート状に成形し
た基板であり、セラミック層５１ａ〜５１ｃは、低温焼
結セラミック材料に対して低融点金属を１０〜３０体積
％混合してなる絶縁性誘電体層である。即ち、セラミッ
ク層５２ａ〜５２ｃは前記第１セラミック層に相当し、
低温焼結セラミック基板５２ａ〜５２ｆは前記第２のセ
ラミック層に相当する。

【０１２０】セラミック多層基板５０において、例え
ば、ＣａＺｒＯ₃５０重量％とガラス成分５０重量％と
からなる低温焼結セラミック基板５２ａ〜５２ｆと、該
セラミック材料に対して平均粒径２μｍのＣｕを２０体
積％混合してなるセラミック層５１ａ、５１ｂ及び５１
ｃとを積層し、さらに圧着して、外部接続用電極５６
ａ、５６ｂ、５７ａ及び５７ｂを印刷した後、Ｎ₂雰囲
気中、９７０℃で焼成する場合、低温焼結セラミック材
料だけ焼成した場合の誘電率εｒが２０であるのに対
し、セラミック層５１ａ〜５１ｃの見かけの誘電率εｒ
は１６０となる。また、該低温焼結セラミック材料のみ
を焼成した場合のバンドパスフィルタ（ＬＣフィルタ）
の中心周波数はおおよそ９００ＭＨｚであるのに対し
て、同じチップサイズで中心周波数は５５０ＭＨｚ程度
に設定できる。

【０１２１】また、セラミック多層基板５０は、低温焼
結セラミック材料に本来内部配線として同時焼結する粉
末状の低融点金属を混合し、シート状に成形したセラミ
ック層５１ａ〜５１ｃを、低温焼結セラミック基板と積
層、焼成してなるので、誘電率の異なる低温焼結セラミ
ック基板−セラミック層間で、成分の相互拡散や熱膨張
収縮率差による亀裂やボイドが発生せず、基板強度の大
きなセラミック多層複合部品を作製できる。さらに、低
温焼結セラミック材料に低融点金属を混合してなるセラ
ミック層５１ａ〜５１ｃは、低温焼結セラミック材料の
みで形成したセラミック基板に比べて、見かけの誘電率
が約２．５〜３倍となり、電気的にはあたかも一般的な
高誘電体と同じ振る舞いを示す。

【０１２２】従って、本実施の形態に示したように、こ
れをチップ多層ＬＣフィルタに応用することにより、セ
ラミック多層デバイスの小型化、周波数帯域の拡大が達
成できる。また、特にインダクタを低誘電率の低温焼結
セラミック基板部分に形成すれば、キャパシタとの結合
を抑えることができる。さらに、セラミック層５１ａ〜
５１ｃは熱放散性を有しているので、インダクタやキャ
パシタの自己発熱による特性の変動が抑えられる。

【０１２３】以上、本発明を実施の形態について説明し
たが、本発明はこれらの実施の形態に限定されるもので
はない。

【０１２４】例えば、上述した実施の形態のように、低
温焼結セラミック材料と低融点金属とからなるセラミッ
ク層はセラミックグリーンシートとして利用してもよい
が、必要な箇所にのみ塗布、印刷等することにより、セ
ラミック多層基板を形成してもよい。

【０１２５】また、例えば、低融点金属を低温焼結セラ
ミック材料に対して１０〜３０体積％混合してなる絶縁
性誘電体層と、低融点金属を低温焼結セラミック材料に
対して３０〜８０体積％混合してなる導電性熱放散層と
を積層し、さらに焼結してなるセラミック多層基板を構
成してもよい。この場合、前記絶縁性誘電体層にインダ
クタ、キャパシタ、ストリップライン等の受動部品を配
し、半導体ＩＣ等の実装部品を前記導電性熱放散層に直
接或いはサーマルビアを介して接続するといった構造が
考えられる。

【０１２６】また、各実施の形態では、低融点金属とし
てＣｕを用い、これをＢＡＳ材料やＣａＺｒＯ₃−ガラ
ス成分材料等の低温焼結セラミック材料に混合したもの
を例にとって説明したが、例えば、９００℃程度で焼結
する低温焼結セラミック材料とＡｇとの混合系でも同様
の効果がある。

【０１２７】また、本発明のセラミック多層基板の用途
は、チップ多層ディレイラインやチップ多層ＬＣフィル
タに限定されるものではなく、例えば、デュプレクサ等
の誘電体フィルタ、弾性表面波フィルタ等の多層デバイ
スや、ＶＣＯやＰＬＬ等の多層モジュール、セラミック
パッケージなど、種々の応用用途に適用できる。

【０１２８】

【実施例】以下、本発明のセラミック組成物を具体的な
実施例に基づいて説明する。

【０１２９】本実施例では、低融点金属と低温焼結セラ
ミック材料とを混合し、さらに焼成したセラミック層に
ついて、熱伝導率、電気伝導率、誘電率を測定した。

【０１３０】各例においては、ＢＡＳ材料の粉砕を主な
目的とした１次調合として、ＢＡＳ粉末を粉砕し、これ
を有機溶剤（トルエン＋エキネン）と混合した。次い
で、有機バインダと低融点金属の混合を目的とした２次
調合で、１次調合したものに有機バインダ（ポリビニル
ブチラート）と粉末状低融点金属と可塑剤（ジ−ｎ−ブ
チルフタレート）とを加えて混合し、スラリーを得て、
ドクターブレード法によりセラミックグリーンシートを
成形した。次いで、セラミックグリーンシートを８００
〜１０００℃で焼成してセラミック基板を得た。

【０１３１】＜熱伝導性について＞例１ 低融点金属を含有せず、ＢＡＳ材料のみで作製したセラ
ミック基板について、熱伝導率を測定した。その測定結
果を下記表１及び図１に示す。

【０１３２】例２〜例１１ 下記表１に示した種類、ＢＡＳ材料に対する含有率、平
均粒径を有する低融点金属を用い、ＢＡＳ材料に対して
低融点金属を所定の割合で混合し、焼成してなるセラミ
ック基板について熱伝導率を測定した。その測定結果を
下記表１に併せて示し、また、低融点金属の含有率によ
る熱伝導率の変化を図１にグラフ化した。

【０１３３】

【表１】

【０１３４】表１及び図１から、ＢＡＳ材料にＣｕやＡ
ｇを含有すると、低融点金属を全く含有しない場合（熱
伝導率＝２．５Ｗ／ｍ／ｋ）に比べて熱伝導率が向上し
ている。ＣｕやＡｇの含有率が３０体積％未満であると
熱伝導率はやや低いが、ＣｕやＡｇの含有率が３０体積
％以上であると、熱伝導率が約１０Ｗ／ｍ／ｋ以上にな
り、さらに含有率が５０体積％以上になると、熱伝導率
は約５０Ｗ／ｍ／ｋ以上の優れた熱伝導性を発揮してい
ることが分かる。また、平均粒径が１〜１０μｍの範囲
内でいずれも優れた熱伝導率を有している。

【０１３５】＜電気伝導性について＞例１２ 低融点金属を含有せず、ＢＡＳ材料のみで作製したセラ
ミック基板について、比抵抗ｌｏｇＲを測定した。その
測定結果を下記表２及び図２に示す。

【０１３６】例１３〜３５ 下記表２に示した種類、ＢＡＳ材料に対する含有率、平
均粒径を有する低融点金属を用い、ＢＡＳ材料に対して
低融点金属を所定の割合で混合し、焼成してなるセラミ
ック基板について比抵抗（ｌｏｇＲ）を測定した。その
測定結果を下記表２に併せて示す。また、低融点金属の
含有率による比抵抗の変化を図２にグラフ化した。

【０１３７】

【表２】

【０１３８】表２及び図２から、ＢＡＳ材料に対する低
融点金属の含有率が３０体積％以下の場合は、比抵抗が
１０¹¹Ω・ｃｍ以上と大きく、特に、含有率が２０体積
％以下では比抵抗が１０¹³Ω・ｃｍと非常に大きい。一
方、低融点金属の含有量が３０体積％前後で比抵抗は急
峻に変化し、低融点金属の含有率が３０体積％を超える
と、比抵抗（特に１０^-2Ω・ｃｍ以下）が小さく、高い
電気伝導性を示している。即ち、低融点金属の含有率を
調節することで、セラミック層の絶縁性或いは電気伝導
性を適宜選択できる。

【０１３９】＜誘電性について＞例３６ 低融点金属を含有せず、ＢＡＳ材料のみで作製したセラ
ミック基板について、見かけの誘電率εｒを測定した。
その測定結果を下記表３及び図３に示す。

【０１４０】例３７〜４６ 下記表３に示した種類、ＢＡＳ材料に対する含有率、平
均粒径を有する低融点金属を用い、ＢＡＳ材料に対して
低融点金属を所定の割合混合、焼成してなるセラミック
基板について見かけの誘電率εｒを測定した。その測定
結果を下記表３に併せて示す。また、低融点金属の含有
率による見かけの誘電率εｒの変化を図３にグラフ化し
た。

【０１４１】

【表３】

【０１４２】表３及び図３から、ＢＡＳ材料に低融点金
属を含有させると見かけの誘電率εｒが大きくなり、特
に、含有率が１０体積％を超えると見かけの誘電率εｒ
が大きく向上し、誘電性に優れたセラミック層が得られ
ることが分かる。

【０１４３】

【発明の効果】本発明のセラミック組成物は、低温焼結
セラミック材料と、前記低温焼結セラミック材料と同時
焼結可能な低融点金属とを混合し、さらに焼成してなる
ので、低温焼結セラミック材料と低融点金属との混合比
や、低融点金属の平均粒径などを適宜調節することによ
って、熱伝導性、電気伝導性、誘電性等に関して所望の
特性を有するセラミック組成物が得られる。

【０１４４】また、本発明のセラミック多層基板によれ
ば、第１セラミック層と第２セラミック層とが同じ低温
焼結セラミック材料を主成分としているので、第１セラ
ミック層と第２セラミック層が良好に接合し、また、低
温焼結セラミック材料と低融点金属との混合比率や、低
融点金属の平均粒径などを適宜調節することによって前
記第１セラミック層に所望の熱伝導性、電気伝導性、誘
電性を付与できる。従って、高い基板強度を有し、温度
特性や電気特性等の基板特性に優れたセラミック多層基
板が得られる。

【図面の簡単な説明】

【図１】低融点金属含有ＢＡＳ基板の低融点金属の含有
率による熱伝導率の変化を示すグラフである。

【図２】低融点金属含有ＢＡＳ基板の低融点金属の含有
率による比抵抗の変化を示すグラフである。

【図３】低融点金属含有ＢＡＳ基板の低融点金属の含有
率による見かけの誘電率の変化を示すグラフである。

【図４】本発明によるセラミック組成物の構造状態を示
す概略模式図である。

【図５】本発明の第１の実施の形態によるＬＣ内蔵セラ
ミック多層基板の分解斜視図である。

【図６】本発明の第１の実施の形態によるＬＣ内蔵セラ
ミック多層基板の概略斜視図である。

【図７】本発明の第１の実施の形態によるＬＣ内蔵セラ
ミック多層基板のビアホール作製過程を示す概略斜視図
である。

【図８】本発明の第２の実施の形態によるＬＣ内蔵セラ
ミック多層基板の概略断面図である。

【図９】本発明の第３の実施の形態によるＬＣ内蔵セラ
ミック多層基板の概略断面図である。

【図１０】本発明の第４の実施の形態によるＬＣ内蔵セ
ラミック多層基板の概略断面図である。

【図１１】本発明の第５の実施の形態によるＬＣ内蔵セ
ラミック多層基板の概略断面図である。

【図１２】本発明の第６の実施の形態によるＬＣ内蔵セ
ラミック多層基板の概略断面図である。

【図１３】本発明の第７の実施の形態によるＬＣ内蔵セ
ラミック多層基板の分解断面図である。

【図１４】本発明の第８の実施の形態によるチップ多層
ディレイラインの分解斜視図である。

【図１５】本発明の第８の実施の形態によるチップ多層
ディレイラインの概略断面図（Ａ）、概略斜視図（Ｂ）
である。

【図１６】本発明の第９の実施の形態によるチップ多層
ＬＣフィルタの分解斜視図である。

【図１７】本発明の第９の実施の形態によるチップ多層
ＬＣフィルタの概略断面図（Ａ）、概略斜視図（Ｂ）で
ある。

【図１８】従来のチップ多層ディレイラインの概略斜視
図（Ａ）、概略断面図（Ｂ）である。

【図１９】従来のチップ多層ＬＣフィルタの概略斜視図
（Ａ）、概略断面図（Ｂ）である。

【図２０】従来の金属放熱板を有するチップ多層ＬＣフ
ィルタの概略断面図である。

【符号の説明】

１…ガラス成分、 ２…酸化アルミニウム焼結体、 ３…銅焼結体、 １１ａ…導電性熱放散層、 １２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ…低温焼結セ
ラミック基板、 １３…ダイボンディング用パッド、 １４ａ、１４ｂ…ワイヤボンディング用パッド、 １５ａ…ビアホール、 １６ａ、１６ｂ…インダクタ用電極、 １７ａ、１７ｂ…キャパシタ用電極、 １８ａ、１８ｂ…外部接続用電極

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4G030 AA10 AA36 AA37 AA61 BA02 BA09 BA12 BA20 BA21 CA03 CA08 GA11 GA17 GA20 5E346 AA12 AA13 AA15 AA23 AA43 AA60 BB02 BB03 BB04 BB06 BB16 BB20 CC18 CC21 CC32 CC38 CC39 DD02 DD07 DD13 DD34 EE24 EE27 EE29 FF18 FF42 FF45 HH17

Claims (14)

【特許請求の範囲】
1. 【請求項１】 低温焼結セラミック材料と、前記低温焼
   結セラミック材料と同時焼結可能な低融点金属とを混合
   し、さらに焼成してなることを特徴とする、セラミック
   組成物。
2. 【請求項２】 前記低融点金属を、銅、銀及び金からな
   る群より選ばれた少なくとも１種の金属とすることを特
   徴とする、請求項１に記載のセラミック組成物。
3. 【請求項３】 前記低融点金属の平均粒径を１〜１０μ
   ｍとすることを特徴とする、請求項１又は２に記載のセ
   ラミック組成物。
4. 【請求項４】 前記低融点金属を前記低温焼結セラミッ
   ク材料に対して１０〜８０体積％混合してなり、熱伝導
   性を付与したことを特徴とする、請求項１乃至３のいず
   れかに記載のセラミック組成物。
5. 【請求項５】 前記低融点金属を前記低温焼結セラミッ
   ク材料に対して３０〜８０体積％混合してなり、高熱伝
   導性及び電気伝導性を付与したことを特徴とする、請求
   項１乃至４のいずれかに記載のセラミック組成物。
6. 【請求項６】 前記低融点金属を前記低温焼結セラミッ
   ク材料に対して１０〜３０体積％混合してなり、誘電性
   及び絶縁性を付与したことを特徴とする、請求項１乃至
   ４のいずれかに記載のセラミック組成物。
7. 【請求項７】 低温焼結セラミック材料と、前記低温焼
   結セラミック材料と同時焼結可能な低融点金属とを混合
   してなる第１セラミック層と、前記低温焼結セラミック
   材料を主成分とする第２セラミック層とを積層し、さら
   に焼成してなることを特徴とする、セラミック多層基
   板。
8. 【請求項８】 前記低融点金属を、銅、銀及び金からな
   る群より選ばれた少なくとも１種の金属とすることを特
   徴とする、請求項７に記載のセラミック多層基板。
9. 【請求項９】 前記低融点金属の平均粒径を１〜１０μ
   ｍとすることを特徴とする、請求項７又は８に記載のセ
   ラミック多層基板。
10. 【請求項１０】 前記低融点金属を前記低温焼結セラミ
    ック材料に対して１０〜８０体積％混合してなる第１セ
    ラミック層を、熱伝導性を有する熱放散層として用いる
    ことを特徴とする、請求項７乃至９のいずれかに記載の
    セラミック多層基板。
11. 【請求項１１】 前記低融点金属を前記低温焼結セラミ
    ック材料に対して３０〜８０体積％混合してなる第１セ
    ラミック層を、高熱伝導性及び電気伝導性を有する導電
    性熱放散層として用いることを特徴とする、請求項７乃
    至１０のいずれかに記載のセラミック多層基板。
12. 【請求項１２】 前記熱放散層又は前記導電性熱放散層
    上に表面実装部品を配置する、或いは、前記熱放散層又
    は前記導電性熱放散層と表面実装部品とをサーマルビア
    を介して接続することを特徴とする、請求項１０又は１
    １に記載のセラミック多層基板。
13. 【請求項１３】 前記低融点金属を前記低温焼結セラミ
    ック材料に対して１０〜３０体積％混合してなる第１セ
    ラミック層を、誘電性及び絶縁性を有する絶縁性誘電体
    層として用いることを特徴とする、請求項７乃至１０の
    いずれかに記載のセラミック多層基板。
14. 【請求項１４】 前記絶縁性誘電体層に受動部品を配す
    ることを特徴とする、請求項１３に記載のセラミック多
    層基板。