JPH041744Y2 - - Google Patents
Info
- Publication number
- JPH041744Y2 JPH041744Y2 JP1987065901U JP6590187U JPH041744Y2 JP H041744 Y2 JPH041744 Y2 JP H041744Y2 JP 1987065901 U JP1987065901 U JP 1987065901U JP 6590187 U JP6590187 U JP 6590187U JP H041744 Y2 JPH041744 Y2 JP H041744Y2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- electrode
- electronic
- conductor pattern
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000006071 cream Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【考案の詳細な説明】
[産業上の利用分野]
この考案は、絶縁基板に複数の電子部品を搭載
し、これらを上記絶縁基板の上に形成した導体パ
ターンやワイヤー等を介して接続した電子回路装
置に関する。
し、これらを上記絶縁基板の上に形成した導体パ
ターンやワイヤー等を介して接続した電子回路装
置に関する。
[従来の技術]
近年の電子機器は益々小型化、高性能化しつつ
あり、これに伴つて電子機器に用いられる電子回
路装置に対しても部品実装の高密度化が要求され
ている。こうした要求に対し、これまでにも様々
な部品実装の高密度化を図るための手段が提案さ
れている。例えば、電子部品が実装されたプリン
ト配線基板上に、電子回路が構成された小型の絶
縁基板を搭載する手段や、半導体の裸のチツプ、
いわゆるベアチツプを直接絶縁基板上に取り付
け、ワイヤーボンデイング法によつて、上記半導
体チツプの電極を絶縁基板上の導体パターン似接
続する手段等である。
あり、これに伴つて電子機器に用いられる電子回
路装置に対しても部品実装の高密度化が要求され
ている。こうした要求に対し、これまでにも様々
な部品実装の高密度化を図るための手段が提案さ
れている。例えば、電子部品が実装されたプリン
ト配線基板上に、電子回路が構成された小型の絶
縁基板を搭載する手段や、半導体の裸のチツプ、
いわゆるベアチツプを直接絶縁基板上に取り付
け、ワイヤーボンデイング法によつて、上記半導
体チツプの電極を絶縁基板上の導体パターン似接
続する手段等である。
第3図と第4図は、後者の例を示している。
即ち、アルミナを主成分として形成された絶縁
基板1の上に導体パターン2が形成されている。
チツプ形コンデンサ等の電子部品3が上記導体パ
ターン2上に搭載され、その電極5が導体パター
ン2に導電固着される。また、半導体チツプ等の
電子部品4が導体パターン2上に搭載され、その
電極7が導体パターン2に導電固着される。さら
に、該電子部品4の上面側の電極がワイヤーボン
デイング法により、ワイヤー6を介して導体パタ
ーン2に接続される。第3図と第4図において、
8は上記電子部品4を覆つたバツフアーコート材
を示す。
基板1の上に導体パターン2が形成されている。
チツプ形コンデンサ等の電子部品3が上記導体パ
ターン2上に搭載され、その電極5が導体パター
ン2に導電固着される。また、半導体チツプ等の
電子部品4が導体パターン2上に搭載され、その
電極7が導体パターン2に導電固着される。さら
に、該電子部品4の上面側の電極がワイヤーボン
デイング法により、ワイヤー6を介して導体パタ
ーン2に接続される。第3図と第4図において、
8は上記電子部品4を覆つたバツフアーコート材
を示す。
上記の部品搭載手段は、ワイヤーフレームを用
いた一般的な搭載手段に比べ、高い実装密度が実
現できる。
いた一般的な搭載手段に比べ、高い実装密度が実
現できる。
[考案が解決しようとする問題点]
しかし、上記の手段を用いた電子回路装置で
は、電子部品3と電子部品4とが絶縁基板11上
で各々個別的に面積を占有するうえ、これらの電
極5,7を接続する導体パターン2の面積を必要
とする。このため、部品実装の高密度化に自ずと
限度がある。
は、電子部品3と電子部品4とが絶縁基板11上
で各々個別的に面積を占有するうえ、これらの電
極5,7を接続する導体パターン2の面積を必要
とする。このため、部品実装の高密度化に自ずと
限度がある。
この考案は、電子回路装置に於ける部品実装の
高密度化の要求に応えるべくなされたもので、上
記従来の電子回路装置よりさらに高い実装密度が
得られる電子回路装置を提供することを目的とす
る。
高密度化の要求に応えるべくなされたもので、上
記従来の電子回路装置よりさらに高い実装密度が
得られる電子回路装置を提供することを目的とす
る。
[問題を解決するための手段]
第1図と第2図の符号を引用しながら、この考
案の構成について説明すると、同考案による電子
回路装置は、導体パターン12が印刷された絶縁
基板11上にチツプタイプの電子部品13を搭載
し、該電子部品13の電極17の上に別のワイヤ
ーボンデイングタイプの電子部品14を搭載し、
該電子部品14の下面側の電極15を上記電子部
品13の電極17に導電固着すると共に、上記電
子部品14の上面側の電極を、ワイヤー16で絶
縁基板上の導体パターン12に接続し、該ワイヤ
ー16及び前記電子部品14をバツフアーコート
材18で覆つたものである。
案の構成について説明すると、同考案による電子
回路装置は、導体パターン12が印刷された絶縁
基板11上にチツプタイプの電子部品13を搭載
し、該電子部品13の電極17の上に別のワイヤ
ーボンデイングタイプの電子部品14を搭載し、
該電子部品14の下面側の電極15を上記電子部
品13の電極17に導電固着すると共に、上記電
子部品14の上面側の電極を、ワイヤー16で絶
縁基板上の導体パターン12に接続し、該ワイヤ
ー16及び前記電子部品14をバツフアーコート
材18で覆つたものである。
[作用]
上記電子回路装置では、電子部品13の電極1
7と電子部品14の電極15とが導体パターン1
2を介さず、直接接続される。そしてこの場合
に、二つの電子部品13,14が絶縁基板11の
上に占める面積は、何れか大きい方の電子部品1
3,14の占める投影面積に等しい。例えば、図
示の場合は絶縁基板11の導体パターン12上に
直接搭載された下側の電子部品13側の占める面
積と等しくなる。
7と電子部品14の電極15とが導体パターン1
2を介さず、直接接続される。そしてこの場合
に、二つの電子部品13,14が絶縁基板11の
上に占める面積は、何れか大きい方の電子部品1
3,14の占める投影面積に等しい。例えば、図
示の場合は絶縁基板11の導体パターン12上に
直接搭載された下側の電子部品13側の占める面
積と等しくなる。
さらに、電子部品13の電極17の上に搭載され
た電子部品14とそれを導体パターン12に接続
するボンデイング用のワイヤー16とがバツフア
ーコート材18で覆われるので、電子部品14の
電気的な接続部分がバツフアーコート材18で一
体に覆われ、保護される。これにより、信頼性の
高い電子回路装置が得られる。
た電子部品14とそれを導体パターン12に接続
するボンデイング用のワイヤー16とがバツフア
ーコート材18で覆われるので、電子部品14の
電気的な接続部分がバツフアーコート材18で一
体に覆われ、保護される。これにより、信頼性の
高い電子回路装置が得られる。
[実施例]
次に、第1図と第2図を参照しながら、この考
案の実施例について説明する。
案の実施例について説明する。
絶縁基板11は、絶縁材の板体、例えば高純度
のアルミナ板等からなる。この上に形成される導
体パターン12は、スクリーン印刷法等の手段に
より、所定の配線パターンに従つて形成される。
例えばアルミナ基板上に形成される導体パターン
12は、絶縁基板11上にAg−Pdを主体とする
導電ペーストを印刷し、これを焼き付けて形成す
る。
のアルミナ板等からなる。この上に形成される導
体パターン12は、スクリーン印刷法等の手段に
より、所定の配線パターンに従つて形成される。
例えばアルミナ基板上に形成される導体パターン
12は、絶縁基板11上にAg−Pdを主体とする
導電ペーストを印刷し、これを焼き付けて形成す
る。
上記導体パターン12を跨ぐように、絶縁基板
11上にチツプタイプの電子部品13が搭載さ
れ、その電極17が導体パターン12に導電固着
される。固着手段は半田付けが一般的であり、例
えば導体パターン12の上にクリーム半田を印刷
し、その上に電子部品13を載せ、上記クリーム
半田を加熱、冷却して半田付けする。その後、ク
リーム半田に含まれているフラツクス成分を有機
溶剤で洗浄し、除去する。
11上にチツプタイプの電子部品13が搭載さ
れ、その電極17が導体パターン12に導電固着
される。固着手段は半田付けが一般的であり、例
えば導体パターン12の上にクリーム半田を印刷
し、その上に電子部品13を載せ、上記クリーム
半田を加熱、冷却して半田付けする。その後、ク
リーム半田に含まれているフラツクス成分を有機
溶剤で洗浄し、除去する。
さらに、この考案では上記電子部品13の電極
17の上に、別のワイヤーボンデイングタイプの
電子部品14を搭載し、その電極15を上記電子
部品13の電極17に導電固着する。一般的に電
子部品13の上にはこれよりも小さい電子部品1
4が搭載される。例えば図示の実施例では、電子
部品14として電子部品13の電極17よりも投
影面積の小さな半導体チツプが示されている。も
ちろん固着強度等の条件が満たされれば、下側の
電子部品13が上側の電子部品14より小さくて
も差し支えない。
17の上に、別のワイヤーボンデイングタイプの
電子部品14を搭載し、その電極15を上記電子
部品13の電極17に導電固着する。一般的に電
子部品13の上にはこれよりも小さい電子部品1
4が搭載される。例えば図示の実施例では、電子
部品14として電子部品13の電極17よりも投
影面積の小さな半導体チツプが示されている。も
ちろん固着強度等の条件が満たされれば、下側の
電子部品13が上側の電子部品14より小さくて
も差し支えない。
電極15と電極17との導電固着の手段は、導
電性接着剤を用いた接着が一般的である。例え
ば、Agを主成分とする導電性接着剤を電極17
に塗布し、この上に電子部品14を載せて、電極
15を導電固着する。また、電子部品14の上面
側の電極については、ワイヤーボンデイング法に
より、Au等の貴金属ワイヤー16を用いて、所
定の導体パターン12と接続する。なお、図に於
てワイヤー16は2本だけ示されているが、通常
は多数の電極の接続が行われる。
電性接着剤を用いた接着が一般的である。例え
ば、Agを主成分とする導電性接着剤を電極17
に塗布し、この上に電子部品14を載せて、電極
15を導電固着する。また、電子部品14の上面
側の電極については、ワイヤーボンデイング法に
より、Au等の貴金属ワイヤー16を用いて、所
定の導体パターン12と接続する。なお、図に於
てワイヤー16は2本だけ示されているが、通常
は多数の電極の接続が行われる。
第1図と第2図の実施例では、電子部品14と
して半導体チツプが使用されているため、不純物
侵入の防止、断線の防止等の目的で、電子部品1
4がバツフアーコート材18で覆われる。
して半導体チツプが使用されているため、不純物
侵入の防止、断線の防止等の目的で、電子部品1
4がバツフアーコート材18で覆われる。
なお、電子部品14としてこうした半導体チツ
プの他に、小型の受動部品等も他の電子部品13
の電極17上に搭載されることがあることは言う
までもない。さらに、電子部品13の複数の電極
17にそれぞれ一つ或はそれ以上の電子部品14
を搭載したり、搭載された電子部品14が平面上
の電極を持つているときは、その上にさらに電子
部品を搭載することも可能である。
プの他に、小型の受動部品等も他の電子部品13
の電極17上に搭載されることがあることは言う
までもない。さらに、電子部品13の複数の電極
17にそれぞれ一つ或はそれ以上の電子部品14
を搭載したり、搭載された電子部品14が平面上
の電極を持つているときは、その上にさらに電子
部品を搭載することも可能である。
[考案の効果]
以上説明した通り、この考案によれば、絶縁基
板11上で2つの電子部品13,14が各々個別
的に面積を占有しないうえ、これらの電極15,
17を接続する為の導体パターン12も不用とな
る。従つて、絶縁基板11上に占める電子部品1
3,14や導体パターン12の面積を総体的に狭
くすることができ、その分電子回路装置の高密度
実装が実現できる。
板11上で2つの電子部品13,14が各々個別
的に面積を占有しないうえ、これらの電極15,
17を接続する為の導体パターン12も不用とな
る。従つて、絶縁基板11上に占める電子部品1
3,14や導体パターン12の面積を総体的に狭
くすることができ、その分電子回路装置の高密度
実装が実現できる。
また、電子部品14の電極15が電子部品13
の電極17に直接導電固着されるため、導体パタ
ーン12を介してこれらが接続される場合に比べ
て、接続が簡略化されると共に、高い信頼性が得
られる。
の電極17に直接導電固着されるため、導体パタ
ーン12を介してこれらが接続される場合に比べ
て、接続が簡略化されると共に、高い信頼性が得
られる。
第1図はこの考案の実施例を示す電子回路装置
の要部斜視図、第2図は同電子回路装置の要部側
面図、第3図は電子回路装置の従来例を示す要部
斜視図、第4図は同従来例の要部側面図である。 11……絶縁基板、12……導体パターン、1
3,14……電子部品、15,17……電極。
の要部斜視図、第2図は同電子回路装置の要部側
面図、第3図は電子回路装置の従来例を示す要部
斜視図、第4図は同従来例の要部側面図である。 11……絶縁基板、12……導体パターン、1
3,14……電子部品、15,17……電極。
Claims (1)
- 導体パターン12が印刷された絶縁基板11上
に複数の電子部品13,14を搭載し、これらを
同絶縁基板11上で電気的に接続した電子回路装
置において、チツプタイプの電子部品13の電極
17の上に別のワイヤーボンデイングタイプの電
子部品14を搭載し、該電子部品14の下面側の
電極15を上記電子部品13の電極17に導電固
着すると共に、上記電子部品14の上面側の電極
を、ワイヤー16で絶縁基板上の導体パターン1
2に接続し、該ワイヤー16及び前記電子部品1
4をバツフアーコート材18で覆つたことを特徴
とする電子回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987065901U JPH041744Y2 (ja) | 1987-04-30 | 1987-04-30 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987065901U JPH041744Y2 (ja) | 1987-04-30 | 1987-04-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63172172U JPS63172172U (ja) | 1988-11-09 |
JPH041744Y2 true JPH041744Y2 (ja) | 1992-01-21 |
Family
ID=30903404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1987065901U Expired JPH041744Y2 (ja) | 1987-04-30 | 1987-04-30 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH041744Y2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61100992A (ja) * | 1984-10-23 | 1986-05-19 | 松下電器産業株式会社 | チツプ電子部品実装回路装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59182935U (ja) * | 1983-05-21 | 1984-12-06 | 日本電気ホームエレクトロニクス株式会社 | 半導体集積回路装置 |
JPS60169860U (ja) * | 1984-04-18 | 1985-11-11 | 株式会社 富士電機総合研究所 | 混成集積回路 |
JPS60176569U (ja) * | 1984-05-02 | 1985-11-22 | 日本電気アイシ−マイコンシステム株式会社 | チツプ部品の取付構造 |
-
1987
- 1987-04-30 JP JP1987065901U patent/JPH041744Y2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61100992A (ja) * | 1984-10-23 | 1986-05-19 | 松下電器産業株式会社 | チツプ電子部品実装回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JPS63172172U (ja) | 1988-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5309021A (en) | Semiconductor device having particular power distribution interconnection arrangement | |
JPH041744Y2 (ja) | ||
JP2789406B2 (ja) | 回路基板 | |
KR960035997A (ko) | 반도체 패키지 및 그 제조방법 | |
US5444299A (en) | Electronic package with lead wire connections | |
JP2528326B2 (ja) | 回路基板に対するコンデンサの取付方法 | |
JPH0458189B2 (ja) | ||
JP2670505B2 (ja) | 電子部品搭載用基板 | |
JPH0735413Y2 (ja) | 混成集積回路におけるチツプ電子部品の取付構造 | |
JPH0349420Y2 (ja) | ||
JPH02159791A (ja) | 電子部品の面実装方法 | |
KR100720410B1 (ko) | 수동소자가 패턴된 반도체 패키지용 섭스트레이트 | |
JP2599290Y2 (ja) | ハイブリッドic | |
JPH0533016Y2 (ja) | ||
JPH0739244Y2 (ja) | 混成集積回路装置 | |
JPH07106503A (ja) | 半導体装置用パッケージおよび半導体装置 | |
JPH0451488Y2 (ja) | ||
JPH042478Y2 (ja) | ||
JPH0119395Y2 (ja) | ||
JPH084742Y2 (ja) | 表面実装用電子部品及び絶縁性パッケージ | |
KR20000071262A (ko) | 전기장치 | |
JPH0590335A (ja) | 半導体装置 | |
JPH05190586A (ja) | 半導体装置 | |
JPH10199908A (ja) | 半導体装置およびその製造方法 | |
JPH08250836A (ja) | 印刷配線板の追加部品実装構造 |