JP3208606B2 - ハイブリッドｉｃ基板の実装構造 - Google Patents
ハイブリッドｉｃ基板の実装構造Info
- Publication number
- JP3208606B2 JP3208606B2 JP26081492A JP26081492A JP3208606B2 JP 3208606 B2 JP3208606 B2 JP 3208606B2 JP 26081492 A JP26081492 A JP 26081492A JP 26081492 A JP26081492 A JP 26081492A JP 3208606 B2 JP3208606 B2 JP 3208606B2
- Authority
- JP
- Japan
- Prior art keywords
- hybrid
- substrate
- board
- connection member
- mother
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ハイブリッドＩＣ基板
をマザー基板に実装する際に用いて好適なハイブリッド
ＩＣ基板の実装構造に関するものである。
をマザー基板に実装する際に用いて好適なハイブリッド
ＩＣ基板の実装構造に関するものである。
【０００２】
【従来の技術】従来、マザー基板にハイブリッドＩＣ基
板を実装する場合は、まず、電子部品が搭載されたハイ
ブリッドＩＣ基板の両側にＦ型リードを組み込んでハン
ダ付けし、さらにこのＦ型リードを所定形状に切断、フ
ォーミングする。続いて、マザー基板に設けられた実装
部に上述のＦ型リードを介してハイブリッドＩＣ基板を
実装する。この時、ハイブリッドＩＣ基板のＦ型リード
はマザー基板の実装部に形成されたランドに接合され、
これによりハイブリッドＩＣ基板とマザー基板とが電気
的に接続される。
板を実装する場合は、まず、電子部品が搭載されたハイ
ブリッドＩＣ基板の両側にＦ型リードを組み込んでハン
ダ付けし、さらにこのＦ型リードを所定形状に切断、フ
ォーミングする。続いて、マザー基板に設けられた実装
部に上述のＦ型リードを介してハイブリッドＩＣ基板を
実装する。この時、ハイブリッドＩＣ基板のＦ型リード
はマザー基板の実装部に形成されたランドに接合され、
これによりハイブリッドＩＣ基板とマザー基板とが電気
的に接続される。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
の実装構造においては、搭載された部品の故障などによ
ってハイブリッドＩＣ基板の交換が必要な場合、一旦マ
ザー基板に接合されたＦ型リードを一本ずつ手作業によ
って取り外し、その後で再度、マザー基板にハイブリッ
ドＩＣ基板を実装し直さなければならないので、作業が
非常に面倒でしかも多くの時間を要するなど、メンテナ
ンス性に欠けるものとなっていた。
の実装構造においては、搭載された部品の故障などによ
ってハイブリッドＩＣ基板の交換が必要な場合、一旦マ
ザー基板に接合されたＦ型リードを一本ずつ手作業によ
って取り外し、その後で再度、マザー基板にハイブリッ
ドＩＣ基板を実装し直さなければならないので、作業が
非常に面倒でしかも多くの時間を要するなど、メンテナ
ンス性に欠けるものとなっていた。
【０００４】また、従来はＦ型リードを介してマザー基
板にハイブリッドＩＣ基板を実装する構造であるため、
Ｆ型リードの構成上、必然的にハイブリッドＩＣ基板の
両側（二辺）だけしかリードを設けることができず、近
年におけるハイブリッドＩＣの多ピン化に対応できない
といった別の問題も抱えていた。
板にハイブリッドＩＣ基板を実装する構造であるため、
Ｆ型リードの構成上、必然的にハイブリッドＩＣ基板の
両側（二辺）だけしかリードを設けることができず、近
年におけるハイブリッドＩＣの多ピン化に対応できない
といった別の問題も抱えていた。
【０００５】本発明は、上記問題を解決するためになさ
れたもので、メンテナンス性を向上させることができ、
しかも多ピン化への対応が可能なハイブリッドＩＣの実
装構造を提供することを目的とする。
れたもので、メンテナンス性を向上させることができ、
しかも多ピン化への対応が可能なハイブリッドＩＣの実
装構造を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、電子部品が搭載されたハ
イブリッドＩＣ基板と、前記ハイブリッドＩＣ基板が実
装されるマザー基板とを含むハイブリッドＩＣ基板の実
装構造であって、前記ハイブリッドＩＣ基板に配設さ
れ、前記ハイブリッドＩＣ基板に形成された導体パター
ンと電気的に接続される複数の第１接続部材と、前記マ
ザー基板の上に前記第１接続部材に対向するように配設
され、前記マザー基板に形成された導体パターンと電気
的に接続されると共に、前記第１接続部材と嵌合するこ
とにより当該第１接続部材と電気的に接続される複数の
第２接続部材とを備え、前記複数の第１接続部材の各々
及び前記複数の第２接続部材の各々には、それぞれ複数
のリード端子が複数列に並設されたものである。 また本
発明は、電子部品が搭載された矩形のハイブリッドＩＣ
基板と、前記ハイブリッドＩＣ基板が実装されるマザー
基板とを含むハイブリッドＩＣ基板の実装構造であっ
て、前記ハイブリッドＩＣ基板の四辺に配設され、前記
ハイブリッドＩＣ基板に形成された導体パターンと電気
的に接続される複数の第１接続部材と、前記マザー基板
の上に前記第１接続部材と対向するように配設され、前
記マザー基板に形成された導体パターンに電気的に接続
されると共に、前記第１接続部材と嵌合することにより
当該第１接続部材と電気的に接続される複数の第２接続
部材とを備えたものである。
成するためになされたもので、電子部品が搭載されたハ
イブリッドＩＣ基板と、前記ハイブリッドＩＣ基板が実
装されるマザー基板とを含むハイブリッドＩＣ基板の実
装構造であって、前記ハイブリッドＩＣ基板に配設さ
れ、前記ハイブリッドＩＣ基板に形成された導体パター
ンと電気的に接続される複数の第１接続部材と、前記マ
ザー基板の上に前記第１接続部材に対向するように配設
され、前記マザー基板に形成された導体パターンと電気
的に接続されると共に、前記第１接続部材と嵌合するこ
とにより当該第１接続部材と電気的に接続される複数の
第２接続部材とを備え、前記複数の第１接続部材の各々
及び前記複数の第２接続部材の各々には、それぞれ複数
のリード端子が複数列に並設されたものである。 また本
発明は、電子部品が搭載された矩形のハイブリッドＩＣ
基板と、前記ハイブリッドＩＣ基板が実装されるマザー
基板とを含むハイブリッドＩＣ基板の実装構造であっ
て、前記ハイブリッドＩＣ基板の四辺に配設され、前記
ハイブリッドＩＣ基板に形成された導体パターンと電気
的に接続される複数の第１接続部材と、前記マザー基板
の上に前記第１接続部材と対向するように配設され、前
記マザー基板に形成された導体パターンに電気的に接続
されると共に、前記第１接続部材と嵌合することにより
当該第１接続部材と電気的に接続される複数の第２接続
部材とを備えたものである。
【０００７】
【作用】本発明のハイブリッドＩＣ基板の実装構造にお
いては、ハイブリッドＩＣ基板に配設された複数の第１
接続部材を、当該第１接続部材と対向するようにマザー
基板の上に配設された複数の第２接続部材に嵌合させる
ことにより、マザー基板上にハイブリッドＩＣ基板が実
装されると共に、ハイブリッドＩＣ基板とマザー基板と
が電気的に接続される。 かかる実装構造において、複数
の第１接続部材の各々及び複数の第２接続部材の各々
に、それぞれ複数のリード端子を複数列に並設すること
により、第１接続部材及び第２接続部材の嵌合部分を最
大限に活かして電気的接続のための端子数を増加させる
ことが可能となる。 また、矩形のハイブリッドＩＣ基板
の四辺に第１接続部材を配設し、この第１接続部材と対
向するようにマザー基板上に第２接続部材を配設するこ
とにより、ハイブリッドＩＣ基板の外周部分を最大限に
活かして電気的接続のための端子数を増加させることが
可能となる。
いては、ハイブリッドＩＣ基板に配設された複数の第１
接続部材を、当該第１接続部材と対向するようにマザー
基板の上に配設された複数の第２接続部材に嵌合させる
ことにより、マザー基板上にハイブリッドＩＣ基板が実
装されると共に、ハイブリッドＩＣ基板とマザー基板と
が電気的に接続される。 かかる実装構造において、複数
の第１接続部材の各々及び複数の第２接続部材の各々
に、それぞれ複数のリード端子を複数列に並設すること
により、第１接続部材及び第２接続部材の嵌合部分を最
大限に活かして電気的接続のための端子数を増加させる
ことが可能となる。 また、矩形のハイブリッドＩＣ基板
の四辺に第１接続部材を配設し、この第１接続部材と対
向するようにマザー基板上に第２接続部材を配設するこ
とにより、ハイブリッドＩＣ基板の外周部分を最大限に
活かして電気的接続のための端子数を増加させることが
可能となる。
【０００８】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は本発明に係わる実装構造の一実施例
を説明する側断面図である。図において、１はハイブリ
ッドＩＣ基板であり、このハイブリッドＩＣ基板１の上
下面にはそれぞれ導体パターンが形成されている。ハイ
ブリッドＩＣ基板１の導体パターン上には半導体素子２
やチップ部品３などの電子部品が搭載されており、これ
らの電子部品によってハイブリッドＩＣ基板１に所定機
能の電子回路が構成されている。
に説明する。図１は本発明に係わる実装構造の一実施例
を説明する側断面図である。図において、１はハイブリ
ッドＩＣ基板であり、このハイブリッドＩＣ基板１の上
下面にはそれぞれ導体パターンが形成されている。ハイ
ブリッドＩＣ基板１の導体パターン上には半導体素子２
やチップ部品３などの電子部品が搭載されており、これ
らの電子部品によってハイブリッドＩＣ基板１に所定機
能の電子回路が構成されている。
【０００９】一方、図中４はマザー基板であり、このマ
ザー基板４の上下面にも上記ハイブリッドＩＣ基板１と
同様に導体パターンが形成されている。そして、このマ
ザー基板４の導体パターン上においても半導体素子５や
チップ部品６などの電子部品が搭載されている。また、
マザー基板４には上記ハイブリッドＩＣ基板１を実装す
るための実装部７が設けられている。
ザー基板４の上下面にも上記ハイブリッドＩＣ基板１と
同様に導体パターンが形成されている。そして、このマ
ザー基板４の導体パターン上においても半導体素子５や
チップ部品６などの電子部品が搭載されている。また、
マザー基板４には上記ハイブリッドＩＣ基板１を実装す
るための実装部７が設けられている。
【００１０】本実施例の実装構造においては、まず、ハ
イブリッドＩＣ基板１に第１の接続部材８が取り付けら
れている。第１の接続部材８には図２（ａ）に示すよう
に複数のリード端子８ａが所定の間隔で配列されてい
る。個々のリード端子８ａは、その一方が第１の接続部
材８の本体８ｂにより形成された凹部８ｃの側壁に沿っ
て配置され、同他方がその本体８ｂから外側に延出して
配置されている。
イブリッドＩＣ基板１に第１の接続部材８が取り付けら
れている。第１の接続部材８には図２（ａ）に示すよう
に複数のリード端子８ａが所定の間隔で配列されてい
る。個々のリード端子８ａは、その一方が第１の接続部
材８の本体８ｂにより形成された凹部８ｃの側壁に沿っ
て配置され、同他方がその本体８ｂから外側に延出して
配置されている。
【００１１】一方、ハイブリッドＩＣ基板１の下面に
は、上記第１の接続部材８に設けたリード端子８ａに対
応して複数のランド（不図示）が形成されており、これ
らのランドはハイブリッドＩＣ基板１の導体パターンと
電気的に接続されている。
は、上記第１の接続部材８に設けたリード端子８ａに対
応して複数のランド（不図示）が形成されており、これ
らのランドはハイブリッドＩＣ基板１の導体パターンと
電気的に接続されている。
【００１２】ここで、ハイブリッドＩＣ基板１に第１の
接続部材８を取り付ける場合は、まず基板側のランドに
部材側のリード端子８ａを位置合わせして載置し、次い
で全てのランドとリード端子８ａとをハンダによって接
合する。これにより、ハイブリッドＩＣ基板１の導体パ
ターンと電気的に接続する状態でそのハイブリッドＩＣ
基板１に第１の接続部材８が取り付けられる。
接続部材８を取り付ける場合は、まず基板側のランドに
部材側のリード端子８ａを位置合わせして載置し、次い
で全てのランドとリード端子８ａとをハンダによって接
合する。これにより、ハイブリッドＩＣ基板１の導体パ
ターンと電気的に接続する状態でそのハイブリッドＩＣ
基板１に第１の接続部材８が取り付けられる。
【００１３】また、本実施例の実装構造においては、マ
ザー基板４に第２の接続部材９が取り付けられている。
第２の接続部材９には図２（ｂ）に示すように複数のリ
ード端子９ａが所定の間隔で配列されている。個々のリ
ード端子９ａは、その一方が第２の接続部材９の本体９
ｂにより形成された凸部９ｃの側面に沿って配置されて
おり、同他方がその本体９ｂから外側に延出して配置さ
れている。
ザー基板４に第２の接続部材９が取り付けられている。
第２の接続部材９には図２（ｂ）に示すように複数のリ
ード端子９ａが所定の間隔で配列されている。個々のリ
ード端子９ａは、その一方が第２の接続部材９の本体９
ｂにより形成された凸部９ｃの側面に沿って配置されて
おり、同他方がその本体９ｂから外側に延出して配置さ
れている。
【００１４】一方、マザー基板４の実装部７の周辺に
は、上記第２の接続部材９に設けたリード端子９ａに対
応して複数のランドが形成されており、これらのランド
はマザー基板４の導体パターンと電気的に接続されてい
る。
は、上記第２の接続部材９に設けたリード端子９ａに対
応して複数のランドが形成されており、これらのランド
はマザー基板４の導体パターンと電気的に接続されてい
る。
【００１５】ここで、マザー基板４に第２の接続部材９
を取り付ける場合は、まず基板側のランドに部材側のリ
ード端子９ａを位置合わせして載置し、次いで全てのラ
ンドとリード端子９ａとをハンダによって接合する。こ
れにより、マザー基板４の導体パターンと電気的に接続
する状態でそのマザー基板４に第２の接続部材９が取り
付けられる。
を取り付ける場合は、まず基板側のランドに部材側のリ
ード端子９ａを位置合わせして載置し、次いで全てのラ
ンドとリード端子９ａとをハンダによって接合する。こ
れにより、マザー基板４の導体パターンと電気的に接続
する状態でそのマザー基板４に第２の接続部材９が取り
付けられる。
【００１６】このような構成の中で、上記第２の接続部
材９の凸部９ｃは、先に説明した第１の接続部材８の凹
部８ｃに丁度嵌まり込むようにその大きさが設定され、
これにより第１の接続部材８と第２の接続部材９とが嵌
脱自在に構成されている。また、第１の接続部材８に第
２の接続部材９を嵌合させることにより、それぞれのリ
ード端子８ａ、９ａは、端子自体の持つバネ性によって
圧接状態に保持される。
材９の凸部９ｃは、先に説明した第１の接続部材８の凹
部８ｃに丁度嵌まり込むようにその大きさが設定され、
これにより第１の接続部材８と第２の接続部材９とが嵌
脱自在に構成されている。また、第１の接続部材８に第
２の接続部材９を嵌合させることにより、それぞれのリ
ード端子８ａ、９ａは、端子自体の持つバネ性によって
圧接状態に保持される。
【００１７】ここで、マザー基板４にハイブリッドＩＣ
基板１を実装する場合は、まず図３に示すように、マザ
ー基板４の実装部７にハイブリッドＩＣ基板１を対向さ
せて配置し、次いで図１に示すように、各基板１、４に
取り付けた第１の接続部材８と第２の接続部材９とをそ
れぞれ嵌合させる。この時、各部材８、９に設けたリー
ド端子８ａ、９ａは上述したように圧接状態となるた
め、これらのリード端子８ａ、９ａを通してハイブリッ
ドＩＣ基板１とマザー基板４とが電気的に接続される。
このようにしてハイブリッドＩＣ基板１は第１の接続部
材８と第２の接続部材９を介してマザー基板４の実装部
７に実装される。
基板１を実装する場合は、まず図３に示すように、マザ
ー基板４の実装部７にハイブリッドＩＣ基板１を対向さ
せて配置し、次いで図１に示すように、各基板１、４に
取り付けた第１の接続部材８と第２の接続部材９とをそ
れぞれ嵌合させる。この時、各部材８、９に設けたリー
ド端子８ａ、９ａは上述したように圧接状態となるた
め、これらのリード端子８ａ、９ａを通してハイブリッ
ドＩＣ基板１とマザー基板４とが電気的に接続される。
このようにしてハイブリッドＩＣ基板１は第１の接続部
材８と第２の接続部材９を介してマザー基板４の実装部
７に実装される。
【００１８】上記説明のように本実施例の実装構造にお
いては、第１の接続部材８と第２の接続部材９とが嵌脱
自在に構成されているため、ハイブリッドＩＣ基板１を
マザー基板４に実装する場合は、第２の接続部材９に第
１の接続部材８を嵌合させるだけで済み、反対にマザー
基板４からハイブリッドＩＣ基板１を取り外す場合は、
第２の接続部材９から第１の接続部材８を引き抜くだけ
で済むようになる。その結果、ハイブリッドＩＣ基板１
の交換が必要になった場合でも、非常に短時間で且つ簡
単に作業を完了することが可能となる。
いては、第１の接続部材８と第２の接続部材９とが嵌脱
自在に構成されているため、ハイブリッドＩＣ基板１を
マザー基板４に実装する場合は、第２の接続部材９に第
１の接続部材８を嵌合させるだけで済み、反対にマザー
基板４からハイブリッドＩＣ基板１を取り外す場合は、
第２の接続部材９から第１の接続部材８を引き抜くだけ
で済むようになる。その結果、ハイブリッドＩＣ基板１
の交換が必要になった場合でも、非常に短時間で且つ簡
単に作業を完了することが可能となる。
【００１９】なお、ハイブリッドＩＣ基板１に第１の接
続部材８を取り付ける場合、半導体素子２やチップ部品
３などの電子部品とともに第１の接続部材８をマウンタ
ー（搭載機）でハイブリッドＩＣ基板１上に搭載するよ
うにすれば、一連の工程の中でハイブリッドＩＣ基板１
に第１の接続部材８を取り付けることができため、従来
構造のようなＦ型リードを組み込む場合に比べて大幅な
工数削減となる。
続部材８を取り付ける場合、半導体素子２やチップ部品
３などの電子部品とともに第１の接続部材８をマウンタ
ー（搭載機）でハイブリッドＩＣ基板１上に搭載するよ
うにすれば、一連の工程の中でハイブリッドＩＣ基板１
に第１の接続部材８を取り付けることができため、従来
構造のようなＦ型リードを組み込む場合に比べて大幅な
工数削減となる。
【００２０】さらに、マザー基板４に第２の接続部材９
を取り付ける場合についても、半導体素子５やチップ部
品６などの電子部品とともに第２の接続部材９をマウン
ターでマザー基板４上に搭載するようにすれば、ほとん
ど工数の増加を招くことなくマザー基板４に第２の接続
部材９を取り付けることができる。
を取り付ける場合についても、半導体素子５やチップ部
品６などの電子部品とともに第２の接続部材９をマウン
ターでマザー基板４上に搭載するようにすれば、ほとん
ど工数の増加を招くことなくマザー基板４に第２の接続
部材９を取り付けることができる。
【００２１】加えて、本実施例の実装構造においては、
ハイブリッドＩＣ基板１の四辺全てに第１の接続部材８
を取り付け、これに対応してマザー基板４に第２の接続
部材９を取り付けるようにすれば、ハイブリッドＩＣ基
板の両側だけしかリードが設けられない従来構造に比べ
て、格段に端子数（ピン数）を増やすことができる。そ
のうえ本実施例では、各接続部材８、９においてリード
端子８ａ、９ａが２列に並べられているため、さらなる
端子数の増加が可能である。
ハイブリッドＩＣ基板１の四辺全てに第１の接続部材８
を取り付け、これに対応してマザー基板４に第２の接続
部材９を取り付けるようにすれば、ハイブリッドＩＣ基
板の両側だけしかリードが設けられない従来構造に比べ
て、格段に端子数（ピン数）を増やすことができる。そ
のうえ本実施例では、各接続部材８、９においてリード
端子８ａ、９ａが２列に並べられているため、さらなる
端子数の増加が可能である。
【００２２】また、本実施例においては、マザー基板４
にハイブリッドＩＣ基板１が実装された状態で、両基板
１、４間に所定の空間Ｖが形成される。この空間Ｖの大
きさは、第１の接続部材８と第２の接続部材９の高さか
ら自由に設定できるもので、これを十分に確保すること
によって図１及び図３に示すように、ハイブリッドＩＣ
基板１の下面とこれに対向するマザー基板４の上面にも
電子部品（３、６）を搭載できるようになる。
にハイブリッドＩＣ基板１が実装された状態で、両基板
１、４間に所定の空間Ｖが形成される。この空間Ｖの大
きさは、第１の接続部材８と第２の接続部材９の高さか
ら自由に設定できるもので、これを十分に確保すること
によって図１及び図３に示すように、ハイブリッドＩＣ
基板１の下面とこれに対向するマザー基板４の上面にも
電子部品（３、６）を搭載できるようになる。
【００２３】
【発明の効果】以上、説明したように本発明のハイブリ
ッドＩＣ基板の実装構造によれば、ハイブリッドＩＣ基
板に配設された複数の第１接続部材を、当該第１接続部
材と対向するようにマザー基板の上に配設された複数の
第２接続部材に嵌合させることにより、マザー基板上に
ハイブリッドＩＣ基板を実装できると共に、ハイブリッ
ドＩＣ基板とマザー基板とを電気的に接続できる。これ
により、ハイブリッドＩＣ基板の交換に際しては、第２
接続部材に対して第１接続部材を嵌脱させるだけの簡単
且つ短時間の作業をもって対応することが可能となるた
め、大幅なメンテナンス性の向上が期待できる。
ッドＩＣ基板の実装構造によれば、ハイブリッドＩＣ基
板に配設された複数の第１接続部材を、当該第１接続部
材と対向するようにマザー基板の上に配設された複数の
第２接続部材に嵌合させることにより、マザー基板上に
ハイブリッドＩＣ基板を実装できると共に、ハイブリッ
ドＩＣ基板とマザー基板とを電気的に接続できる。これ
により、ハイブリッドＩＣ基板の交換に際しては、第２
接続部材に対して第１接続部材を嵌脱させるだけの簡単
且つ短時間の作業をもって対応することが可能となるた
め、大幅なメンテナンス性の向上が期待できる。
【００２４】また、かかる実装構造において、複数の第
１接続部材の各々及び複数の第２接続部材の各々に、そ
れぞれ複数のリード端子を複数列に並設することによ
り、第１接続部材及び第２接続部材の嵌合部分を最大限
に活かして電気的接続のための端子数を増加させること
が可能となり、これによって多ピン化への対応が容易に
なる。
１接続部材の各々及び複数の第２接続部材の各々に、そ
れぞれ複数のリード端子を複数列に並設することによ
り、第１接続部材及び第２接続部材の嵌合部分を最大限
に活かして電気的接続のための端子数を増加させること
が可能となり、これによって多ピン化への対応が容易に
なる。
【００２５】また、矩形のハイブリッドＩＣ基板の四辺
に第１接続部材を配設し、この第１接続部材と対向する
ようにマザー基板上に第２接続部材を配設することによ
り、ハイブリッドＩＣ基板の外周部分を最大限に活かし
て電気的接続のための端子数を増加させることが可能と
なり、これによって多ピン化への対応が容易になる。
に第１接続部材を配設し、この第１接続部材と対向する
ようにマザー基板上に第２接続部材を配設することによ
り、ハイブリッドＩＣ基板の外周部分を最大限に活かし
て電気的接続のための端子数を増加させることが可能と
なり、これによって多ピン化への対応が容易になる。
【図１】本発明に係わる実装構造の一実施例を説明する
側断面図である。
側断面図である。
【図２】実施例における接続部材の構造を説明する図で
ある。
ある。
【図３】マザー基板にハイブリッドＩＣ基板を実装する
前の配置図である。
前の配置図である。
１ ハイブリッドＩＣ基板 ４ マザー基板 ８ 第１の接続部材 ９ 第２の接続部材 Ｖ 空間
Claims (2)
- 【請求項１】 電子部品が搭載されたハイブリッドＩＣ
基板と、前記ハイブリッドＩＣ基板が実装されるマザー
基板とを含むハイブリッドＩＣ基板の実装構造であっ
て、 前記ハイブリッドＩＣ基板に配設され、前記ハイブリッ
ドＩＣ基板に形成された導体パターンと電気的に接続さ
れる複数の第１接続部材と、 前記マザー基板の上に前記第１接続部材に対向するよう
に配設され、前記マザー基板に形成された導体パターン
と電気的に接続されると共に、前記第１接続部材と嵌合
することにより当該第１接続部材と電気的に接続される
複数の第２接続部材とを備え、 前記複数の第１接続部材の各々及び前記複数の第２接続
部材の各々には、それぞ れ複数のリード端子が複数列に
並設されたことを特徴とするハイブリッドＩＣ基板の実
装構造。 - 【請求項２】 電子部品が搭載された矩形のハイブリッ
ドＩＣ基板と、前記ハイブリッドＩＣ基板が実装される
マザー基板とを含むハイブリッドＩＣ基板の実装構造で
あって、 前記ハイブリッドＩＣ基板の四辺に配設され、前記ハイ
ブリッドＩＣ基板に形成された導体パターンと電気的に
接続される複数の第１接続部材と、 前記マザー基板の上に前記第１接続部材と対向するよう
に配設され、前記マザー基板に形成された導体パターン
に電気的に接続されると共に、前記第１接続部材と嵌合
することにより当該第１接続部材と電気的に接続される
複数の第２接続部材とを備えたことを特徴とするハイブ
リッドＩＣ基板の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26081492A JP3208606B2 (ja) | 1992-09-02 | 1992-09-02 | ハイブリッドｉｃ基板の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26081492A JP3208606B2 (ja) | 1992-09-02 | 1992-09-02 | ハイブリッドｉｃ基板の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685164A JPH0685164A (ja) | 1994-03-25 |
| JP3208606B2 true JP3208606B2 (ja) | 2001-09-17 |
Family
ID=17353132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26081492A Expired - Lifetime JP3208606B2 (ja) | 1992-09-02 | 1992-09-02 | ハイブリッドｉｃ基板の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3208606B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12095189B2 (en) | 2020-12-24 | 2024-09-17 | Intel Corporation | Ultra slim module form factor and connector architecture for top mount connection |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5666272A (en) * | 1994-11-29 | 1997-09-09 | Sgs-Thomson Microelectronics, Inc. | Detachable module/ball grid array package |
-
1992
- 1992-09-02 JP JP26081492A patent/JP3208606B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12095189B2 (en) | 2020-12-24 | 2024-09-17 | Intel Corporation | Ultra slim module form factor and connector architecture for top mount connection |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685164A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4435740A (en) | Electric circuit packaging member | |
| US5027191A (en) | Cavity-down chip carrier with pad grid array | |
| US4413308A (en) | Printed wiring board construction | |
| WO2002069680A2 (en) | Adapter for plastic-leaded chip carrier (plcc) and other surface mount technology (smt) chip carriers | |
| WO1998010630A1 (en) | An integrated circuit package | |
| EP0478879B1 (en) | A system of interconnecting electrical elements having differing bonding requirements for mounting said elements to a printed circuit board | |
| US4882656A (en) | Surface mounted decoupling capacitor | |
| EP1406302A1 (en) | Semiconductor device and semiconductor module | |
| US5079835A (en) | Method of forming a carrierless surface mounted integrated circuit die | |
| JPH09289052A (ja) | モジュールの実装構造 | |
| US5691569A (en) | Integrated circuit package that has a plurality of staggered pins | |
| JP3208606B2 (ja) | ハイブリッドｉｃ基板の実装構造 | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JPS63114299A (ja) | プリント配線板 | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| KR20050030553A (ko) | 웨이퍼의 인쇄 배선 기판상의 실장방법 | |
| JPS6013186Y2 (ja) | 電気コネクタ | |
| JPH0473298B2 (ja) | ||
| JPH11218778A (ja) | 液晶表示装置の実装方法 | |
| JP3008887U (ja) | Ｉｃピッチ変換基板 | |
| KR200271288Y1 (ko) | 테이프캐리어패키지및이를이용한패키지조립체 | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JPH04105390A (ja) | 基板機構 | |
| KR20010038949A (ko) | 적층형 패키지 | |
| JP2573207B2 (ja) | 表面実装部品用パツケ−ジ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |