KR20050030553A - 웨이퍼의 인쇄 배선 기판상의 실장방법 - Google Patents

웨이퍼의 인쇄 배선 기판상의 실장방법 Download PDF

Info

Publication number
KR20050030553A
KR20050030553A KR1020040075085A KR20040075085A KR20050030553A KR 20050030553 A KR20050030553 A KR 20050030553A KR 1020040075085 A KR1020040075085 A KR 1020040075085A KR 20040075085 A KR20040075085 A KR 20040075085A KR 20050030553 A KR20050030553 A KR 20050030553A
Authority
KR
South Korea
Prior art keywords
wafer
circuit
lower surfaces
holes
redistribution circuit
Prior art date
Application number
KR1020040075085A
Other languages
English (en)
Inventor
무라카미다케히코
Original Assignee
미나미 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미나미 가부시키가이샤 filed Critical 미나미 가부시키가이샤
Publication of KR20050030553A publication Critical patent/KR20050030553A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 과제는, 웨이퍼의 양면을 이용할 수 있도록 하는데 있다. 상기 과제를 해결하기 위해 본 발명은, 웨이퍼(1)에 상하부면을 관통하는 관통홀(2)을 형성함과 동시에, 상기 관통홀(2)의 내면에 절연층(14)을 형성한다. 상기 웨이퍼(1)의 상하 양면에 재배선(再配線) 회로(3, 4)를 형성함과 동시에, 상기 재배선 회로(3, 4)를 상기 관통홀(2)내에서 절연층(14)상에 실시한 도금(9)에 의해 접속한다. 또한, 상기 재배선 회로(3, 4)상에 땜납 등의 전도성 재료에 의한 열 응력 완화 포스트(5, 6)를 형성함과 동시에, 상기 열 응력 완화 포스트(5, 6) 상에 납땜 범프(7, 8)를 형성한다. 그리고, 웨이퍼(1)의 납땜 범프(7 또는 8)를 인쇄 배선 기판(11)의 배선 회로(12)에 접합한다.

Description

웨이퍼의 인쇄 배선 기판상의 실장방법{METHOD OF MOUNTING WAFER ON PRINTED WIRING SUBSTRATE}
본 발명은, 웨이퍼의 인쇄 배선 기판에의 실장방법에 관한 것이다.
종래, IC 등의 웨이퍼를 인쇄 배선 기판에 대해 실장하는 방법은, 도 7에 도시한 바와 같다. 즉, 인쇄 배선 기판(100)에는 그 상부면에 배선 회로(101)를 형성하는 한편, 웨이퍼(102)에는 그 상부면 또는 측면에 전극(103, 103)을 설치하고, 우선 도 7의 (1)에 도시한 바와 같이, 인쇄 배선 기판(100)상에 웨이퍼(102)를 올려놓은 다음, 도 7의 (2)에 도시한 바와 같이, 와이어(104, 104)를 가지고 웨이퍼(102)의 전극(103, 103)을 인쇄 배선 기판(100)의 배선 회로(101)에 접속하고, 마지막으로 도 7의 (3)에 도시한 바와 같이, 와이어(104, 104) 부분을 수지에 의해 실링(105)하는 것이다.
그러나, 이러한 종래의 방법에 의한 경우에는, 웨이퍼의 일측면 밖에 이용할 수 없었다.
또한, 상기와 다른 실장방법으로서, 도 8에 나타낸 바와 같이, 웨이퍼(106)의 한쪽 면에 재배선 회로(107)를 형성함과 동시에, 상기 재배선 회로에 납땜 범프(108)를 형성하고, 상기 납땜 범프(108)를 인쇄 배선 기판(100)의 배선 회로(101)에 접합하도록 하여 실장하는 방법도 있다. 또 본 도면에서는, 열 응력 완화 포스트가 생략되어 있다.
이러한 실장방법의 경우에는, 상기한 실장방법과는 달리, 복수의 웨이퍼를 겹쳐 실장하는 것이 가능해진다. 바꿔말하자면, 상하 양면을 이용하는 것이 가능해지는 것이다. 따라서, 이러한 실장방법의 경우에는, 인쇄 배선 기판(100)에 직접 접합하는 최하단의 웨이퍼(106)의 상부면에, 도 9에 도시한 바와 같은 인쇄 배선 시트(109)를 부착시키고, 여기에 상단측 웨이퍼(110)에서의 재배선 회로(111)에 형성한 납땜 범프(112)를 접합시킴과 동시에, 상기 인쇄 배선 시트(109)와 인쇄 배선 기판(100)의 배선 회로(101)를 와이어(113)로 접속하는 것이다.
그러나, 이러한 실장방법에 의하면, 웨이퍼와는 별도로 인쇄 배선 시트(109)를 만들어야 하므로, 시간적으로나 수고로움의 면에서 경제적이지 않다. 또한, 상기 인쇄 배선 시트(109)를 웨이퍼에 부착시킬 때에는, 양자의 위치를 맞추어 부착시킬 필요가 있어, 작업성이 좋지 않다. 게다가 또, 와이어(113)로 하나씩 접속해야 하므로 시간도 많이 걸리고 번거롭다.
본 발명은 상기와 같은 문제점을 감안하여 이루어진 것으로서, 웨이퍼에, 상하부면을 관통하는 관통홀을 형성하고, 상기 웨이퍼의 상하 양면에 재배선 회로를 형성함과 동시에 상기 재배선 회로를 상기 관통홀내에 실시한 도금에 의해 접속하도록 하여, 웨이퍼의 양면을 이용할 수 있게 한 웨이퍼의 인쇄 배선 기판상의 실장방법을 제공하고자 하는 것이다.
따라서, 본 발명은 이하와 같은 실장방법을 그 요지로 한다.
(1) 웨이퍼에 상하부면을 관통하는 관통홀을 형성하고, 상하 양면에 각각 도금에 의한 재배선 회로를 형성함과 동시에 상기 재배선 회로상에 땜납 등의 전도성 재료에 의한 열 응력 완화 포스트를 형성하고, 또한 상기 열 응력 완화 포스트 상에 납땜 범프를 형성함과 동시에, 상기 상하부면 각각의 재배선 회로를 상기 관통홀 내에 실시한 도금에 의해 접속하고, 상기 웨이퍼의 납땜 범프를 인쇄 배선 기판의 배선 회로에 접합하도록 한 것을 특징으로 하는 웨이퍼의 인쇄 배선 기판상의 실장방법.
(2) 웨이퍼에 상하부면을 관통하는 관통홀을 형성함과 동시에, 상하 양면에 각각 도금에 의한 재배선 회로를 형성하고, 상부면측의 상기 재배선 회로 상에 땜납 등의 전도성 재료에 의한 열 응력 완화 포스트를 형성함과 동시에, 상기 열 응력 완화 포스트 상에는 납땜 범프를 형성하는 한편, 하부면측의 상기 재배선 회로에 출력 단자를 형성하고, 상기 상하부면 각각의 재배선 회로를 상기 관통홀내에 실시한 도금에 의해 접속하고, 상기 웨이퍼의 출력단자를 인쇄 배선 기판의 배선회로에 접합하도록 한 것을 특징으로 하는 웨이퍼의 인쇄 배선 기판상의 실장방법.
(3) 웨이퍼에 상하부면을 관통하는 관통홀을 형성함과 동시에 상기 관통홀의 내면에 절연층을 형성하고, 상하 양면에 각각 도금에 의한 재배선 회로를 형성함과 동시에 상기 재배선 회로 상에 땜납 등의 전도성 재료에 의한 열 응력 완화 포스트를 형성하고, 상기 열 응력 완화 포스트 상에 납땜 범프를 형성함과 동시에, 상기 상하부면 각각의 재배선 회로를 상기 관통홀내에서 절연층상에 실시한 도금에 의해 접속하고, 상기 웨이퍼의 납땜 범프를 인쇄 배선 기판의 배선회로에 접합하도록 한 것을 특징으로 하는 웨이퍼의 인쇄 배선 기판상의 실장방법.
(4) 웨이퍼에 상하부면을 관통하는 관통홀을 형성함과 동시에 상기 관통홀의 내면에 절연층을 형성하고, 상하 양면에 각각 도금에 의한 재배선 회로를 형성하고, 상부면측의 상기 재배선 회로 상에 땜납 등의 전도성 재료에 의한 열 응력 완화 포스트를 형성함과 동시에 상기 열 응력 완화 포스트 상에는 납땜 범프를 형성하는 한편, 하부면측의 상기 재배선 회로에 출력단자를 형성하고, 상기 상하부면 각각의 재배선 회로를 상기 관통홀내에서 절연층상에 실시한 도금에 의해 접속하고, 상기 웨이퍼의 출력단자를 인쇄 배선 기판의 배선회로에 접합하도록 한 것을 특징으로 하는 웨이퍼의 인쇄 배선 기판상의 실장방법.
또한, 상기 (1)∼(4)에 따른 웨이퍼의 인쇄 배선 기판상의 실장방법에서, 한 장의 웨이퍼에 가로세로 격자형으로 관통홀을 형성함과 동시에 관통홀로 둘러싸인 각 부분에 재배선 회로를 형성하고, 관통홀의 위치에서 절단하도록 해도 좋다. 이 경우에는, 한번에 많은 웨이퍼를 제작할 수 있게 된다.
본 발명을 실시하기 위한 가장 바람직한 형태는, 웨이퍼에 상하부면을 관통하는 관통홀을 형성하고, 상하 양면에 각각 도금에 의한 재배선 회로를 형성함과 동시에 상기 재배선 회로상에 땜납 등의 전도성 재료에 의한 열 응력 완화 포스트를 형성하고, 또한 상기 열 응력 완화 포스트 상에 납땜 범프를 형성함과 동시에, 상기 상하부면 각각의 재배선 회로를 상기 관통홀 내에 실시한 도금에 의해 접속하고, 상기 웨이퍼의 납땜 범프를 인쇄 배선 기판의 배선 회로에 접합하도록 하는 것이다.
이하에서는, 본 발명의 실시예에 대해 도면을 참조하면서 설명한다.
제 1 실시예
도 1은 본 발명의 제 1 실시예에 대한 설명도이다.
도면에서, 1은 웨이퍼로서, 필요 부분에는 상하부면을 관통하는 관통홀(2)이 형성되어 있다.
3, 4는 상기 웨이퍼(1)의 상하 양면에 도금에 의해 형성한 재배선 회로이다. 5, 6은 상기 재배선 회로(3, 4) 각각의 위에 형성한 땜납 등의 전도성 재료에 의한 열 응력 완화 포스트이며, 본 실시예에서는 스크린 인쇄에 의해 형성되어 있다. 7, 8은 상기 열 응력 완화 포스트(5, 6) 각각의 위에 형성한 납땜 범프이다. 그리고, 상기 재배선 회로(3, 4)는 상기 관통홀(2)내에 실시한 도금(9)에 의해 접속되어 있다.
10은 상기 웨이퍼(1)의 상하 양면에 형성한 절연층이다. 11은 인쇄 배선 기판으로서, 그 배선 회로(12)에 상기 웨이퍼(1)의 납땜 범프(7 또는 8)를 접합시키는 것이다.
제 2 실시예
다음은, 도 2에 도시한 본 발명의 제 2 실시예에 대해 설명한다.
본 실시예와 상기 제 1 실시예의 상이점은, 본 실시예에서는 하부면측의 재배선 회로(4)에 납땜 범프 대신 출력단자(13)를 형성하였다는 점이다. 그리고, 기타의 구성은 상기 제 1 실시예와 동일하므로, 동일한 부재에는 동일한 부호를 사용하고, 그에 대한 상세한 설명은 생략한다.
제 3 실시예
다음은, 도 3에 도시한 본 발명의 제 3 실시예에 대해 설명한다.
본 실시예와 상기 제 1 실시예의 상이점은, 본 실시예에서는 관통홀(2)의 내면에 절연층(14)을 형성하고, 웨이퍼(1)의 상하 양면의 재배선 회로(3, 4)를 관통홀(2)내에서 절연층(14)상에 실시한 도금(9)에 의해 접속하도록 하였다는 점이다. 그리고, 기타의 구성은 상기 제 1 실시예와 동일하므로, 동일한 부재에는 동일한 부호를 사용하고, 그에 대한 상세한 설명은 생략한다.
제 4 실시예
다음은, 도 6에 도시한 본 발명의 제 4 실시예에 대해 설명한다.
본 실시예와 상기 제 1 실시예의 상이점은, 본 실시예에서는 관통홀(2)의 내면에 절연층(14)을 형성하고, 웨이퍼(1)의 상하 양면의 재배선 회로(3, 4)를 관통홀(2)내에서 절연층(14)상에 실시한 도금(9)에 의해 접속한 점과, 하부면측의 재배선 회로(4)에 납땜 범프 대신 출력단자(13)를 형성하였다는 점에 있다. 그리고, 기타의 구성은 상기 제 1 실시예와 동일하므로, 동일한 부재에는 동일한 부호를 사용하고, 그에 대한 상세한 설명은 생략한다.
또한, 상기 제 1∼4 실시예에서, 한 장의 웨이퍼(1)에 가로세로 격자형으로 관통홀(2)을 형성함과 동시에 관통홀(2)로 둘러싸인 각 부분에 재배선 회로를 형성하여, 도면 중에서 X-X로 나타낸 관통홀(2)의 위치에서 절단하도록 해도 좋다. 그리고, 이와 같이 하여 칩 형상으로 절단한 각 웨이퍼 중 하나를 도 4에 도시하였다. 도 4에서는, 재배선 회로 등이 생략되어 있다.
본 발명은, 웨이퍼에, 상하부면을 관통하는 관통홀을 형성하고, 상기 웨이퍼의 상하 양면에 재배선 회로를 형성함과 동시에 상기 재배선 회로를 상기 관통홀내에 실시한 도금에 의해 접속하도록 하였기 때문에, 웨이퍼의 양면을 이용하는 것이 가능해진다. 그리고 이에 따라, 예를 들면 웨이퍼 상에 웨이퍼를 겹쳐 실장하는 것도 가능해지고, 실장하는 웨이퍼의 개수를 증가시킬 수도 있게 된다. 또한, 웨이퍼에 형성한 상부면의 재배선 회로를 입력측으로 하고, 하부면의 재배선 회로를 출력측으로 하여 사용하는 것도 가능해진다.
또한, 종래의 실장방법에서, 도 8에 나타낸 바와 같이 복수의 웨이퍼를 겹쳐 실장하는 경우에 필요하였던 인쇄 배선 시트가 불필요해지므로 비용 절감이 가능해질뿐만 아니라, 이를 웨이퍼에 부착시킬 때의 수고도 덜 수 있게 된다. 또한, 와이어로 하나씩 접속하는 수고도 불필요해진다.
그리고, 한 장의 웨이퍼에 가로세로 격자형으로 관통홀을 형성함과 동시에 관통홀로 둘러싸인 각 부분에 재배선 회로를 형성하여, 관통홀의 위치에서 절단하도록 한 경우에는, 한번에 다수의 웨이퍼를 제작할 수 있게 된다.
도 1은 본 발명의 제 1 실시예에 대한 설명도이다.
도 2는 본 발명의 제 2 실시예에 대한 설명도이다.
도 3은 본 발명의 제 3 실시예에 대한 설명도이다.
도 4는 재배선 회로 등을 생략하고 도시한, 칩형상으로 절단한 각 웨이퍼 중 하나에 대한 사시도이다.
도 5는 본 발명의 제 3 실시예의 주요부에 대한 사시도이다.
도 6은 본 발명의 제 4 실시예에 대한 설명도이다.
도 7은 종래의 실장방법에 대한 공정 설명도이다.
도 8은 종래의 다른 실장방법에 대한 설명도이다.
도 9는 도 8에 도시한 실장방법에서 이용하는 인쇄 배선 시트의 평면도이다.
*도면의 주요부분에 대한 부호의 설명*
1 : 웨이퍼 2 : 관통홀
3, 4 : 재배선 회로(再配線回路) 5, 6 : 열 응력(應力) 완화 포스트
7, 8 : 납땜 범프 9 : 도금
11 : 인쇄 배선 기판 12 : 배선 회로
13 : 출력단자 14 : 절연층

Claims (8)

  1. 웨이퍼에 상하부면을 관통하는 관통홀을 형성하고, 상하 양면에 각각 도금에 의한 재배선 회로를 형성함과 동시에 상기 재배선 회로상에 땜납 등의 전도성 재료에 의한 열 응력 완화 포스트를 형성하고, 또한 상기 열 응력 완화 포스트 상에 납땜 범프를 형성함과 동시에, 상기 상하부면 각각의 재배선 회로를 상기 관통홀 내에 실시한 도금에 의해 접속하고, 상기 웨이퍼의 납땜 범프를 인쇄 배선 기판의 배선 회로에 접합하도록 한 것을 특징으로 하는 웨이퍼의 인쇄 배선 기판상의 실장방법.
  2. 웨이퍼에 상하부면을 관통하는 관통홀을 형성함과 동시에, 상하 양면에 각각 도금에 의한 재배선 회로를 형성하고, 상부면측의 상기 재배선 회로 상에 땜납 등의 전도성 재료에 의한 열 응력 완화 포스트를 형성함과 동시에, 상기 열 응력 완화 포스트 상에 납땜 범프를 형성하는 한편, 하부면측의 상기 재배선 회로에 출력 단자를 형성하고, 상기 상하부면 각각의 재배선 회로를 상기 관통홀내에 실시한 도금에 의해 접속하고, 상기 웨이퍼의 출력단자를 인쇄 배선 기판의 배선회로에 접합하도록 한 것을 특징으로 하는 웨이퍼의 인쇄 배선 기판상의 실장방법.
  3. 웨이퍼에 상하부면을 관통하는 관통홀을 형성함과 동시에 상기 관통홀의 내면에 절연층을 형성하고, 상하 양면에 각각 도금에 의한 재배선 회로를 형성함과 동시에 상기 재배선 회로 상에 땜납 등의 전도성 재료에 의한 열 응력 완화 포스트를 형성하고, 또한 상기 열 응력 완화 포스트 상에 납땜 범프를 형성함과 동시에, 상기 상하부면 각각의 재배선 회로를 상기 관통홀내에서 절연층상에 실시한 도금에 의해 접속하고, 상기 웨이퍼의 납땜 범프를 인쇄 배선 기판의 배선회로에 접합하도록 한 것을 특징으로 하는 웨이퍼의 인쇄 배선 기판상의 실장방법.
  4. 웨이퍼에 상하부면을 관통하는 관통홀을 형성함과 동시에 상기 관통홀의 내면에 절연층을 형성하고, 상하 양면에 각각 도금에 의한 재배선 회로를 형성하고, 상부면측의 상기 재배선 회로 상에 땜납 등의 전도성 재료에 의한 열 응력 완화 포스트를 형성함과 동시에 상기 열 응력 완화 포스트 상에 납땜 범프를 형성하는 한편, 하부면측의 상기 재배선 회로에 출력단자를 형성하고, 상기 상하부면 각각의 재배선 회로를, 상기 관통홀내에서 절연층상에 실시한 도금에 의해 접속하고, 상기 웨이퍼의 출력단자를 인쇄 배선 기판의 배선회로에 접합하도록 한 것을 특징으로 하는 웨이퍼의 인쇄 배선 기판상의 실장방법.
  5. 제 1항에 있어서,
    한 장의 웨이퍼에 가로세로 격자형으로 관통홀을 형성함과 동시에 상기 관통홀로 둘러싸인 각 부분에 재배선 회로를 형성하여, 관통홀의 위치에서 절단하도록 한 것을 특징으로 하는 웨이퍼의 인쇄 배선 기판상의 실장방법.
  6. 제 2항에 있어서,
    한 장의 웨이퍼에 가로세로 격자형으로 관통홀을 형성함과 동시에 상기 관통홀로 둘러싸인 각 부분에 재배선 회로를 형성하여, 관통홀의 위치에서 절단하도록 한 것을 특징으로 하는 웨이퍼의 인쇄 배선 기판상의 실장방법.
  7. 제 3항에 있어서,
    한 장의 웨이퍼에 가로세로 격자형으로 관통홀을 형성함과 동시에 상기 관통홀로 둘러싸인 각 부분에 재배선 회로를 형성하여, 관통홀의 위치에서 절단하도록 한 것을 특징으로 하는 웨이퍼의 인쇄 배선 기판상의 실장방법.
  8. 제 4항에 있어서,
    한 장의 웨이퍼에 가로세로 격자형으로 관통홀을 형성함과 동시에 상기 관통홀로 둘러싸인 각 부분에 재배선 회로를 형성하여, 관통홀의 위치에서 절단하도록 한 것을 특징으로 하는 웨이퍼의 인쇄 배선 기판상의 실장방법.
KR1020040075085A 2003-09-25 2004-09-20 웨이퍼의 인쇄 배선 기판상의 실장방법 KR20050030553A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00332935 2003-09-25
JP2003332935 2003-09-25
JPJP-P-2004-00187764 2004-06-25
JP2004187764A JP2005123569A (ja) 2003-09-25 2004-06-25 ウエハの印刷配線基板への実装方法

Publications (1)

Publication Number Publication Date
KR20050030553A true KR20050030553A (ko) 2005-03-30

Family

ID=34197250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040075085A KR20050030553A (ko) 2003-09-25 2004-09-20 웨이퍼의 인쇄 배선 기판상의 실장방법

Country Status (8)

Country Link
US (1) US7141453B2 (ko)
EP (1) EP1519412A3 (ko)
JP (1) JP2005123569A (ko)
KR (1) KR20050030553A (ko)
CN (1) CN100413386C (ko)
MY (1) MY138748A (ko)
SG (1) SG110160A1 (ko)
TW (1) TW200522329A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100959606B1 (ko) * 2008-03-12 2010-05-27 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
KR100959605B1 (ko) * 2008-03-12 2010-05-27 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4652853B2 (ja) * 2005-03-09 2011-03-16 三井化学東セロ株式会社 容器及びその製造方法
KR100787892B1 (ko) * 2006-10-31 2007-12-27 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
JP2008290780A (ja) * 2008-08-12 2008-12-04 Tohcello Co Ltd ガスバリア性膜及びその積層体
WO2022158109A1 (ja) * 2021-01-19 2022-07-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および、半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984358A (en) * 1989-03-10 1991-01-15 Microelectronics And Computer Technology Corporation Method of assembling stacks of integrated circuit dies
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
JP2976917B2 (ja) * 1997-03-31 1999-11-10 日本電気株式会社 半導体装置
US6026564A (en) * 1998-04-10 2000-02-22 Ang Technologies Inc. Method of making a high density multilayer wiring board
US5981311A (en) * 1998-06-25 1999-11-09 Lsi Logic Corporation Process for using a removeable plating bus layer for high density substrates
US6404061B1 (en) * 1999-02-26 2002-06-11 Rohm Co., Ltd. Semiconductor device and semiconductor chip
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP2001358445A (ja) * 2000-06-13 2001-12-26 Denso Corp 電子部品の実装構造
JP2002237673A (ja) * 2001-02-08 2002-08-23 Murata Mfg Co Ltd 回路基板装置
US6910268B2 (en) * 2001-03-27 2005-06-28 Formfactor, Inc. Method for fabricating an IC interconnect system including an in-street integrated circuit wafer via

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100959606B1 (ko) * 2008-03-12 2010-05-27 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
KR100959605B1 (ko) * 2008-03-12 2010-05-27 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
US8049341B2 (en) 2008-03-12 2011-11-01 Hynix Semiconductor Inc. Semiconductor package and method for manufacturing the same
US8361838B2 (en) 2008-03-12 2013-01-29 Hynix Semiconductor Inc. Semiconductor package and method for manufacturing the same via holes in semiconductor chip for plurality stack chips

Also Published As

Publication number Publication date
US20050070050A1 (en) 2005-03-31
SG110160A1 (en) 2005-04-28
JP2005123569A (ja) 2005-05-12
MY138748A (en) 2009-07-31
US7141453B2 (en) 2006-11-28
TW200522329A (en) 2005-07-01
CN1602144A (zh) 2005-03-30
EP1519412A3 (en) 2007-08-22
CN100413386C (zh) 2008-08-20
EP1519412A2 (en) 2005-03-30
TWI303476B (ko) 2008-11-21

Similar Documents

Publication Publication Date Title
US6817870B1 (en) Technique for interconnecting multilayer circuit boards
US4435740A (en) Electric circuit packaging member
US5886876A (en) Surface-mounted semiconductor package and its manufacturing method
US5165984A (en) Stepped multilayer interconnection apparatus and method of making the same
US6862190B2 (en) Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers
JP2001189416A (ja) パワーモジュール
JPH07202378A (ja) パッケージ化電子ハードウェア・ユニット
US6992395B2 (en) Semiconductor device and semiconductor module having external electrodes on an outer periphery
KR100719384B1 (ko) 얇은 프로파일의 상호연결 구조 및 연결 방법
US6787920B2 (en) Electronic circuit board manufacturing process and associated apparatus
JP2000165007A (ja) プリント配線板、電子部品及び電子部品の実装方法
JPH02198192A (ja) 表面装着型デカップリングコンデンサ
JP2007081058A (ja) 配線基板及びその製造方法、並びに半導体装置
KR20050030553A (ko) 웨이퍼의 인쇄 배선 기판상의 실장방법
KR19980086909A (ko) 프린트기판
US6796807B2 (en) Adapter for surface mount devices to through hole applications
KR100396869B1 (ko) 연성인쇄회로기판의 접합방법
US8094460B2 (en) Orientation-tolerant land pattern and method of manufacturing the same
US6950315B2 (en) High frequency module mounting structure in which solder is prevented from peeling
WO2008117213A2 (en) An assembly of at least two printed circuit boards and a method of assembling at least two printed circuit boards
CN219761435U (zh) 一种具备大电流过流能力的电路板结构
EP2853140A1 (en) Interconnection substrate and method of manufacturing the same
JP2011044519A (ja) 電子部品実装構造
JP2002270760A (ja) 電子部品、そのアセンブリ及びその製造方法
KR20020028038A (ko) 반도체 패키지의 적층 구조 및 그 적층 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application