KR100959605B1 - 스택 패키지 및 그의 제조 방법 - Google Patents

스택 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR100959605B1
KR100959605B1 KR1020080023039A KR20080023039A KR100959605B1 KR 100959605 B1 KR100959605 B1 KR 100959605B1 KR 1020080023039 A KR1020080023039 A KR 1020080023039A KR 20080023039 A KR20080023039 A KR 20080023039A KR 100959605 B1 KR100959605 B1 KR 100959605B1
Authority
KR
South Korea
Prior art keywords
forming
wafer
conductive film
semiconductor chip
circuit
Prior art date
Application number
KR1020080023039A
Other languages
English (en)
Other versions
KR20090097721A (ko
Inventor
양승택
서민석
이승현
김종훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080023039A priority Critical patent/KR100959605B1/ko
Publication of KR20090097721A publication Critical patent/KR20090097721A/ko
Application granted granted Critical
Publication of KR100959605B1 publication Critical patent/KR100959605B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 스택 패키지는, 일면 및 타면으로부터 상호 연결되도록 관통된 다수의 제1 및 제2비아홀이 구비되고, 상기 일면 및 타면에 각각 제1 및 제2회로가 형성된 제1반도체 칩; 상기 제1반도체 칩의 제1 및 제2비아홀 내에 각각 상기 제1 및 제2회로와 전기적으로 연결됨과 아울러 상호 전기적으로 연결되도록 매립된 제1 및 제2도전막; 상기 제1반도체 칩의 타면 상에 부착되며, 상기 제2도전막과 전기적으로 연결되도록 제3도전막이 매립된 제3비아홀이 구비되며, 상기 부착면의 반대면에 제3회로가 형성된 제2반도체 칩; 및 상기 제1반도체 칩의 일면 상에 부착되며, 상기 제1도전막과 전기적으로 연결되도록 제4도전막이 매립된 제4비아홀이 구비된 더미 반도체 칩을 포함한다.

Description

스택 패키지 및 그의 제조 방법{Stack package and method for fabricating the same}
본 발명은 스택 패키지 및 그의 제조 방법에 관한 것으로서, 보다 상세하게는, 고집적화되고 전체 높이를 줄일 수 있는 스택 패키지 및 그의 제조 방법에 관한 것이다.
반도체 집적 소자에 대한 패키징 기술은 소형화 및 고용량화에 대한 요구에 따라 지속적으로 발전하고 있으며, 최근에는 소형화 및 고용량화와 실장 효율성을 만족시킬 수 있는 스택 패키지(Stack package)에 대한 다양한 기술들이 개발되고 있다.
반도체 산업에서 말하는 "스택"이란 적어도 2개 이상의 반도체 칩 또는 패키지를 수직으로 쌓아 올리는 기술로서, 메모리 소자의 경우, 반도체 집적 공정에서 구현 가능한 메모리 용량보다 큰 메모리 용량을 갖는 제품을 구현할 수 있고, 실장 면적 사용의 효율성을 높일 수 있다.
스택 패키지는 제조 기술에 따라 개별 반도체 칩 또는 반도체 패키지를 스택한 후, 한번에 스택된 반도체 칩들을 패키징해주는 방법과, 패키징된 개별 반도체 칩 또는 반도체 패키지들을 스택하여 형성하는 방법으로 형성하며, 상기 스택 패키지들은 스택된 다수의 반도체 칩들 또는 패키지들 간에 금속 와이어, 범프 또는 관통 전극 등을 통하여 전기적으로 연결된다.
한편, 상기 스택 패키지는 다수의 반도체 칩들로 이루어지고, 재배선 등의 반도체 소자 형성 공정이 일괄적으로 완료된 다수의 웨이퍼를 스택한 후, 개별 반도체 칩 레벨로 절단하는 방법으로 형성할 수 있다.
그러나, 상기 웨이퍼에서 분리된 다수의 반도체 칩을 이용한 스택 패키지나 상기 웨이퍼 레벨에서 직접 웨이퍼를 스택하여 형성하는 스택 패키지는 상기 반도체 칩 상에 회로를 형성하는 일반적인 방법에 의해 일면에만 회로가 구성된 반도체 칩으로 형성할 수밖에 없다.
또한, 두께가 낮은 스택 패키지를 형성하기 위하여 상기 다수의 반도체 칩으로 이루어진 웨이퍼에 백그라인딩 공정을 실시함으로 인하여 상기 웨이퍼를 핸들링하기 어렵다.
본 발명은 고집적화되고 전체 높이를 줄일 수 있는 스택 패키지 및 그의 제조 방법을 제공한다.
본 발명에 따른 스택 패키지는, 일면 및 타면으로부터 상호 연결되도록 관통된 다수의 제1 및 제2비아홀이 구비되고, 상기 일면 및 타면에 각각 제1 및 제2회 로가 형성된 제1반도체 칩; 상기 제1반도체 칩의 제1 및 제2비아홀 내에 각각 상기 제1 및 제2회로와 전기적으로 연결됨과 아울러 상호 전기적으로 연결되도록 매립된 제1 및 제2도전막; 상기 제1반도체 칩의 타면 상에 부착되며, 상기 제2도전막과 전기적으로 연결되도록 제3도전막이 매립된 제3비아홀이 구비되며, 상기 부착면의 반대면에 제3회로가 형성된 제2반도체 칩; 및 상기 제1반도체 칩의 일면 상에 부착되며, 상기 제1도전막과 전기적으로 연결되도록 제4도전막이 매립된 제4비아홀이 구비된 더미 반도체 칩을 포함한다.
상기 제1 내지 제3회로 상에 각각 형성된 제1 내지 제3절연막을 더 포함한다.
상기 제1 내지 제4도전막은 구리(Cu) 또는 알루미늄(Al)으로 형성하거나 상기 구리 또는 알루미늄을 포함하는 합금으로 이루어진다.
상기 더미 반도체 칩의 부착면의 반대면에 상기 각 제1도전막과 전기적으로 연결되도록 형성된 재배선을 더 포함한다.
상기 더미 반도체 칩의 부착면의 반대면에 상기 재배선의 일부분들을 노출시키도록 형성된 마스크를 더 포함한다.
상기 노출된 재배선과 전기적으로 연결되도록 형성된 외부접속단자를 더 포함한다.
상기 제1 및 제2반도체 칩과 더미 반도체 칩을 감씨도록 형성된 캡핑막을 더 포함한다.
또한, 본 발명에 따른 스택 패키지의 제조 방법은, 일면에 제1회로가 형성된 다수의 제1반도체 칩으로 이루어진 제1웨이퍼의 상기 각 제1반도체 칩 일면으로 일부 깊이를 갖는 다수의 제1비아홀을 형성하는 단계; 상기 제1비아홀들 내에 상기 제1회로와 전기적으로 연결되도록 제1도전막을 매립하는 단계; 상기 제1웨이퍼의 일면 상에 더미 웨이퍼를 부착하는 단계; 상기 제1웨이퍼의 타면에 제2회로를 형성하는 단계; 상기 제1웨이퍼의 타면으로 상기 제1도전막이 노출되도록 제2비아홀들을 형성하는 단계; 상기 제2비아홀들 내에 상기 제2회로 및 상기 제1도전막과 전기적으로 연결되도록 제2도전막을 매립하는 단계; 상기 제1웨이퍼의 타면 상에 제2웨이퍼를 부착하는 단계; 상기 제2웨이퍼의 부착면의 반대면에 제3회로를 형성하여 다수의 제2반도체 칩을 형성하는 단계; 상기 제2웨이퍼에 상기 제2도전막이 노출되도록 제3비아홀을 형성하는 단계; 상기 제3비아홀 내에 상기 제3회로 및 상기 제2도전막과 전기적으로 연결되도록 제3도전막을 매립하는 단계; 상기 더미 웨이퍼에 상기 제1도전막이 노출되도록 제4비아홀을 형성하는 단계; 및 상기 제4비아홀 내에 상기 제1도전막과 전기적으로 연결되도록 제4도전막을 형성하는 단계를 포함한다.
상기 제1비아홀을 형성하는 단계 전, 상기 제1회로 상에 제1절연막을 형성하는 단계를 더 포함한다.
상기 더미 웨이퍼를 부착하는 단계 후, 그리고, 상기 제2회로를 형성하는 단계 전, 상기 제1웨이퍼의 타면을 백그라인딩하는 단계를 더 포함한다.
상기 백그라인딩하는 단계는 상기 제1도전막이 노출되지 않도록 수행한다.
상기 제2회로를 형성하는 단계 후, 그리고, 상기 제2비아홀을 형성하는 단계 전, 상기 제2회로 상에 제2절연막을 형성하는 단계를 더 포함한다.
상기 제2웨이퍼를 부착하는 단계 후, 그리고, 상기 제3회로를 형성하는 단계 후, 상기 제2웨이퍼의 부착면의 반대면에 백그라인딩 공정을 수행하는 단계를 더 포함한다.
상기 제3회로를 형성하는 단계 후, 그리고, 상기 제3비아홀을 형성하는 단계 전, 상기 제3회로 상에 제3절연막을 형성하는 단계를 더 포함한다.
상기 제3도전막을 매립하는 단계 후, 상기 제4비아홀을 형성하는 단계 전, 상기 더미 웨이퍼를 백그라인딩하는 단계를 더 포함한다.
상기 제4도전막을 형성하는 단계 후, 상기 더미 웨이퍼의 부착면의 반대면에 상기 각 제4도전막과 전기적으로 연결되도록 재배선을 형성하는 단계를 더 포함한다.
상기 재배선을 형성하는 단계 후, 상기 더미 웨이퍼의 부착면의 반대면에 상기 제4도전막의 일부분들이 노출되도록 마스크를 형성하는 단계를 더 포함한다.
상기 마스크를 형성하는 단계 후, 상기 노출된 제4도전막 부분에 외부접속단자를 형성하는 단계를 더 포함한다.
상기 제4도전막을 형성하는 단계 후, 상기 스택된 웨이퍼들을 칩 레벨로 쏘잉하는 단계를 더 포함한다.
상기 제4도전막을 형성하는 단계 후, 상기 제1 및 제2반도체 칩과 더미 반도체 칩을 감싸도록 형성된 캡핑막 형성하는 단계를 더 포함한다.
상기 제1 내지 제4도전막은 구리(Cu) 또는 알루미늄(Al)으로 형성하거나 상기 구리 또는 알루미늄을 포함하는 합금으로 형성한다.
본 발명은 스택되는 반도체 칩의 일면 및 타면에 반도체 회로를 구성함으로써 스택 패키지의 고집적화를 구현할 수 있고, 스택 패키지의 전체 높이를 줄일 수 있다.
또한, 본 발명은 웨이퍼를 스택함과 아울러 반도체 소자의 제조 공정을 수행함으로써 스택 패키지에 다른 소자를 형성하여 SIP(System in package) 또는 SIC(System in chip)을 구성할 수 있으며, 웨이퍼의 핸들링이 용이하다.
이하에서는, 본 발명의 실시예에 따른 스택 패키지 및 그의 제조 방법을 상세히 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 스택 패키지를 도시한 도면이다.
도시된 바와 같이, 본 발명에 따른 스택 패키지는 제1 및 제2도전막(130a, 130b)이 형성된 제1반도체 칩(100), 제3도전막(130c)이 구비된 제2반도체 칩(150) 및 제4도전막(130d)이 형성된 더미 반도체 칩(140)들이 상기 제1 내지 제4도전막(130a, 130b, 130c, 130d)들이 전기적으로 연결되도록 스택되어 이루어진다. 상기 제1내지 제4도전막(130a, 130b, 130c, 130d)은 구리(Cu) 또는 알루미늄(Al)으로 형성하거나 상기 구리 또는 알루미늄을 포함하는 합금으로 이루어진다.
자세하게, 상기 제1반도체 칩(100)은 제1면 및 제1면에 대향하는 제2면에 각각 반도체 칩 제조 공정에 의해 형성된 제1 및 제2회로(110a, 110b)가 구비되며, 상기 제1면 및 제2면으로부터 상호 연결되도록 관통된 다수의 제1 및 제2비아홀(V1, V2)이 구비된다. 상기 제1반도체 칩(100)의 상기 제1 및 제2회로(110a, 110b) 상에는 제1 및 제2절연막(120a, 120b)이 형성된다. 상기 제1반도체 칩(100)의 제1 및 제2비아홀(V1, V2) 내에는 상기 제1 및 제2회로(110a, 110b)와 각각 전기적으로 연결되도록 함과 아울러 상호 전기적으로 연결되도록 매립된 제1 및 제2도전막(130a, 130b)이 각각 형성된다. 상기 제1 및 제2도전막(130a, 130b)은 상기 제1 및 제2비아홀(V1, V2)을 포함하여 상기 제1 및 제2절연막(120a, 120b)의 높이까지 형성된다. 상기 제1반도체 칩(100)은 제1면 및 제2면에 각각 제1 및 제2회로(110a, 110b)의 형성이 가능하도록 10 ∼ 100㎛의 두께를 갖는다.
상기 제1반도체 칩(100)의 제2면 상에는 상기 제2비아홀(V2)과 대응하는 부분에 제3비아홀(V3)이 구비된다. 상기 제1반도체 칩(100)의 제2면 상에 제3회로(110c)가 형성된 제2반도체 칩(150)이 부착된다. 제2 반도체 칩(150)은 일면 및 일면에 대향하는 타면을 가지며, 상기 일면이 제1 반도체 칩(100)의 제2면과 맞닿도록 부착된다. 상기 제3회로(110c) 상에는 제3절연막(120c)이 형성되며, 상기 제3비아홀(V3)의 내부에는 상기 제3회로(110c) 및 상기 제2도전막(130b)과 전기적으로 연결되도록 상기 제3절연막(120c)의 높이까지 제3도전막(130c)이 매립된다.
상기 제1반도체 칩(100)의 제1면 상에는 상기 제1비아홀(V1)과 대응하는 부분에 제4비아홀(V4)이 구비된 더미 반도체 칩(140)이 부착된다. 더미 반도체 칩(140)은 일면 및 상기 일면에 대향하는 타면을 가지며, 상기 일면이 제1 반도체 칩(100)의 제1면과 맞닿도록 부착된다. 상기 제4비아홀(V4) 내에는 상기 제1도전막(130a)과 전기적으로 연결되도록 제4도전막(130d)이 매립된다.
상기 더미 반도체 칩(140)의 타면에는 상기 각 제1도전막(130a)과 전기적으로 연결되도록 재배선(160)이 구비된다. 상기 더미 반도체 칩(140)의 타면에는 상기 재배선(160)의 일부분들이 노출되도록 마스크(170)가 형성된다. 상기 마스크(170)에 의해 노출된 상기 재배선(160) 부분에는 솔더볼과 같은 외부접속단자(180)가 부착된다.
상기 스택된 제1 및 제2반도체 칩(100, 150)과 더미 반도체 칩(140)의 측면 및 상기 제2반도체 칩(150)의 타면에는 상기 반도체 칩(100, 140, 150)들의 전기적인 절연 및 보호를 위하여 캡핑막(190)이 형성되며, 상기 반도체 칩의 내에는 수동소자와 같은 다른 소자(미도시)가 형성될 수 있다.
한편, 본 발명의 실시예에 따른 스택 패키지는 도 2a 내지 도 2k에 도시된 바와 같은 방법으로 제조한다.
도 2a를 참조하면, 스크라이브 라인(S)에 의해 구획된 다수의 반도체 칩 형성 영역을 가지며 베어(Bare) 웨이퍼인 제1웨이퍼(100a)의 표면에 반도체 칩 제조 공정을 수행하기 위하여 산화막 및 유기물 등을 제거하는 표면 처리를 수행한다.
그런 다음, 상기 표면 처리된 제1웨이퍼(100a)의 제1면에 반도체 소자 제조 공정으로 제1회로(110a)를 형성하여 상기 제1웨이퍼(100a)에 다수의 반도체 칩(100)을 형성한다. 상기 제1회로(110a)는 상기 제1웨이퍼(100a)를 구성하는 상기 각 반도체 칩(100)이 전기적인 연결을 위한 비아홀 형성 영역(V)을 갖도록 형성된다.
도 2b를 참조하면, 상기 제1웨이퍼(100a)를 구성하는 각 제1반도체 칩(100) 상에 상기 제1회로(110a)를 덮도록 제1절연막(120a)을 형성한다.
그런 다음, 상기 각 제1반도체 칩(100)의 비아 형성 영역에 일부 깊이를 갖는 다수의 제1비아홀(V1)을 형성한다. 상기 제1비아홀(V1)들은 후속 공정으로 수행되는 상기 제1웨이퍼(100a)의 제1면에 대향하는 제2면에 대한 백그라인딩 공정 후 줄어든 제1웨이퍼(100a) 두께의 약 절반에 해당하는 깊이를 갖는다.
상기 제1비아홀(V1)의 측면에는 후속 공정에서 형성되는 제1도전막과의 전기적인 연결을 위한 배선(미도시)이 구비될 수 있으며, 상기 배선은 상술한 상기 제1회로(110a)의 형성시 함께 형성된다.
도 2c를 참조하면, 상기 각 제1반도체 칩(100)의 제1비아홀(V1)들 내에 상기 제1회로(110a)와 전기적으로 연결되도록 제1도전막(130a)을 매립한다. 상기 제1도전막(130a)은, 바람직하게, 상기 제1비아홀(V1)들을 포함한 상기 제1절연막(120a)의 높이로 매립된다. 상기 제1도전막(130a)은 전기 전도성이 우수한 구리(Cu) 또는 알루미늄(Al)으로 형성하거나 상기 구리 또는 알루미늄을 포함하는 합금으로 형성한다.
도 2d를 참조하면, 상기 제1웨이퍼(100a)의 상기 제1도전막(130a) 및 제1절연막(120a) 상에 고온에서도 견딜 수 있는 접착제를 이용하여 베어 웨이퍼인 더미 웨이퍼(140a)를 부착한다. 더미 웨이퍼(140a)는 일면 및 타면을 가지며, 상기 일면이 제1 웨이퍼(100a)의 제1면과 맞닿도록 부착한다.
도 2e를 참조하면, 상기 제1면에 더미 웨이퍼(140a)가 부착된 상기 제1웨이퍼(100a)의 제2면에 제1백그라인딩 공정을 수행하여 상기 제1웨이퍼(100a)의 두께를 줄인다. 상기 제1백그라인딩 공정은 상기 제1웨이퍼(100a)를 구성하는 제1반도체 칩(100)의 상기 제1도전막(130a)이 노출되지 않는 높이로 수행하며, 바람직하게, 상기 제1웨이퍼(100a)가 10 ∼ 100㎛의 두께를 갖도록 수행한다.
도 2f를 참조하면, 상기 백그라인딩된 제1웨이퍼(100a)의 각 제1반도체 칩(100)의 제2면에 제2회로(110b)를 형성한다. 상기 제2회로(110b)는 상기 제1비아홀(V1)과 대응하는 영역을 제외한 부분에 형성된다.
그런 다음, 상기 제1반도체 칩(100) 제2면의 상기 제2회로(110b) 상에 상기 제2회로(110b)를 덮는 제2절연막(120b)을 형성한다.
도 2g를 참조하면, 상기 각 제1반도체 칩(100)의 제2면으로 식각 공정을 수행하여 상기 제1도전막(130a)이 노출되도록 제2비아홀(V2)을 형성한다.
그런 다음, 상기 각 제1반도체 칩(100)의 상기 제2비아홀(V2) 내에 상기 제2회로(110b) 및 제1도전막(130a)과 전기적으로 연결되도록 제2도전막(130b)을 매립한다. 상기 제2도전막(130b)은 상기 제2비아홀(V2)을 포함한 제2절연막(120b)의 높이로 매립하며, 상기 제2도전막(120b)은 전기전도성이 우수한 구리(Cu) 또는 알루미늄(Al)으로 형성하거나 상기 구리 또는 알루미늄을 포함하는 합금으로 형성한다.
도 2h를 참조하면, 상기 제1웨이퍼(100a) 제2면의 상기 제2도전막(130b)을 포함한 제2절연막(120b) 상에 베어 웨이퍼인 제2웨이퍼(150a)를 고온에서도 견딜 수 있는 접착제를 이용하여 부착한다. 제2웨이퍼(150a)는 일면 및 일면에 대향하는 타면을 가지며, 상기 일면이 제1 웨이퍼(100a)의 제2면과 맞닿도록 부착한다.
그런 다음, 상기 제2웨이퍼(150a)에 백그라인딩 공정을 수행하여 반도체 칩을 구성하기 위한 회로의 형성이 가능한 높이로 상기 제2웨이퍼(150a)의 두께를 줄인다.
도 2i를 참조하면, 상기 제2웨이퍼(150a)의 백그라인딩된 면에 반도체 소자의 제조 공정으로 제3회로(110c)를 형성하여 다수의 제2반도체 칩(150)을 형성한 후, 상기 제2반도체 칩(150)의 제3회로(110c) 상에 제3절연막(120c)을 형성한다. 상기 제3회로(110c)는 상기 제2비아홀(V2)과 대응하는 영역을 제외한 부분에 형성된다.
그런 다음, 상기 제2웨이퍼(150a)에 식각 공정을 수행하여 상기 제2도전막(130b)을 노출시키는 제3비아홀(V3)을 형성한다.
이어서, 상기 제2웨이퍼(150a)를 구성하는 제2반도체 칩(150)들의 상기 제3비아홀(V3)들 내에 상기 제3회로(110c) 및 상기 제2도전막(130b)과 전기적으로 연결되도록 제3도전막(130c)을 형성한다. 상기 제3도전막(130c)은 상기 제3비아홀(V3)을 포함한 제3절연막(120c)의 높이로 매립하며, 상기 제3도전막(130c)은 전기전도성이 우수한 구리(Cu) 또는 알루미늄(Al)으로 형성하거나 상기 구리 또는 알루미늄을 포함하는 합금으로 형성한다.
도 2j를 참조하면, 상기 더미 웨이퍼(140a)에 백그라인딩 공정을 수행하여 상기 제2웨이퍼(140a)의 두께를 줄인다.
그런 다음, 상기 제2웨이퍼(140)에 식각 공정을 수행하여 상기 제1도전막(130a)을 노출시키는 제4비아홀(V4)을 형성한 후, 상기 제1도전막(130a)와 전기적으로 연결되도록 제4비아홀(V4) 내에 제4도전막(130d)를 매립한다.
이어서, 상기 칩 레벨로 분리된 더미 반도체 칩(140)의 타면에 상기 각 제4도전막(130d)과 전기적으로 연결되도록 재배선(160)을 형성한다.
이후, 상기 더미 반도체 칩(140) 타면에 상기 재배선(160)의 일부분들을 노출시키는 마스크(170)를 형성한 후, 상기 노출된 재배선(160) 부분에 솔더볼과 같은 외부접속단자(180)를 형성한다.
도 2k를 참조하면, 상기 상호 전기적으로 연결되도록 스택된 제1웨이퍼(100a), 더미 웨이퍼(140a) 및 제2웨이퍼(150a)에 쏘잉 공정을 수행하여 칩 레벨로 분리하여 발명에 따른 스택 패키지의 제조를 완료한다.
아울러, 상기 칩 레벨로 분리된 스택 패키지를 전기적으로 절연시키고 보호하기 위하여 상기 제1반도체 칩(100), 더미 반도체 칩(140) 및 제2반도체 칩(150)을 감싸도록 캡핑막(190)을 형성한다.
상기 본 발명에 따른 스택 패키지를 형성하기 위한 쏘잉 공정은 상기 재배선의 형성 공정 전에 수행될 수 있다.
이상에서와 같이, 본 발명은 스택되는 반도체 칩의 일면 및 타면에 반도체 회로를 구성함으로써 스택 패키지의 고집적화를 구현할 수 있고, 스택 패키지의 전체 높이를 줄일 수 있다.
또한, 웨이퍼를 스택함과 아울러 반도체 소자의 제조 공정을 수행함으로써 스택 패키지에 다른 소자를 형성하여 SIP(System in package) 또는 SIC(System in chip)을 구성할 수 있으며 웨이퍼의 핸들링이 용이하다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 스택 패키지를 도시한 도면.
도 2a 내지 도 2k는 본 발명의 실시예에 따른 스택 패키지의 제조 방법을 설명하기 위한 공정별 도면.

Claims (21)

  1. 제1면 및 상기 제1면에 대향하는 제2면과, 상기 제1면 및 제2면으로부터 상호 연결되도록 관통된 다수의 제1 및 제2비아홀이 구비되고, 상기 제1면 및 제2면에 각각 제1 및 제2회로가 형성된 제1반도체 칩;
    상기 제1반도체 칩의 제1 및 제2비아홀 내에 각각 상기 제1 및 제2회로와 전기적으로 연결됨과 아울러 상호 전기적으로 연결되도록 매립된 제1 및 제2도전막;
    상기 제1반도체 칩의 제2면 상에 부착된 일면과 상기 일면에 대향하는 타면을 가지며, 상기 타면에 형성된 제3회로와 상기 제2도전막과 전기적으로 연결되도록 제3도전막이 매립된 제3비아홀이 구비된 제2반도체 칩; 및
    상기 제1반도체 칩의 제1면 상에 부착된 일면과 상기 일면에 대향하는 타면을 갖고, 상기 제1도전막과 전기적으로 연결되도록 제4도전막이 매립된 제4비아홀이 구비된 더미 반도체 칩;
    을 포함하는 스택 패키지.
  2. 제 1 항에 있어서,
    상기 제1 내지 제3회로 상에 각각 형성된 제1 내지 제3절연막을 더 포함하는 것을 특징으로 하는 스택 패키지.
  3. 제 1 항에 있어서,
    상기 제1 내지 제4도전막은 구리(Cu) 또는 알루미늄(Al)으로 형성하거나 상기 구리 또는 알루미늄을 포함하는 합금으로 이루어진 것을 특징으로 하는 스택 패 키지.
  4. 제 1 항에 있어서,
    상기 더미 반도체 칩의 타면에 상기 각 제1도전막과 전기적으로 연결되도록 형성된 재배선을 더 포함하는 것을 특징으로 하는 스택 패키지.
  5. 제 4 항에 있어서,
    상기 더미 반도체 칩의 타면에 상기 재배선의 일부분들을 노출시키도록 형성된 마스크를 더 포함하는 것을 특징으로 하는 스택 패키지.
  6. 제 5 항에 있어서,
    상기 노출된 재배선과 전기적으로 연결되도록 형성된 외부접속단자를 더 포함하는 것을 특징으로 하는 스택 패키지.
  7. 제 1 항에 있어서,
    상기 제1 및 제2반도체 칩과 더미 반도체 칩을 감싸도록 형성된 캡핑막을 더 포함하는 것을 특징으로 하는 스택 패키지.
  8. 제1면에 제1회로가 형성된 다수의 제1반도체 칩으로 이루어진 제1웨이퍼의 상기 각 제1반도체 칩 제1면으로 일부 깊이를 갖는 다수의 제1비아홀을 형성하는 단계;
    상기 제1비아홀들 내에 상기 제1회로와 전기적으로 연결되도록 제1도전막을 매립하는 단계;
    상기 제1웨이퍼의 제1면 상에 일면이 맞닿도록 더미 웨이퍼를 부착하는 단계;
    상기 제1웨이퍼의 상기 제1면에 대향하는 제2면에 제2회로를 형성하는 단계;
    상기 제1웨이퍼의 제2면으로 상기 제1도전막이 노출되도록 제2비아홀들을 형성하는 단계;
    상기 제2비아홀들 내에 상기 제2회로 및 상기 제1도전막과 전기적으로 연결되도록 제2도전막을 매립하는 단계;
    상기 제1웨이퍼의 제2면 상에 일면이 맞닿도록 제2웨이퍼를 부착하는 단계;
    상기 제2웨이퍼의 상기 일면에 대향하는 타면에 제3회로를 형성하여 다수의 제2반도체 칩을 형성하는 단계;
    상기 제2웨이퍼에 상기 제2도전막이 노출되도록 제3비아홀을 형성하는 단계;
    상기 제3비아홀 내에 상기 제3회로 및 상기 제2도전막과 전기적으로 연결되도록 제3도전막을 매립하는 단계;
    상기 더미 웨이퍼의 상기 일면에 대향하는 타면에 상기 제1도전막이 노출되도록 제4비아홀을 형성하는 단계; 및
    상기 제4비아홀 내에 상기 제1도전막과 전기적으로 연결되도록 제4도전막을 형성하는 단계;
    를 포함하는 스택 패키지의 제조 방법.
  9. 제 8 항에 있어서,
    상기 제1비아홀을 형성하는 단계 전, 상기 제1회로 상에 제1절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  10. 제 8 항에 있어서,
    상기 더미 웨이퍼를 부착하는 단계 후, 그리고, 상기 제2회로를 형성하는 단계 전, 상기 제1웨이퍼의 제2면을 백그라인딩하는 단계를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  11. 제 10 항에 있어서,
    상기 백그라인딩하는 단계는 상기 제1도전막이 노출되지 않도록 수행하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  12. 제 8 항에 있어서,
    상기 제2회로를 형성하는 단계 후, 그리고, 상기 제2비아홀을 형성하는 단계 전, 상기 제2회로 상에 제2절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  13. 제 8 항에 있어서,
    상기 제2웨이퍼를 부착하는 단계 후, 그리고, 상기 제3회로를 형성하는 단계 후, 상기 제2웨이퍼의 타면에 백그라인딩 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  14. 제 8 항에 있어서,
    상기 제3회로를 형성하는 단계 후, 그리고, 상기 제3비아홀을 형성하는 단계 전, 상기 제3회로 상에 제3절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  15. 제 8 항에 있어서,
    상기 제3도전막을 매립하는 단계 후, 상기 제4비아홀을 형성하는 단계 전, 상기 더미 웨이퍼를 백그라인딩하는 단계를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  16. 제 8 항에 있어서,
    상기 제4도전막을 형성하는 단계 후, 상기 더미 웨이퍼의 타면에 상기 각 제4도전막과 전기적으로 연결되도록 재배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  17. 제 16 항에 있어서,
    상기 재배선을 형성하는 단계 후, 상기 더미 웨이퍼의 타면에 상기 제4도전막의 일부분들이 노출되도록 마스크를 형성하는 단계를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  18. 제 17 항에 있어서,
    상기 마스크를 형성하는 단계 후, 상기 노출된 제4도전막 부분에 외부접속단자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  19. 제 8 항에 있어서,
    상기 제4도전막을 형성하는 단계 후, 상기 스택된 웨이퍼들을 칩 레벨로 쏘잉하는 단계를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  20. 제 8 항에 있어서,
    상기 제4도전막을 형성하는 단계 후, 상기 제1 및 제2반도체 칩과 더미 반도체 칩을 감싸도록 형성된 캡핑막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조 방법.
  21. 제 8 항에 있어서,
    상기 제1 내지 제4도전막은 구리(Cu) 또는 알루미늄(Al)으로 형성하거나 상기 구리 또는 알루미늄을 포함하는 합금으로 형성하는 것을 특징으로 하는 스택 패 키지의 제조 방법.
KR1020080023039A 2008-03-12 2008-03-12 스택 패키지 및 그의 제조 방법 KR100959605B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080023039A KR100959605B1 (ko) 2008-03-12 2008-03-12 스택 패키지 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080023039A KR100959605B1 (ko) 2008-03-12 2008-03-12 스택 패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090097721A KR20090097721A (ko) 2009-09-16
KR100959605B1 true KR100959605B1 (ko) 2010-05-27

Family

ID=41357044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080023039A KR100959605B1 (ko) 2008-03-12 2008-03-12 스택 패키지 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100959605B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101624972B1 (ko) 2010-02-05 2016-05-31 삼성전자주식회사 서로 다른 두께의 반도체 칩들을 갖는 멀티 칩 패키지 및 관련된 장치
KR101319252B1 (ko) * 2012-03-06 2013-10-23 (주) 이피웍스 반도체 기판의 관통 실리콘 비아 형성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050030553A (ko) * 2003-09-25 2005-03-30 미나미 가부시키가이샤 웨이퍼의 인쇄 배선 기판상의 실장방법
KR20060074086A (ko) * 2004-12-27 2006-07-03 주식회사 하이닉스반도체 3차원 스택 패키지의 제조방법
KR100728978B1 (ko) 2006-03-10 2007-06-15 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
KR20080046020A (ko) * 2006-11-21 2008-05-26 삼성전자주식회사 웨이퍼 사이에 형성된 디커플링 커패시터, 그 디커플링커패시터를 포함하는 웨이퍼 스택 패키지, 및 그 패키지제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050030553A (ko) * 2003-09-25 2005-03-30 미나미 가부시키가이샤 웨이퍼의 인쇄 배선 기판상의 실장방법
KR20060074086A (ko) * 2004-12-27 2006-07-03 주식회사 하이닉스반도체 3차원 스택 패키지의 제조방법
KR100728978B1 (ko) 2006-03-10 2007-06-15 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
KR20080046020A (ko) * 2006-11-21 2008-05-26 삼성전자주식회사 웨이퍼 사이에 형성된 디커플링 커패시터, 그 디커플링커패시터를 포함하는 웨이퍼 스택 패키지, 및 그 패키지제조 방법

Also Published As

Publication number Publication date
KR20090097721A (ko) 2009-09-16

Similar Documents

Publication Publication Date Title
KR101078740B1 (ko) 스택 패키지 및 그의 제조방법
KR100895813B1 (ko) 반도체 패키지의 제조 방법
KR100871382B1 (ko) 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
KR100914977B1 (ko) 스택 패키지의 제조 방법
KR100830581B1 (ko) 관통전극을 구비한 반도체 소자 및 그 형성방법
US8916421B2 (en) Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
US9515016B2 (en) Semiconductor package and method of forming z-direction conductive posts embedded in structurally protective encapsulant
KR100826979B1 (ko) 스택 패키지 및 그 제조방법
US20230260920A1 (en) Chip package and manufacturing method thereof
US20120217643A1 (en) Semiconductor Device and Method of Forming Bond Wires Between Semiconductor Die Contact Pads and Conductive TOV in Peripheral Area Around Semiconductor Die
US20200258849A1 (en) Method for manufacturing semiconductor package structure
US11251119B2 (en) Package structure, package-on-package structure and method of fabricating the same
KR20180133989A (ko) 반도체 패키지 및 그 제조 방법
TW202310365A (zh) 三維元件結構及其形成方法
KR100914987B1 (ko) 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지
KR100959606B1 (ko) 스택 패키지 및 그의 제조 방법
US11545469B2 (en) Semiconductor package and manufacturing method thereof
KR100959605B1 (ko) 스택 패키지 및 그의 제조 방법
TWI441312B (zh) 具有打線結構之三維立體晶片堆疊封裝結構
KR101013558B1 (ko) 인터포저 및 이를 이용한 반도체 패키지
US20170154793A1 (en) Chip package method and chip package structure
KR100900240B1 (ko) 스택 패키지 및 그의 제조 방법
KR101612220B1 (ko) 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
KR100984729B1 (ko) 반도체 장치 및 그 제조 방법
CN117727721A (zh) 基于晶片的模制倒装芯片式可路由ic封装件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee