KR20060074086A - 3차원 스택 패키지의 제조방법 - Google Patents

3차원 스택 패키지의 제조방법 Download PDF

Info

Publication number
KR20060074086A
KR20060074086A KR1020040112710A KR20040112710A KR20060074086A KR 20060074086 A KR20060074086 A KR 20060074086A KR 1020040112710 A KR1020040112710 A KR 1020040112710A KR 20040112710 A KR20040112710 A KR 20040112710A KR 20060074086 A KR20060074086 A KR 20060074086A
Authority
KR
South Korea
Prior art keywords
wafer
via hole
pattern
dummy wafer
photoresist pattern
Prior art date
Application number
KR1020040112710A
Other languages
English (en)
Other versions
KR100650729B1 (ko
Inventor
양승택
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040112710A priority Critical patent/KR100650729B1/ko
Publication of KR20060074086A publication Critical patent/KR20060074086A/ko
Application granted granted Critical
Publication of KR100650729B1 publication Critical patent/KR100650729B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명은 3차원 스택 패키지의 제조방법에 관해 개시한 것으로서, 셀영역에 다수개의 본딩패드가 구비되며, 주변영역에 다수개의 제 1비아홀이 구비된 웨이퍼를 제공하는 단계와, 웨이퍼의 소자가 형성된 제 1면 위에 상기 제 1비아홀을 노출시키는 제 1포토레지스트 패턴을 형성하는 단계와, 제 1포토레지스트 패턴을 포함한 웨이퍼 상에 더미 웨이퍼를 부착하는 단계와, 더미웨이퍼를 고정시킨 상태에서 상기 웨이퍼의 제 2면을 그라인딩하여 상기 제 1비아홀을 노출시키는 단계와, 상기 결과의 웨이퍼 제 2면 전면에 스퍼터공정을 실시하여 상기 제 1비아홀을 덮는 금속막을 형성하는 단계와, 금속막 위에 상기 제 1비아홀과 대응된 부위를 노출시키는 제 2포토레지스트 패턴을 형성하는 단계와, 제 1비아홀을 플레이팅하여 제 1비아패턴을 형성하는 단계와, 제 2포토레지스트 패턴을 제거하는 단계와, 금속막을 패터닝하여 메탈 트레이스를 형성하는 단계와, 더미웨이퍼를 식각하여 상기 제 1비아홀과 대응된 부위에 제 2비아홀을 형성하는 단계와, 제 2비아홀을 플레이팅하여 제 1비아패턴과 접촉되는 제 2비아패턴을 형성하여 단품 패키지를 형성하는 단계와, 기판의 상부에 상기 단계에 의해 얻어진 단품패키지들을 Z축 방향으로 스택하는 단계와, 기판의 하부에 솔더 볼을 부착하는 단계를 포함한다.

Description

3차원 스택 패키지의 제조방법{METHOD FOR FORMING 3-DIMENSION PACKAGE}
도 1a 내지 도 1i는 본 발명에 따른 3차원 스택 패키지의 제조방법을 설명하기위한 단면도.
본 발명은 패키지 제조방법에 관한 것으로서, 보다 구체적으로는 더미웨이퍼를 적용하여 웨이퍼 활성영역 표면을 보호할 수 있는 3차원 스택 패키지의 제조방법에 관한 것이다.
전자제품의 소형화, 경량화, 고성능화에 대한 요구가 증가함에 따라 패키지의 기술 또한 이에 맞춰 많은 발전이 진행되고 있다. 차세대 패키지로서 웨이퍼를 스택하여 시스템 온 패키지를 구현하려는 많은 연구가 진행되고 있다. 이러한 시스템 온 패키지 기술은 3차원 패키지에서 웨이퍼를 스택할 경우 반도체 칩과 활성영역 표면을 보호하기 위하여 더미 웨이퍼를 사용하고 있다.
3차원 패키지 공정에서 웨이퍼의 두께를 얇게 하기 위해, 웨이퍼의 활성영역표면에 테이프를 부착한 상태에서 웨이퍼의 뒷면을 백그라인딩(back grinding) 처리를 하고 있으며, 또한, 웨이퍼 뒷면에 메탈 트레이스를 배선하기 위해 포토레지 스트를 코팅처리하고 있다.
그러나, 기존의 기술에서는 웨이퍼의 활성영역 표면에 테이프를 부착한 상태에서 백그라인딩 공정을 하는 경우, 웨이퍼 뒷면에 포토레지스트를 도포할 경우, 스퍼터, 플레이팅 등 공정을 진행할 경우, 웨이퍼를 고정시켜 주는 웨이퍼척에 웨이퍼 활성영역 표면이 닿게 되며, 이로써, 웨이퍼의 활성영역 표면 또는 웨이퍼척에 데미지(damage)가 발생된다. 또한, 웨이퍼가 너무 얇은 경우에는 공정을 진행하는 과정에서 웨이퍼가 부러지는 현상이 발생된다.
따라서, 상기 문제점을 해결하고자, 본 발명의 목적은 더미웨이퍼를 적용하여 웨이퍼 활성영역 표면을 보호함으로써, 웨이퍼의 활성영역이 손상되는 현상 및 웨이퍼의 부러짐 현상을 방지할 수 있는 3차원 스택 패키지의 제조방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명에 따른 3차원 스택 패키지의 제조방법은 셀영역에 다수개의 본딩패드가 구비되며, 주변영역에 다수개의 제 1비아홀이 구비된 웨이퍼를 제공하는 단계와, 웨이퍼의 소자가 형성된 제 1면 위에 상기 제 1비아홀을 노출시키는 제 1포토레지스트 패턴을 형성하는 단계와, 제 1포토레지스트 패턴을 포함한 웨이퍼 상에 더미 웨이퍼를 부착하는 단계와, 더미웨이퍼를 고정시킨 상태에서 상기 웨이퍼의 제 2면을 그라인딩하여 상기 제 1비아홀을 노출시키는 단계와, 상기 결과의 웨이퍼 제 2면 전면에 스퍼터공정을 실시하여 상기 제 1비아홀 을 덮는 금속막을 형성하는 단계와, 금속막 위에 상기 제 1비아홀과 대응된 부위를 노출시키는 제 2포토레지스트 패턴을 형성하는 단계와, 제 1비아홀을 플레이팅하여 제 1비아패턴을 형성하는 단계와, 제 2포토레지스트 패턴을 제거하는 단계와, 금속막을 패터닝하여 메탈 트레이스를 형성하는 단계와, 더미웨이퍼를 식각하여 상기 제 1비아홀과 대응된 부위에 제 2비아홀을 형성하는 단계와, 제 2비아홀을 플레이팅하여 제 1비아패턴과 접촉되는 제 2비아패턴을 형성하여 단품 패키지를 형성하는 단계와, 기판의 상부에 상기 단계에 의해 얻어진 단품패키지들을 Z축 방향으로 스택하는 단계와, 기판의 하부에 솔더 볼을 부착하는 단계를 포함한 것을 특징으로 한다.
상기 더미웨이퍼를 부착한 다음, 큐어링을 실시하는 단계를 추가한다.
상기 더미웨이퍼를 고정시키는 공정은 상기 더미웨이퍼를 진공척 위에 올려 놓고 진공흡착 방식으로 고정한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1a 내지 도 1i는 본 발명에 따른 3차원 스택 패키지의 제조방법을 설명하기위한 단면도이다.
본 발명에 따른 3차원 스택 패키지의 제조방법은, 도 1a에 도시된 바와 같이, 먼저, 셀영역에 다수개의 본딩패드(1a)가 구비되고 주변영역에 다수개의 제 1비아홀(2)이 구비된 웨이퍼(1)를 제공한다. 도 1a에서 미설명된 도면부호 3은 보호 막에 해당된다.
도 1b에 도시된 바와 같이, 웨이퍼(1)의 소자가 형성된 제 1면 위에 제 1포토레지스트막(미도시)을 도포한 후, 노광 및 현상하여 제 1비아홀(2)을 노출시키는 제 1포토레지스트 패턴(5)을 형성한다.
도 1c에 도시된 바와 같이, 제 1포토레지스트 패턴(5)을 포함한 웨이퍼 제 1면 상에 더미 웨이퍼(7)를 부착하고 나서, 큐어링을 실시한다.
도 1d에 도시된 바와 같이, 진공척(21)을 이용하여 더미웨이퍼(7)를 진공흡착방식으로 고정시킨 상태에서, 웨이퍼의 제 2면에 백그라인딩 공정(31)을 실시하여 제 1비아홀(2)을 노출시킨다.
도 1e에 도시된 바와 같이, 진공척에 진공을 해제하고 나서, 백그라인딩된 웨이퍼를 별도의 스퍼터링 장비 내로 이송시켜 스퍼터 공정을 실시하여 제 1비아홀(2)을 덮는 금속막(9)을 형성한다.
도 1f에 도시된 바와 같이, 금속막(9)을 포함한 웨이퍼 제 1면 위에 제 1포토레지스트막(미도시)을 도포하고 노광 및 현상하여 제 1비아홀(2)과 대응된 부위를 제 2포토레지스트 패턴(11)을 형성한다. 이때, 제 2포토레지스트막 도포 공정은 금속막(9)을 포함한 웨이퍼를 진공척(21) 위에 올려놓고 진공흡착 방식에 의해 고정시킨 상태에서 회전하면서 포토레지스트를 공급한다.
도 1g에 도시된 바와 같이, 플레이팅을 이용하여 제 2포토레지스트 패턴에 의해 노출된 제 1비아홀 부위를 갭필하여 제 1비아패턴(13)을 형성한다. 이후, 제 2포토레지스트 패턴을 제거한다. 이어, 금속막을 패터닝하여 메탈 트레이스(metal trace)(9a)를 형성한다.
도 1h에 도시된 바와 같이, 더미웨이퍼(7)를 식각하여 제 1비아홀(2)과 대응된 부위에 제 2비아홀(8)을 형성한다. 이어, 제 2비아홀(8)을 포함한 더미웨이퍼(7)위에 금속막(15)을 증착하고 나서, 상술한 방법대로 제 2비아홀(8) 부위를 갭필하여 제 1비아패턴(13)과 접촉되는 제 2비아패턴(17)을 형성하여 단품 패키지(A) 제작을 완료한다.
도 1i에 도시된 바와 같이, 기판(19)의 상부에 단품패키지들을 Z축 방향으로 스택하고 나서, 기판의 하부에 솔더 볼(21)을 부착하여 3차원 스택 패키지 제조를 완료한다.
한편, 도 1i에서는 3개의 단품 패키지를 스택한 것을 도시하였으나, 그 이상의 것을 스택하여 하나의 패키지를 제작할 수도 있다.
이상에서 설명한 바와 같이, 본 발명은 3차원 패키지 공정을 진행함에 있어. 백그라인딩, 포토레지스트 도포, 스퍼터를 진행할 경우, 웨이퍼척 등에 민감한 웨이퍼의 활성영역 표면이 닿아서 데미지를 입는 것을 방지할 수 있다.
본 발명은 웨이퍼 뒷면에 더미웨이퍼를 부착시킨 상태에서 그라인딩 공정을 진행함으로써, 웨이퍼가 일정 두께로 유지되므로, 뒷면 그라인딩 공정으로 인한 웨이퍼의 부러짐 현상을 방지할 수 있다.

Claims (3)

  1. 셀영역에 다수개의 본딩패드가 구비되며, 주변영역에 다수개의 제 1비아홀이 구비된 웨이퍼를 제공하는 단계와,
    상기 웨이퍼의 소자가 형성된 제 1면 위에 상기 제 1비아홀을 노출시키는 제 1포토레지스트 패턴을 형성하는 단계와,
    상기 제 1포토레지스트 패턴을 포함한 웨이퍼 상에 더미 웨이퍼를 부착하는 단계와,
    상기 더미웨이퍼를 고정시킨 상태에서 상기 웨이퍼의 제 2면을 그라인딩하여 상기 제 1비아홀을 노출시키는 단계와,
    상기 결과의 웨이퍼 제 2면 전면에 스퍼터공정을 실시하여 상기 제 1비아홀을 덮는 금속막을 형성하는 단계와,
    상기 금속막 위에 상기 제 1비아홀과 대응된 부위를 노출시키는 제 2포토레지스트 패턴을 형성하는 단계와,
    상기 제 1비아홀을 플레이팅하여 제 1비아패턴을 형성하는 단계와,
    상기 제 2포토레지스트 패턴을 제거하는 단계와,
    상기 금속막을 패터닝하여 메탈 트레이스를 형성하는 단계와,
    상기 더미웨이퍼를 식각하여 상기 제 1비아홀과 대응된 부위에 제 2비아홀을 형성하는 단계와,
    상기 제 2비아홀을 플레이팅하여 제 1비아패턴과 접촉되는 제 2비아패턴을 형성하여 단품 패키지를 형성하는 단계와,
    기판의 상부에 상기 단계에 의해 얻어진 단품패키지들을 Z축 방향으로 스택하는 단계와,
    상기 기판의 하부에 솔더 볼을 부착하는 단계를 포함한 것을 특징으로 하는 3차원 스택 패키지 제조방법.
  2. 제 1항에 있어서, 상기 더미웨이퍼를 부착한 다음, 큐어링을 실시하는 단계를 추가하는 것을 특징으로 하는 3차원 스택 패키지 제조방법.
  3. 제 1항에 있어서, 상기 더미웨이퍼를 고정시키는 공정은 상기 더미웨이퍼를 진공척 위에 올려 놓고 진공흡착 방식으로 고정하는 것을 특징으로 하는 3차원 스택 패키지 제조방법.
KR1020040112710A 2004-12-27 2004-12-27 3차원 스택 패키지의 제조방법 KR100650729B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040112710A KR100650729B1 (ko) 2004-12-27 2004-12-27 3차원 스택 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040112710A KR100650729B1 (ko) 2004-12-27 2004-12-27 3차원 스택 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20060074086A true KR20060074086A (ko) 2006-07-03
KR100650729B1 KR100650729B1 (ko) 2006-11-27

Family

ID=37166876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040112710A KR100650729B1 (ko) 2004-12-27 2004-12-27 3차원 스택 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR100650729B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100959605B1 (ko) * 2008-03-12 2010-05-27 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
KR100975652B1 (ko) * 2007-10-05 2010-08-17 한국과학기술원 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980033655A (ko) * 1998-05-06 1998-07-25 김훈 플립칩 반도체 패키지 제조방법
KR100289403B1 (ko) * 1998-05-11 2001-06-01 김영환 반도체패키지제조방법
JP2001127206A (ja) 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びｉｃチップの製造方法
JP3450236B2 (ja) 1999-09-22 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004342861A (ja) 2003-05-16 2004-12-02 Sony Corp チップ状電子部品及び擬似ウェーハ、これらの製造方法、並びに電子部品の実装構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100975652B1 (ko) * 2007-10-05 2010-08-17 한국과학기술원 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법
KR100959605B1 (ko) * 2008-03-12 2010-05-27 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법

Also Published As

Publication number Publication date
KR100650729B1 (ko) 2006-11-27

Similar Documents

Publication Publication Date Title
US10964594B2 (en) Methods of packaging semiconductor devices including placing semiconductor devices into die caves
US6586836B1 (en) Process for forming microelectronic packages and intermediate structures formed therewith
US8169065B2 (en) Stackable circuit structures and methods of fabrication thereof
US6271469B1 (en) Direct build-up layer on an encapsulated die package
US8535980B2 (en) Method for producing vias in fan-out wafers using dry film and conductive paste, and a corresponding semiconductor package
US6506664B1 (en) Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layer thin film device
US8846499B2 (en) Composite carrier structure
US9686870B2 (en) Method of forming a microelectronic device package
US20180151507A1 (en) Alignment Pattern for Package Singulation
KR20120052171A (ko) 반도체 패키지 및 반도체 소자 패키징 방법
US20130049198A1 (en) Semiconductor package structure and manufacturing method thereof
WO2022012538A1 (zh) 多芯片3d封装结构及其制作方法
JP5289484B2 (ja) 積層型半導体装置の製造方法
KR20010104643A (ko) 칩형상 전자 부품들 및 그 제조 방법, 그 제조에 사용하는의사 웨이퍼 및 그 제조 방법
TW201405735A (zh) 柵格扇出晶圓級封裝和製造柵格扇出晶圓級封裝的方法
JP2001332643A (ja) 半導体装置およびその製造方法
TWI830726B (zh) 創新的扇出型板層級封裝(foplp)翹曲控制技術
TWM595330U (zh) 面板組件、晶圓封裝體以及晶片封裝體
US9245765B2 (en) Apparatus and method of applying a film to a semiconductor wafer and method of processing a semiconductor wafer
US20060284292A1 (en) Package structure of chip and the package method thereof
TW202011557A (zh) 具有內埋基板的線路載板及其製作方法與晶片封裝結構
TWI578452B (zh) 積體電路封裝及其製造方法
KR100650729B1 (ko) 3차원 스택 패키지의 제조방법
WO2022095695A1 (zh) Mcm封装结构及其制作方法
CN110808230A (zh) 一种六面包覆型芯片尺寸的封装结构及其封装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee