KR19980033655A

KR19980033655A - 플립칩 반도체 패키지 제조방법

Info

Publication number: KR19980033655A
Application number: KR1019980016090A
Authority: KR
Inventors: 김철현
Original assignee: 김훈; 씨티아이반도체 주식회사
Priority date: 1998-05-06
Filing date: 1998-05-06
Publication date: 1998-07-25

Abstract

갈륨비소 반도체를 플립칩 접합법으로 제조가 가능하도록 그 공정이 개량된 플립칩 반도체 패키지 제조방법에 대해 개시한다. 이 제조방법은 웨이퍼(10)의 일면상에 소정패턴으로 형성되는 단자(11)에 땜납범퍼(30)를 형성하는 단계와; 각 땜납범퍼의 상면에 웨이퍼와 평행하게 대향되는 필름(40)을 형성하는 단계와; 필름면을 진공흡착하고 웨이퍼의 타면을 소정두께로 연마하는 단계와; 필름을 제거시키는 단계와; 웨이퍼의 땜납범퍼와 회로기판(60)의 단자(61)를 접속시키는 단계;를 포함한다. 이러한 본 발명은 파손되기 쉬운 갈륨비소 웨이퍼를 소정두께이상으로 형성하여 땜납범퍼를 형성하고 웨이퍼를 원하는 두께로 연마한 후, 플립칩 접합을 수행함으로써, 갈륨비소 반도체도 플립칩 접합을 가능하게하여 소형, 박형으로서 고집적화를 가능하게 한다.

Description

플립칩 반도체 패키지 제조방법

본 발명은 플립칩(flip-chip) 반도체 패키지 제조방법에 관한 것으로써, 특히 일정두께 이상의 갈륨비소(GaAs) 반도체 웨이퍼에 범퍼(bumper)를 형성한 후 웨이퍼를 설정두께로 그라인딩(grinding)시킴으로써 갈륨비소 반도체도 플립칩 접합법의 적용이 가능하도록 그 제조방법이 개량된 플립칩 반도체 패키지 제조방법에 관한 것이다.

일반적으로 반도체 집적회로소자는 반도체칩의 이면을 회로기판상에 접착시킨 후, 칩의 전극패드와 회로기판의 전극패드를 와이어본딩 접속시킴으로써 회로접속이 이루어지고 있다.

그런데, 통상 반도체 집적회로소자는 소형화, 박형화 및 고집적화 되어가고 있는 바, 이에 따라서 반도체 칩상의 전극패드의 수도 증가하고 있다. 따라서 전극패드의 증가는 필연적으로 패드사이의 상호 간격을 감소시키는 결과를 가져온다. 그러므로 고집적회로에 있어서, 전극패드 사이의 감소된 상호 간격 때문에 전극패드간에 상호 간섭되는 경향이 발생하게 된다.

이러한 고집적회로에 있어서 성공적인 전기접속이 이루어지도록 하기 위하여는, 반도체칩의 배면에 매트릭스형태로 배열된 땜납범퍼(solder bumper)를 형성하고 이 땜납범퍼를 회로기판에 마련된 전극패드와 융착하여 접속시키는 소위 플립칩(flip-chip) 접합법이 채용되고 있다.

이러한 플립칩 접합법은 반도체소자들이 회로기판상에 직접 실장될 수 있기 때문에 신호 전송로를 단축시킬 수 있으며, 신호의 전송손실을 줄일 수 있다는 이점을 가진다.

한편, 상기와 같은 플립칩 접합법이 시행될 때, 땜납범퍼를 웨이퍼에 형성하기 위해서는 웨이퍼의 두께가 적어도 20mil(508㎛) 이상이어야 안전하게 땜납범퍼를 형성시킬 수 있다. 그런데 통상 갈륨비소 반도체칩의 두께는 4mil(101㎛) 내지 14mil(355㎛)로써 이를 만족시키지 못한다.

예컨대, 두께가 20mil 이하인 갈륨비소 웨이퍼에 땜납범퍼를 형성할 경우에는 웨이퍼가 파손되는 경향이 있어서 불량손실이 과대하다는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로써, 갈륨비소 웨이퍼상에 땜납범퍼(solder bumper)의 형성을 가능하도록 함으로써 갈륨비소 반도체도 플립칩 접합법의 적용이 가능하도록 한 플립칩(flip-chip) 반도체 패키지 제조방법을 제공하는 데 그 목적이 있다.

도1a내지 도1l은 본 발명에 따른 플립칩 제조방법을 설명하기 위한 공정도,

도2a내지 도2h는 본 발명에 따른 다른 실시예의 제조방법을 나타낸 공정도이

다.

* 도면의 주요부분에 대한 부호의 설명

10...웨이퍼 11,61...단자

20...포토레지스트 21...SOG(spin on glass)

30...땜납범퍼 40...필름

50...접착테이프 60...회로기판

상기 목적을 달성하는 본 발명은 웨이퍼의 일면상에 소정패턴으로 형성되는 단자와 회로기판상에 소정패턴으로 형성되는 단자를 상호 접속하여 플립칩 접합하는 플립칩 반도체 패키지 제조방법에 있어서,

상기 웨이퍼의 각 단자에 땜납범퍼를 형성하는 단계와;

상기 각 땜납범퍼의 상면에 상기 웨이퍼와 면대향되는 필름을 형성하는 단계와;

상기 필름면을 진공흡착하고 상기 웨이퍼의 타면을 소정두께로 연마하는 단계와;

상기 필름을 제거시키는 단계와;

상기 웨이퍼의 땜납범퍼와 상기 회로기판의 단자를 접속시키는 단계;를 포함하여 된 것을 특징으로 한다.

상기 땜납범퍼를 형성하는 단계는 상기 웨이퍼에 포토레지스트를 코팅하고, 상기 각 단자에 대응하는 패턴으로 포토레지스트를 노광시킨 다음, 상기 각 단자 상면에 땜납범퍼를 증착하여 형성하는 공정을 가진다.

또한, 상기 땜납범퍼를 형성하는 단계는 상기 웨이퍼에 에칭 가능한 수지와 포토레지스트를 순차적으로 코팅하고, 각 단자에 대응하는 패턴으로 상기 수지와 포토레지스트를 제거시킨 다음, 각 단자 상면에 땜납범퍼를 증착하여 형성하는 공정을 가질수 있다.

그리고 상기 필름에 화이버(fiber)를 소정량 첨가하여서 필름강도가 보강되게하여, 웨이퍼의 진공흡착이 안정하게 이루어지도록 함이 바람직하다.

그리고 상기 필름을 제거시키는 단계는 약 100℃열을 가하여 제거시킬 수 있으며, 웨이퍼는 갈륨비소(GaAs)화합물로 제조된다.

또한, 웨이퍼의 땜납범퍼와 상기 회로기판의 단자를 접속시키는 단계는 웨이퍼의 배면에 접착테이프를 부착시키고, 웨이퍼만을 소윙(sawing)한 다음, 소윙된 각 웨이퍼를 회로기판의 단자에 접속시키는 것을 특징으로 하는 플립칩 반도체 패키지 제조방법.

상기 본 발명의 특징에 의하면, 본 발명 제조방법은 특히 일정한 두께의 갈륨비소 웨이퍼에 땜납범퍼를 형성한 후 웨이퍼를 소정두께로 연마하여서 파손되기쉬운 갈륨비소 반도체를 플립칩 접합하기에 적합한 제조방법을 제공한다.

이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명한다.

먼저, 도1a에 도시된 바와 같이, 약 20mil 두께 이상의 갈륨비소(GaAs) 웨이퍼(10)상에 집적회로를 형성하고 단자(11)들을 금(Au)등으로 진공증착형성한다. 이후 도1b에 도시된 바와 같이, 에칭(etching) 가능한 보호막을 웨이퍼(10) 상면에 형성한다. 이때 보호막은 포토레지스트(photoresist;20)로서 약 50㎛ 이상으로 형성한다. /

한편, 포토레지스트(20)로서 약 50㎛ 이상으로 보호막을 형성할 수 없거나, 웨이퍼(10)를 흡착하는 에어 브리지(미도시)에 의한 그늘로 인해 경화되지 못할 경우에는 도2a에 도시된 바와 같이, 에칭 가능한 수지(21) 예컨대, SOG(spin on glass)제품을 약 1㎛ 정도의 두께로 형성하고 그 위에 포토레지스트(20)를 형성한다.

그리고 도1c 및 도2b에 도시된 바와 같이 웨이퍼(10)의 각 단자(11)에 대응하는 패턴으로 포토레지스트(20)와 수지(21)를 에칭시킨 다음, 도1d 및 도2c에 도시된 바와 같이 각 단자(11) 상면에 땜납범퍼(30)를 증착하여 형성한다.

이후, 도1e 및 도2d에 도시된 바와 같이, 상기 각 땜납범퍼(30)의 상면에 웨이퍼(10)와 평행하게 대향되는 열가소성 필름(Thermoplastic film;40)을 부착시킨다. 이때 필름(40)에는 두께를 유지시키고 진공척(vacuum chuck; 미도시)으로 흡착을 안정하게 할 수 있도록 화이버(fiber)가 보강된 것을 사용하는 것이 바람직하다.

이어서, 도1f 및 도2e에 도시된 바와 같이, 필름(40)을 진공척으로 흡착시킨 상태에서 갈륨비소 웨이퍼(10)의 배면을 소정 두께로 연마시킨다.

이후 도1g 및 도2f에 도시된 바와 같이 100℃의 열을 가하여 필름(40)을 제거시키고, 도1h 및 도2g,h에 도시된 바와 같이 포토레지스트(20) 및 SOG(21)를 제거시킨다.

이어서 도1i에 도시된 바와 같이 웨이퍼(10)의 배면에 접착테이프(50)를 부착시키고, 도1j에 도시된 바와 같이 반도체칩을 소윙(sawing)한다. 이때 소윙되는 각 단위 반도체칩은 접착테이프(50)에 부착된 상태를 유지하게 된다.

이후 도1k에 도시된 바와 같이 소윙된 단위 반도체칩을 소정의 장치로서 회로기판(60)의 단자(61)에 접속시키고, 수분 흡수와 오염으로부터 칩을 보호하기 위해 실리콘 접착제(70)로 실링시키거나, 도1l에 도시된 바와 같이 리드(lid;80)를 채용하여 실리콘접착제등으로 실링시킨다.

이와 같이 제조된 갈륨비소 반도체 패키지는 리드(80)에 의해 캐비티(cavity)가 형성되거나, 땜납범퍼(30) 및 접착제(70)에 의해 내부에 소정의 캐비티(cavity)가 형성되는 구조를 가지며, 파손되기 쉬운 갈륨비소 웨이퍼(10)상에 땜납범퍼(30)의 형성을 가능하게 함으로써 플립칩 접합법의 채용을 가능하게 한다.

상술한 바와 같은 본 발명은 파손되기 쉬운 갈륨비소 웨이퍼를 소정두께이상으로 형성하여 땜납범퍼를 형성한 후 플립칩 접합을 수행하고, 이후 웨이퍼를 원하는 두께로 연마함으로써, 갈륨비소 반도체도 플립칩 접합을 가능하게하여 소형, 박형으로서 고집적화를 가능하게 한다.

Claims

반도체칩이 마련된 웨이퍼의 일면상에 소정패턴으로 형성되는 단자와 회로기판상에 소정패턴으로 형성되는 단자를 상호 접속하여 플립칩 접합하는 플립칩 반도체 패키지 제조방법에 있어서,

상기 웨이퍼의 각 단자에 땜납범퍼를 형성하는 단계와;

상기 각 땜납범퍼의 상면에 상기 웨이퍼와 면대향되게 필름을 형성하는 단계와;

상기 필름면을 진공흡착하고 상기 웨이퍼의 타면을 소정두께로 연마하는 단계와;

상기 필름을 제거시키는 단계와;

상기 웨이퍼의 땜납범퍼와 상기 회로기판의 단자를 접속시키는 단계;를 포함하여 된 것을 특징으로 하는 플립칩 반도체 패키지 제조방법.
제1항에 있어서, 상기 땜납범퍼를 형성하는 단계는 상기 웨이퍼에 포토레지스트를 코팅하고, 상기 각 단자에 대응하는 패턴으로 포토레지스트를 노광시킨 다음, 상기 각 단자 상면에 땜납범퍼를 증착하여 형성하는 것을 특징으로 하는 플립칩 반도체 패키지 제조방법.
제1항에 있어서, 상기 땜납범퍼를 형성하는 단계는 상기 웨이퍼에 에칭 가능한 수지와 포토레지스트를 순차적으로 코팅하고, 상기 각 단자에 대응하는 패턴으로 상기 수지와 포토레지스트를 제거시킨 다음, 상기 각 단자 상면에 땜납범퍼를 증착하여 형성하는 것을 특징으로 하는 플립칩 반도체 패키지 제조방법.
제1항에 있어서, 상기 필름에 화이버(FIBER)를 소정량 첨가하여서 필름강도가 보강되게 하고, 필름을 흡착하여 웨이퍼를 그라인딩한 다음, 상기 필름에 열을 가하여 필름을 제거시키는 것을 특징으로 하는 플립칩 반도체 패키지 제조방법.
제1항내지 제4항중 어느 한 항에 있어서, 상기 웨이퍼는 갈륨비소(GaAs)화합물로 제조되어 된 것을 특징으로 하는 플립칩 반도체 패키지 제조방법.
제1항에 있어서, 상기 반도체칩이 밀폐된 공간내에 수용되도록 리드(lid)를 부착시키는 공정이 더 포함되어 된 것을 특징으로 하는 플립칩 반도체 패키지 제조방법.
제1항에 있어서, 상기 반도체칩이 밀폐된 공간내에 수용되도록 상기 웨이퍼와 회로기판 사이를 실링시키는 공정이 더 포함되어 된 것을 특징으로 하는 플립칩 반도체 패키지 제조공정.