KR910008115B1 - 다층세라믹리드레스 패케지 - Google Patents

다층세라믹리드레스 패케지 Download PDF

Info

Publication number
KR910008115B1
KR910008115B1 KR1019870010979A KR870010979A KR910008115B1 KR 910008115 B1 KR910008115 B1 KR 910008115B1 KR 1019870010979 A KR1019870010979 A KR 1019870010979A KR 870010979 A KR870010979 A KR 870010979A KR 910008115 B1 KR910008115 B1 KR 910008115B1
Authority
KR
South Korea
Prior art keywords
package
layer
circuit board
connector
greenery
Prior art date
Application number
KR1019870010979A
Other languages
English (en)
Other versions
KR890005861A (ko
Inventor
김왕섭
정복환
Original Assignee
삼성코닝 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝 주식회사, 한형수 filed Critical 삼성코닝 주식회사
Priority to KR1019870010979A priority Critical patent/KR910008115B1/ko
Publication of KR890005861A publication Critical patent/KR890005861A/ko
Application granted granted Critical
Publication of KR910008115B1 publication Critical patent/KR910008115B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

내용 없음.

Description

다층세라믹리드레스 패케지
제1도는 종래의 다층세라믹리드레스 패케지.
제2도는 종래의 다층세라믹리드레스 패케지.
제3도는 본 발명 다층세라믹리드레스 패케지가 콘넥터에 삽입되어 기판상에 설치되는 상태를 보인 분해사시도.
제4도는 본 발명의 다층세라믹리드레스 패케지로서,
제4a도는 다층세라믹리드레스 패케지의 분해사시도,
제4b도는 다층세라믹리드레스 패케지의 측단면도.
제5도는 본 발명 다층세라믹리드레스 패케지가 콘넥터에 삽입설치된 상태를 보인 측단면도.
* 도면의 주요부분에 대한 부호의 설명
1, 2, 3 : 생소지 1층, 2층, 3층 1a, 1b : 관통공
4 : 뚜껑 5, 5' : 도체배선 내부단자
6, 6' : 외부단자 7 : 반도체칩
8, 8' : 사각구멍 9 : 콘넥터
9a : 사각공 9b : 개구부
10 : 회로기판 11 : 방열판
본 발명은 반도체소자 등을 수용하기 위한 다층세라믹리드레스 패케지에 관한 것으로 특히 생소지를 다층으로 적층한 패케지의 내측에 반도체칩 배선용 내부도체 배선단자를 2층으로 분리형성시키되 이 내부도체 배선은 패케지의 측면 상하부에 분리형성시켜 외부단자를 상부에 가진 콘넥터로 패케지를 PCB상에 완전히 고정시킬 수 있도록한 다층세라믹리드레스 패케지에 관한 것이다.
일반적으로 LSI, VLSI 등의 직접회로를 수용하는 패케지의 경우 집적도가 증가함에 따라 도체배선이 미세화되고 이에 따라 반도체를 수용하는 패케지에 설계되는 내부접속단자의 수도 증가하여 양단자를 연결하는 내부배선이 미세화 고밀도화되게 된다. 그러나 이렇게 내부도선이 미세화 및 고밀도화되면 저항치가 낮은 내부배선을 형성시키는데 어려움이 있게 된다.
따라서 종래에는 제1도의 도시한 바와 같이 생소지(Green Sheet)를 1층(1), 2층(2), 3층(3)으로 적층시켜 이 이면에 외부배선단자(6)(6')를 단순히 배열하거나 제2도에 도시한 바와 같이 외부단자(6)(6')를 내측과 외측에 2열로 배열하였으나 제1도의 경우에는 칩(7)의 수가 증가하거나 외부단자(6)(6')의 수가 증가하게 되면 패케지가 커지게 되어 소형화에 부적합하고 제2도의 경우에는 패케지의 면적을 증가시키지 않고 고밀도화를 실현할 수 있지만 내측에 배열된 단자수는 외측에 배열된 단자보다 적게되어 단자의 수를 증가시키는 효과가 그다지 크지 않을 뿐만 아니라 이들을 회로기판상에 접속할 경우 외부단자수만큼 회로기판상에 인쇄회로가 복잡해지며 이들을 기판상에 고정설치할 때 일일이 납땜을 해야하는 번거로움이 있고 그리고 이들 패케지의 상면에는 방열판이 증착되어 있기 때문에 이에 따른 제조공정이 복잡해지는 결점을 가지고 있었다.
또한 핀그리드 어레이(pin grid array) 형식의 패케지는 내부단자의 수를 크게 증착시킬 수 있지만 핀을 접착하는 공정이 매우 복잡하여 단가가 비싸고 기계적 충격에 약한 결점을 가지고 있었다.
따라서 본 발명은 상기와 같은 결점을 해결하기 위하여 생소지를 1층, 2층, 3층으로 적층시켜 패케지를 형성하되 반도체칩 배선용 내부도체 배선을 패케지의 측면 상하로 분리형성하고 이를 외부단자를 가진 콘넥터로서 방열판이 인쇄된 PCB상에 완전 고정시킬 수 있게 하여 리드레스 패케지의 내부단자수의 증가, 기계적 충격강화 및 방열효과를 증대시킬 수 있도록한 것으로 이하 첨부된 도면에 의하여 본 발명을 상세히 설명하면 다음과 같다.
제4도의 (a)(b)에 도시한 바와 같이 생소지 1층(1), 생소지 2층(2), 생소지 3층(3)을 적층하되 생소지 2층(2) 생소지 3층(3)의 중앙부에는 소정 크기의 사각형 구멍(8)(8')을 천설하여 이에 반도체칩(7)을 삽입 설치할 수 있게한 다층세라믹리드레스 패케지에 있어서 상기 생소지 1층(1)과 생소지 3층(3)의 가장자리에는 소정 간격의 다수개 관통공(1a)(1b)을 각각 천설하고 생소지 1층(1)과 생소지 2층(2), 생소지 3층(3)의 상하면상에는 상기 관통공 (1a)(1b)에 접촉될 수 있게 도체배선 내부단자(5)(5')를 인쇄시켜 도체배선 내부단자(5)(5')가 상하로 분리되게 리드레스 패케지(12)를 형성하되 이 리드레스 패케지(12)가 삽입고정되는 콘넥터(9)는 제3도 및 제5도에 도시된 바와 같이 상면에는 사각공(9a)을 천설하고 저면에는 개구부(9b)를 형성하며 내외측벽 상부에는 외부단자(6)를 형성하여 이와 전기적으로 접촉되는 회로기판(10)상에 고정 설치하되 이 회로기판(10)상에는 방열판(11) 및 외부단자(6')를 인쇄하여서된 것으로 도면중 미설명부호 4는 뚜껑이다.
상기와 같이 구성된 본 발명의 작용효과를 설명하면 다음과 같다.
상하로 내부단자(5)(5')를 가진 적층된 리드레스 패케지(12)를 제5도에 도시한 바와 같이 콘넥터(9)에 삽입시키게 되면 콘넥터(9)에 형성된 외부단자(6)가 생소지 3층(3)에 형성된 관통공(1a)에 접촉되게 되면서 콘넥터(9)의 외부단자(6)와 리드레스 패케지의 내부단자(5')가 접촉되게 된다.
이와 같이 결합된 콘넥터(9)를 전기적 배선과 방열판(11) 및 외부단자(6')가 인쇄된 회로기판(10)에 고정 설치하게 되면 콘넥터(9)에 삽입 고정된 리드레스 패케지(12)의 저면에 형성된 도체배선 내부단자(5)와 외부단자(6')가 접촉됨과 동시에 리드레스 패케지(12)의 저면이 방열판(11)과 접촉되게 되어 방열효과를 증대시키게 되는 것이다.
이상에서 설명한 바와 같이 본 발명은 생소지 1층(1)과 생소지 2층(2) 생소지 3층(3)의 상하면상에 각각의 도체배선 내부단자(5)(5')를 분리형성 하였기 때문에 넓은 면적을 갖는 도체배선층을 인쇄할 수 있어 이에 따라 전기저항을 감소할 수 있으며 또한 생소지 1층(1)과 생소지 3층(3)의 가장자리에는 관통공(1a)(1b)을 각각 형성함으로써 외부단자를 수를 2배로 증가시킬 수 있기 때문에 작은 면적에서도 고밀도 실장이 가능하며 아울러 리드레스 패케지를 콘넥터(9)에 삽입설치하여 리드레스 패케지를 완전히 회로기판(10)에 고정시킬 수 있기 때문에 기계적인 충격에 약한 패케지를 기계적으로 안정성을 갖게할 수 있고 뿐만 아니라 리드레스 패케지 및 콘넥터(9)가 고정설치되는 회로기판(10)상에는 금속의 방열판(11)이 인쇄되어 있으므로 콘넥터(9)를 회로기판(10)상에 고정설치할 때 리드레스 패케지의 저면이 방열판(11)과 직접 접촉하게 되어 리드레스 패케지의 방열효과를 증대시킬 수 있고 아울러 종래의 리드레스 패케지의 방열판을 설치하는 별도의 공정작업을 하지 않아도 되므로 리드레스 패케지의 공정작업을 단축시킬 수 있는 장점을 제공해 줄 수 있는 것이다.

Claims (3)

  1. 생소지 1층(1), 생소지 2층(2), 생소지 3층(3)을 적층하되 생소지 2층(2) 및 생소지 3층(3)의 중앙부에는 사각구멍(8)(8')을 천설하여 이에 반도체칩(7)을 삽입설치할 수 있게한 다층세라믹리드레스 패케지에 있어서 상기 생소지 1층(1)과 생소지 3층(3)의 가장자리에는 소정 간격 관통공(1a)(1b)을 천공하되 생소지 1층(1)과 생소지 2층(2) 생소지 3층(3)의 상하면상에는 도체배선 내부단자 (5)(5')를 인쇄시켜 관통공(1a)(1b)과 접촉되게한 리드레스 패케지를 콘넥터(9)와 결합하여 외부단자(6')가 인쇄된 회로기판(10)상에 접촉시켜서된 것을 특징으로 하는 다층세라믹리드레스 패케지.
  2. 제1항에 있어서 콘넥터(9)는 상면은 사각공(9a)이 천설되고 저면은 개구부(9b)가 형성되며 내외측벽상에는 외부단자(6)를 형성시켜 리드레스 패케지(12)가 기계적 충격에 안정성을 갖게한 것을 특징으로 하는 다층세라믹리드레스 패케지.
  3. 제1항에 있어서 콘넥터(9)가 고정되는 회로기판(10)상에 방열판(11)을 인쇄하여 리드레스 패케지(12)의 방열효과를 증대할 수 있도록 한 것을 특징으로 하는 다층세라믹리드레스 패케지.
KR1019870010979A 1987-09-30 1987-09-30 다층세라믹리드레스 패케지 KR910008115B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870010979A KR910008115B1 (ko) 1987-09-30 1987-09-30 다층세라믹리드레스 패케지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870010979A KR910008115B1 (ko) 1987-09-30 1987-09-30 다층세라믹리드레스 패케지

Publications (2)

Publication Number Publication Date
KR890005861A KR890005861A (ko) 1989-05-17
KR910008115B1 true KR910008115B1 (ko) 1991-10-10

Family

ID=19264935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870010979A KR910008115B1 (ko) 1987-09-30 1987-09-30 다층세라믹리드레스 패케지

Country Status (1)

Country Link
KR (1) KR910008115B1 (ko)

Also Published As

Publication number Publication date
KR890005861A (ko) 1989-05-17

Similar Documents

Publication Publication Date Title
US4763188A (en) Packaging system for multiple semiconductor devices
US7321164B2 (en) Stack structure with semiconductor chip embedded in carrier
US5798564A (en) Multiple chip module apparatus having dual sided substrate
EP0461753B1 (en) Modular electronic packaging system
US6908792B2 (en) Chip stack with differing chip package types
KR101218011B1 (ko) 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법
KR930024134A (ko) 적층 반도체 멀티- 칩 모듈 및 그 제조방법
JP2003188508A (ja) プリント配線板、面実装形回路部品および回路モジュール
JP2001185674A (ja) 単位配線基板、配線基板、電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法
KR20010034154A (ko) 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법
JP2004235606A (ja) キャノピー型キャリアを有する電子モジュール
JPH1168026A (ja) 配線用補助パッケージおよび印刷回路配線板構造
JP3899059B2 (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
JP3016910B2 (ja) 半導体モジュール構造
JPH01261849A (ja) 半導体装置の製造方法
KR100271656B1 (ko) 비지에이 반도체 패키지 및 그 제조방법
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
US7361982B2 (en) Bumpless chip package
KR910008115B1 (ko) 다층세라믹리드레스 패케지
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
TW556464B (en) Printed wiring board having pads to solder circuit component, circuit module having the printed wiring board, and electronic apparatus equipped with the circuit module
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR100470387B1 (ko) 적층 칩 패키지
US20020027011A1 (en) Multi-chip module made of a low temperature co-fired ceramic and mounting method thereof
JPH07101775B2 (ja) 多層プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041001

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee