JPH05198737A - 積層マルチチップ半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】はんだ接続部の厚さを十分厚く形成すること及
び接続部をモジュール端部に配置することにより、接続
信頼性と接続歩留りの向上を図る。 【構成】ＴＣＰのリード上に絶縁膜からなる凸起を形成
し、この絶縁凸起膜を介して、ＴＣＰリード間をはんだ
で接続する。また、ＴＣＰリードをコネクタ枠の端子部
に露出させ、溶融はんだによる一括はんだ付けが可能な
構造とする。 【効果】凸起によるはんだ層の厚さ確保と浸漬はんだ付
けの実現により、はんだ接続部のはんだ充填率の向上及
び接続部の金含有率低減が可能となり、工程の簡略化、
接続歩留及び接続信頼性の向上が図れる。また、ＴＣＰ
リードをコネクタ枠の端部に露出させ構造とすることに
より接続状態の外観検査が一目瞭然で行えるようにな
り、品質の向上と生産性の向上が図れるようになった。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の構造とその
製造法に係り、特に従来のＩＣパッケージと同じ実装面
積に対し複数個のメモリ容量を有する大容量の積層マル
チチップ半導体装置の構造及び製造方法に関する。

【０００２】

【従来の技術】半導体メモリは、大型コンピューター，
ワークステーション，パソコン，ワープロ等の情報機器
に多量に使用されており、今後これらの機器の高性能
化，多機能化，製品拡大がさらに進むことから、ここに
使用される半導体メモリの需要も加速度的に増大してい
くものと予想される。これに対し、大容量のメモリを必
要とする装置では、機器内での半導体メモリが占める実
装面積は益々増大する傾向にあり、機器の小型，軽量化
を阻害する最大の要因となっている。この問題の解決法
として、その一つは従来から強力に押し進められている
チップ内素子の高集積化による１チップ当りのメモリ容
量増大である。また他の一つは、パッケージされたメモ
リモジュールをプリント配線板に高密度に実装する方法
であり、さらに他の一つは、特開昭５９−１９４４６０
及び特開昭６１−１８５９５８に述べられているよう
に、複数個の半導体チップを厚さ方向に積み重ねて高密
度化を図るものである。これらのうち、チップ内素子の
高密度化は従来技術の延長では解決できない新しい局面
にきており、新技術，新生産設備の開発が必要になって
きている。

【０００３】またプリント配線板への高密度実装は、モ
ジュールの小型化、プリント配線板への両面実装、ＺＩ
Ｐ（zigzag in-line-package）部品の採用などが行われ
ているが、１個のチップを１パッケージとしたモジュー
ルを使う範囲においてはこれ以上の大幅な高密度化は困
難な状況にある。

【０００４】これに対し、複数個のＩＣチップを厚さ方
法に積み重ねる方法が非常に有利であり、種々提案され
ている。

【０００５】

【発明が解決しようとする課題】しかし、従来の複数個
のＩＣチップを積み重ねる方法では各層の端子を密着し
て接続する構造であるため、接続信頼性が十分に確保で
きない、また接合部がモジュール内に配置される構造の
ため、組立後の接合状態の検査が困難という不具合点が
あった。

【０００６】本発明の目的は、上記従来技術の欠点を取
り除き、外観検査が容易に行え、接続信頼性を十分確保
した積層マルチチップ半導体装置の構造及び製造方法を
提供するにある。

【０００７】

【課題を解決するための手段】上記目的は、ＴＣＰリー
ドをコネクタ枠端部に沿って折り曲げ、接続部をモジュ
ールの端面部に配置すること及び、各層間の接合はんだ
厚さを十分に厚くすることにより達成される。

【０００８】

【作用】本発明は、少なくとも一面に配線パターンを有
するフィルムキャリアテープに半導体チップを電気的に
接続したテープキャリアパッケージを、コネクタ枠を介
して複数個積層接続した積層マルチチップ半導体装置に
おいて、該フィルムキャリアテープの少なくとも一面に
該配線パターンより厚く絶縁膜を形成したテープキャリ
アパッケージによって構成されることを特徴とする積層
マルチチップ半導体装置である。

【０００９】本発明の構造によれば、ＴＣＰの上面に凸
起を設ける構造あるいはコネクタ枠上面にアウターリー
ドより深い凹部を形成し、下面リードを該凹部より幅広
の構造にすることにより、枠付きＴＣＰ積層時にリード
間を接続するはんだ層の厚さを十分厚く一定の厚さに保
つことができる浸漬はんだ付け法が採用でき、接続信頼
性の大幅な向上が図れた。また、アウターリードが完全
に端面に露出する構造であることから、接続状態の外観
検査が一目瞭然で行えるようになり、品質の向上と生産
性の向上が図れるようになった。さらに、ＴＣＰのアウ
ターリードをコネクタ枠の端部から下面に沿って折り曲
げてコネクタ枠の上下面を接続することが出来ることか
ら配線パターンのいらないコネクタ枠が利用できるよう
になり、部材コストの大幅な低減を図ることが出来た。
また、リード間に一定の間隔を設けることができること
から、はんだ溶融接続時のはんだ浸透性の向上、さらに
は接続部のはんだ中に占める金の含有率を大幅に低下さ
せることが出来、接続信頼性の大幅な向上が図れる。

【００１０】

【実施例】以下本発明の一実施例を図面によって説明す
る。

【００１１】まず、実施例１について図１〜１６によっ
て説明する。なお、各図において同一符号は同一内容を
示している（以下の説明においても同じ）。また、ＴＣ
Ｐ及びコネクタ枠を複数段積み重ねた図においては、下
段から上段へ各数字符号の後にａ，ｂ，ｃ，ｄを付して
区分するものとする。

【００１２】図１はテープキャリアパッケージ（以下Ｔ
ＣＰと略する）１とコネクタ枠２を４段交互に積み重
ね、最上層に蓋３を付けて電気的に接続した本発明にな
るマルチチップ半導体装置４をマザーボード５上にはん
だ６によって接続した断面図を示すものである。

【００１３】図２はＴＣＰ１の平面図で一部を切り欠き
破断した図、図３は図２のＡ−Ａ部の断面図である。

【００１４】この図２，図３において、半導体チップ１
０の上面にはバンプ１１が形成されており、このバンプ
１１にフィルムキャリアテープ１２上に形成されたイン
ナリード１３が電気的に接続されている。

【００１５】フィルムキャリアテープ１２の基材の一部
で構成されるサポートリング１４はリードを保持すると
ともに、インナリード１３からアウターリード１５への
リードピッチを広げるための配線エリアの役目をもって
いる。また、アウターリード１５の端部にはリード保持
テープ１６がある。

【００１６】半導体チップ１０の表面及びインナリード
ボンディング部を含めたサポートリング１４部にかけて
保護コート樹脂１７が塗布されている。

【００１７】短手方向に配置されるリードにはチップ選
択バンブ１８につながるチップ選択リード１９、その他
のバンプ１１につながる共通リード１５、さらにバンプ
とはつながらないダミーリード２０，２１，２２があ
る。また、インナリード部とアウターリード部の中間位
置には有機絶縁樹脂からなる凸起２３が形成されてい
る。

【００１８】図４はコネクタ枠２の平面図、図５は実施
例の応用例におけるコネクタ枠の一部を拡大した図であ
り、（ａ）は平面図、（ｂ）は（ａ）の側面図である。

【００１９】図４において、コネクタ枠２は短手部材３
０と長手部材３１が一体となって中央部がくり抜かれた
額縁状をしたもので、前記ＴＣＰ１より若干厚く形成さ
れている。図５（ａ），（ｂ）において、短手部材３０
の表面には凹部３２が形成されている。

【００２０】図６はＴＣＰ１とコネクタ枠２を組合せた
枠付きＴＣＰ３５の斜視図で、図７は図１に示したマル
チチップ半導体装置４の層間接続及びマザーボード５と
の接続部の一部拡大断面図で、積層接続の詳細を説明す
るための図である。

【００２１】図６と図７において、コネクタ枠２の短手
部材３０の上面にＴＣＰ１のサポートリング１４部が配
置され、アウターリード１５部のサポートリング１４の
上部は上面リード３６となり、テープ部材のない部分は
コネクタ枠２の端面に沿って折り曲げられて端面リード
３７となり、さらにリード保持テープ１６はコネクタ枠
２の下面に配置されて、リード保持テープ１６上のリー
ド部分は下面リード３８を形成する。コネクタ枠２の上
面とサポートリング１４は上部接着剤３９に、リード保
持テープ１６とコネクタ枠２の下面は下部接着剤４０に
よって接着固定されている。サポートリング１４上及
び、アウターリード１５のチップ側位置には凸起２３が
形成されている。マザーボード４の上面には、基板端子
４１が形成され、基板端子４１の上面のチップ側位置に
は基板凸起４２が形成されている。はんだ４３ａは、第
１段枠付きＴＣＰ３５ａの上面リード３６ａと第２段枠
付きＴＣＰ３５ｂの下面リード３８ｂを接続している。
はんだ６は、基板端子４１と第１段枠付きＴＣＰ３５ａ
の下面リード３８ａを接続している。

【００２２】図８はマルチチップ半導体装置４の動作を
説明するための回路ブロック図である。この図におい
て、半導体チップ１０ａ，１０ｂ，１０ｃ，１０ｄには
アドレス端子５０、データ入出力端子５１、ライトイネ
ーブル端子５２、アウトイネーブル端子５３、電源端子
５４、グランド端子５５、チップ選択端子５６ａ，５６
ｂ，５６ｃ，５６ｄが電気的につながっている。これら
の端子のうち、チップ選択端子５６ａ〜５６ｄはそれぞ
れの半導体チップ１０ａ〜１０ｄに独立に接続されてい
るが、その他の端子は半導体チップ１０ａ〜１０ｄに共
通に接続されている。なお、図８においてアドレス端子
５０及びデーター入出力端子５１は１本のラインで示さ
れているが実際の配線では複数本で構成されている。こ
れに対し、ライトイネーブル端子５２、アウトイネーブ
ル端子５３、電源端子５４、グランド端子５５及びチッ
プ選択端子５６ａ〜５６ｄは実際の配線ではそれぞれ各
１本の場合が多い。

【００２３】この回路において、まず半導体チップ１０
への書き込みはアドレス端子５０とデーター入出力端子
５１に必要な情報を電気信号として与えておき、ライト
イネーブル端子５２をｏｎにしておいて、情報を記憶し
たいチップのチップ選択端子５６をｏｎにすることによ
り、選択されたチップの希望のアドレスに必要な情報が
記憶される。他の３個のチップは、それぞれのチップ選
択端子５６がｏｆｆに保たれているため、チップ内部の
情報の変化はない。

【００２４】同様に、チップからの情報の読み出しは、
情報を取り出したいアドレスを示す信号をアドレス端子
５０に与えておき、アウトイネーブル端子５３をｏｎに
しておいて、情報を取り出したいチップ選択端子５６を
ｏｎにすることにより、選択したチップの希望するアド
レスからの情報がデーター入出力端子５１に出力され
る。

【００２５】図９は、マルチチップ半導体装置４におけ
るチップ選択端子配置部を各段別に示した斜視図であ
る。この図において、マザーボード５上にはチップ選択
基板端子６０ａ〜６０ｄ及び共通基板端子４１が形成さ
れている。ＴＣＰ１側には各段の半導体チップ１０の同
じ位置にそれぞれのチップ選択バンプ１８ａ〜１８ｄ及
び共通端子用のバンプ１１が形成されており、このうち
チップ選択バンプ１８ａ〜１８ｄにつながって各段によ
ってアウターリード配置位置の異なるチップ選択リード
１９ａ〜１９ｄが形成されている。ＴＣＰ１のフィルム
上には各々のＴＣＰに対し、チップ上のバンプと接続さ
れない３個のダミーリード２０，２１，２２が形成され
ている。

【００２６】図１０，１１は、各々のＴＣＰ間及びマル
チチップ半導体装置４とマザーボード５との接続状態を
示す接続部の断面図で、図１０は共通端子部（図８のＡ
−Ａ部位置）、図１１は第４段目の半導体チップ１０ｄ
がマザーボード５とつながっている（図８のＢ−Ｂ位
置）チップ選択位置の接続部の拡大断面図である。図１
０において、マザーボード５の表面には基板端子が形成
されており、基板端子４１上には基板凸起４２が形成さ
れている。ＴＣＰ１ａとＴＣＰ１ｂははんだ４３ａによ
って接続されている。同様にＴＣＰ１ｂとＴＣＰ１ｃは
はんだ４３ｂによって、ＴＣＰ１ｃとＴＣＰ１ｄははん
だ４３ｃによって、ＴＣＰ１ｄと蓋３ははんだ４３ｄに
よって接続されている。ＴＣＰ１ａとマザーボード５は
はんだ６によって接続されている。ＴＣＰ１には図２，
図３で説明したようにアウターリード１５，インナリー
ド１３，バンプ１１，半導体チップ１０が形成され、電
気的につながっている。

【００２７】図１１において、第４段目のＴＣＰ１ｄに
配置されているチップ選択バンプ１８ｄはチップ選択リ
ード１９ｄと接続されており、また各ＴＣＰ間はそれぞ
れのダミーリード２２ａ〜２２ｃを間に挾んではんだ４
３ａ〜４３ｃによってつながっており、さらにマザーボ
ード５上に配置されたチップ選択基板端子６０ｄと電気
的に接続される。これに対し、第１段〜第３段のＴＣＰ
１ａ〜１ｃに配置されるチップ選択バンプ１８ａ〜１８
ｃは、この断面位置ではアウターリードとはつながって
いない。

【００２８】このような構成において、本発明になるマ
ルチチップ半導体装置の各部の詳細構造について説明す
る。

【００２９】まず、図１においてマザーボード５は単層
及び多層の配線を有するプリント配線板であって、その
表面には本図に示すマルチチップ半導体装置４と共にそ
の他の半導体部品及び一般電気部品が搭載されており
（配線及びその他の部品は図示せず）、入出力，演算，
記憶，表示などの機能を備えた電子デバイスの一部であ
る。このマザーボード５とマルチチップ半導体装置４は
はんだ６によって電気的に接続されている。マルチチッ
プ半導体装置４は、メモリ用の半導体チップを有するＴ
ＣＰ１と各ＴＣＰ間の間隔を一定に保持するためのコネ
クタ枠２を交互に積み重ね、各ＴＣＰ間のリードをはん
だによって電気的に接続している。蓋３は内部の半導体
チップを保護すると同時にその上面に、最上層ＴＣＰの
リードと電気的につながる配線パターンを有し、マルチ
チップ半導体装置の電気特性検査が可能な構造になって
いる。

【００３０】図２，３において、半導体チップ１０はシ
リコンからなり内部にメモリ素子を形成したもので、４
Ｍビットの記憶容量を有するダイナミック・ランダム・
アクセスメモリである。半導体チップ１０の表面には信
号の入出力用の端子としてめっき法によって形成された
金バンプ１１及び１８が配置されている。フィルムキャ
リアテープ１２は、ポリイミドによるフィルムと該フィ
ルム上に銅箔を固着してその銅箔をパターニングしてリ
ードとしたものの組合せで構成されており、パターニン
グ後のリード表面にはニッケルを下地とした金めっきを
施している。半導体チップ１０上のバンプ１１に、フィ
ルムキャリアテープ１２上に形成されたインナリード１
３が位置合わせされ、インナリード１３の上から加熱ブ
ロックを押し当てて、金−金の熱圧着ボンディング法に
てバンプ１１とインナリード１３が接続される。

【００３１】ここで、半導体チップ１０上のバンプ１１
の形成は特にめっきによる方法に限定されるものではな
く、予め別の工程で形成しておいた金の小片を固着させ
る方法、あるいはワイヤボンディングの原理を用いて金
線をバンプ１１の形状に熱圧着するなどの方法も使うこ
とができる。また材質は金に限定されるものでなく銅，
ニッケル及びこれらの合金等であってもよいことはもち
ろんである。

【００３２】またフィルムキャリアテープ１２上リード
の表面処理についても金めっきに限定されるものではな
く、すずめっき，はんだめっき等も充分適用可能であ
る。またリードの材質も銅に限定するものではなく、銅
合金，鉄，鉄合金等が適用できることは勿論である。

【００３３】保護コート樹脂１７は、チップ１０の表面
及びインナリード１３を含むボンディング部を保護する
もので、有機系樹脂をポッティング法で塗布している
が、樹脂材料として特に有機系に限定するものではなく
無機系あるいは有機と無機の混合物であってもよい。ま
た、樹脂の塗布方法についても、ポッティング法に限定
されるものではなく、ディッピィングあるいはトランス
ファモールド法等も十分適用できる。

【００３４】チップ１０上のバンプ１１の配置は、図２
においてはチップ１０の短辺部に配置されたものを示し
たが、チップ１０上の長辺部に配置されるもの、４辺に
配置されるもの、またチップの中央部に配置されるもの
も当然適用できる。

【００３５】アウターリード保持テープ１６は、アウタ
ーリード１５を長尺のテープから成形切断する時及びそ
の後の取扱時に変形しないようにするためと、リードを
折り曲げた後コネクタ枠の裏面に接着固定する時のアウ
ターリードの保持と乱れ防止を図るためのものである。

【００３６】凸起２３はＴＣＰ１を多段に積層接続する
時にはんだ接続層の厚さを確保し、かつ、接続部のはん
だがリードを伝わってチップ側に浸入しないようにする
ためのもので、はんだ付け温度に十分耐えるエポキシ系
の樹脂を用いたが、これもエポキシ系の樹脂に限定する
ものではなく、その他の有機樹脂あるいは無機系材料を
用いることもできる。また、アウターリードの形成時
に、図に示す凸起配置位置のリードの一部を凸状にめっ
きあるいはエッチング処理によって形成することも可能
である。

【００３７】図４，図５に示すコネクタ枠２は、ＴＣＰ
１を複数個積層接続する時の各ＴＣＰ１間の間隔を一定
に保つためのものである。

【００３８】図４，５において、コネクタ枠２はガラス
エポキシ基材を用いているが、材質はこれに限定するも
のではなく、その他の有機樹脂を用いたもの、あるいは
セラミック基板等の無機系材料を用いることもできる。

【００３９】図４においては、コネクタ枠２上にパター
ン及び凹部，凸部のないものを示しているが、パターン
及び凹部，凸部が形成されているものも十分適用できる
ことは云うまでもない。

【００４０】図５に示す凹部３２はその一例で、ＴＣＰ
１のアウターリードを配置するときの案内溝の役目と、
アウターリードの厚さより凹部３２の深さを大きくする
ことにより、ＴＣＰ１上の凸起がなくても積層接着時の
はんだ厚さを十分確保できるようにしたものである。

【００４１】図６及び図７において、端面リード３７部
はフィルム部分を無くすることによってリードの折り曲
げを容易にし、折り曲げ後の寸法精度の向上を図るよう
にしたものである。凸起２３は一方のＴＣＰの上面リー
ド３６と相対する他方のＴＣＰの下面リード３８との間
隔を一定に保つことによって、はんだ付け時の接続部へ
のはんだの侵入を容易にして、良好なはんだ接続を可能
にしている。また、端面リード３７がＴＣＰの上の上面
リード３６と下面リード３６をつなぐ役目をしている。

【００４２】図８〜図１１によって電気信号の流れを説
明する。まず、共通端子に対する信号の流れは、図９及
び図１０において、マザーボード５の基板端子４１に印
加された信号は、はんだ６を通ってＴＣＰ１ａのアウタ
ーリード１５ａ，インナリード１３ａ，バンプ１１ａを
通って半導体チップ１０ａにつながる。これと同時に、
ＴＣＰ１ｂ，ＴＣＰ１ｃ，ＴＣＰ１ｄに対しても同様に
信号が伝達されて、それぞれの半導体チップに同じ信号
が送られる。これに対し、チップ選択端子の信号は、図
９，図１１において、基板端子６０ｄに印加された信号
は、はんだ６０ｄを通ってＴＣＰ１ａのダミーリード２
２ａ，はんだ４３ａ，ダミーリード２２ｂ，はんだ４３
ｂ，ダミーリード２２ｃ，はんだ４３ｃを通り、ＴＣＰ
１ｄのチップ選択端子１９ｄに達しチップ選択バンプ１
８ｄを経て、半導体チップ１０ｄにつながる。ここで、
ダミーリード２２ａ〜２２ｃはいずれのチップとも接続
していないため、本信号はＴＣＰ１ａ〜１ｃには伝達さ
れず、ＴＣＰ１ｄのみに選択的に伝達されることにな
る。このことによって、複数個のチップのうち１個のチ
ップにのみ選択的に信号の入出力が行なえる。

【００４３】図９において、マルチチップ半導体装置４
上のチップ選択用バンプ１８はチップ１０上の定位置に
配置されるため、チップの種類は積層される段に影響さ
れることなく一種類でよい。また、コネクタ枠２も各段
において同じものが使用でき、これも一種類でよい。こ
れに対し、フィルムキャリアテープ１２は各段に対して
リードパターンの形状が異なるため、それぞれのパター
ンに応じた４種類のものを用意している。

【００４４】ＴＣＰ１上のダミーリード２０，２１，２
２は図１１に示すようにチップ選択端子部の各段のコネ
クタ枠２間の接続を行なうためのものである。

【００４５】図１及び図９に示す蓋は内部のくり抜きが
無い印刷配線板を用いることによって、マルチチップ半
導体装置６をマザーボード４に実装した時の内部保護を
行うとともに、表面に形成した端子の面積を広くとるこ
とによって４段積層した時点での電気的特性検査を容易
に行えるようにしたものである。

【００４６】ここで、ＴＣＰ１とコネクタ枠２の積層接
続方法について説明する。ＴＣＰ１とコネクタ枠２の積
層接続は、まず各段のＴＣＰ１とコネクタ枠２を固定し
枠付きＴＣＰ３５とした後、この枠付きＴＣＰ３５の４
段と、この上に蓋３を位置合わせして積層接続する。

【００４７】まず最初に枠付きＴＣＰ３５の組立法につ
いて説明する。コネクタ枠２の短辺部３０の表裏両面に
半硬化状の熱硬化性接着剤３９，４０を塗布し、このコ
ネクタ枠２の上に外形切断を行って個片にしたＴＣＰ１
を配置し、専用治具によってアウターリード１５を折り
曲げ、リード保持テープ１６をコネクタ枠２の裏面に配
置し、前記接着剤を加熱処理によって硬化させ、ＴＣＰ
１とコネクタ枠２を固定し、枠付きＴＣＰ３５を組み立
てる。

【００４８】次に、この枠付きＴＣＰ３５を４個と最上
層の蓋３を順次第一段目から一段づつ位置合わせし、リ
ード配置の無いコネクタ枠２の長辺方向に塗布した接着
剤で仮固定しながら積層していく。位置合わせは、下段
のＴＣＰの上面の位置合わせパターンと、その上に配置
される上段のＴＣＰの下面位置合わせパターンを光学的
に読み取り位置合わせする方法によった。積層工程にお
いては、各接続層の厚さがＴＣＰ１上に形成した凸起に
よって決まる一定の厚さになるよう接着剤の硬化時に上
段の枠付きＴＣＰ３５を一定荷重で押し付ける方法をと
った。

【００４９】枠付きＴＣＰ１を４個と最上層の蓋３を位
置合わせし仮固定した後、接続部にはんだ付け用のフラ
ックスを塗布し、端面リード３７部を溶融はんだに浸漬
することによって接続部のはんだ付けを行った。

【００５０】このようにしてはんだ接続したマルチチッ
プ半導体装置４を、はんだ印刷を施したマザーボード５
上に位置合わせ配置し、ベーパーリフロソルダリングに
てはんだ接続を行って、マルチチップ半導体モジュール
とした。

【００５１】以上説明したように、ＴＣＰ１のリードを
コネクタ枠２の端部に沿って折り曲げた構造にすること
によって、ＴＣＰ１のアウターリード１５が枠付きＴＣ
Ｐ３５の上面の接続端子、下面の接続端子、上下の端子
の接続の役目をすべて受け持つことになり、コネクタ枠
２にはパターンを形成する必要がなくなる。このことか
らコネクタ枠の製造コストを大幅に低減することが出
来、さらに、枠付きＴＣＰの組立においてＴＣＰとコネ
クタ枠２の位置合わせ精度を考慮する必要がなくなり、
部材形成の単純化、組立工程の簡略化が図れる。また、
アウターリードがＴＣＰの端面部に露出している構造
と、ＴＣＰ上に設けた凸起による接続部間隙構造によっ
て、接続部を溶融はんだに浸漬する溶融はんだ付け工法
が採用でき、接続プロセスの簡略化が図れた。

【００５２】また、ＴＣＰ上に形成した凸起による接続
はんだ層の厚さ確保と、溶融はんだ法の採用の組合せに
よって、ＴＣＰリードの表面メタライズの金を溶融はん
だ中に十分拡散させることができ、接続部の金含有量を
非常に少なく押さえることができることから、金が含有
することによる接続部の強度劣化を防止して、接続の信
頼性を大幅に向上させることができる。さらに、接続部
を露出させることにより接続状態の外観検査が一目瞭然
で行えるようになり、品質の向上と生産性の向上が図れ
るようになった。

【００５３】また、凸起にソルダレジスト膜を用いるこ
とにより、チップ近傍へはんだ浸入を防止できる。

【００５４】次に実施例１の応用例について図１２，図
１３によって説明する。

【００５５】図１２は応用例によるＴＣＰ１とコネクタ
枠２を組み合わせた枠付きＴＣＰ３５のリード部の断面
図、図１３は図１２の斜視図である。

【００５６】本応用例は、コネクタ枠２の端部に端面凹
部７０を形成したことを特徴とするもので、その他の構
成は実施例１と同じである。

【００５７】図１２，図１３において、コネクタ枠２の
端面部に設けた端面凹部７０がＴＣＰ１のアウターリー
ド部折り曲げ時に、アウターリードがこの端面凹部７０
にはまり込むようにして折り曲げられるため、コネクタ
枠２とＴＣＰ１のずれが発生しない。また、アウターリ
ードの上面リードと下面リードはこの端面凹部の作用に
よって精度よく折り曲げられ、上面から投影してみた場
合、重なりよく配置されることになり、枠付きＴＣＰの
積層時の位置合わせが容易に行えるようになる。

【００５８】なお、本応用例ではコネクタ枠２の端部に
のみ凹部を設けているが、コネクタ枠２の上面及び下面
に凹部を設けてもよい。

【００５９】また、凹部の底面及び側面にメタライズ処
理を施すことによって、アウターリードと凹部をはんだ
接続する等の構造も有効である。

【００６０】次に実施例２について図１４〜図１６によ
って説明する。

【００６１】図１４は実施例２の枠付きＴＣＰの断面
図、図１５は同じく斜視図、図１６は前記枠付きＴＣＰ
を２段積層した状態のアウターリードに直角方向の断面
図である。

【００６２】図１４，図１５において、コネクタ枠２に
は上面及び端面部に上面凹部７２及び端面凹部７０が形
成されている。また、サポートリング１４は、コネクタ
枠２の上面までは達しない構造としており、アウターリ
ード１５は上面凹部７２及び端面凹部７０にはまり込ん
で下面に折り曲げられる。

【００６３】図１６において、コネクタ枠２の上面に設
けられた上面凹部７２の深さは上面リード３６の厚さよ
り深く形成されており、また、下面リード３８は、上面
凹部７２より幅広く形成されている。

【００６４】以上の結果、図１６に示すように枠付きＴ
ＣＰを２段以上に積み重ねたとき、下段の枠付きＴＣＰ
２ａの上面リード３６ａと上段の枠付きＴＣＰ２ｂの下
面リード３８ｂ間に一定の間隔を設けることができ、実
施例１で示したＴＣＰ上に形成した凸起と同様のはんだ
接続厚さを一定に保つという効果を得ることが出来る。

【００６５】

【発明の効果】以上説明したように、本発明によれば、
外観検査が容易に行え、接続信頼性を十分確保した積層
マルチチップ半導体装置の構造及び製造方法が得られる
という効果がある。

【図面の簡単な説明】

【図１】マルチチップ半導体装置とマザーボードとの接
続部の断面図

【図２】ＴＣＰの平面図

【図３】図２のＡ−Ａ部の断面図

【図４】コネクタ枠の平面図

【図５】コネクタ枠の一部を拡大した平面図及び側面図

【図６】枠付きＴＣＰの斜視図

【図７】マルチチップ半導体装置とマザーボードとの接
続部の断面図

【図８】マルチチップ半導体装置の回路ブロック図

【図９】チップ選択端子部の斜視図

【図１０】共通端子部の接続部の断面図

【図１１】チップ選択端子部の接続部の断面図

【図１２】枠付きＴＣＰのリード部の断面図

【図１３】枠付きＴＣＰのリード部の斜視図

【図１４】枠付きＴＣＰのリード部の断面図

【図１５】枠付きＴＣＰのリード部の斜視図

【図１６】枠付きＴＣＰを２段積層した状態の断面図

【符号の説明】

１…ＴＣＰ（テープキャリヤパッケージ）、２…コネク
タ枠、４…マルチチップ半導体装置、５…マザーボー
ド、６，４３…はんだ、１０…半導体チップ、１５…ア
ウターリード、１９…チップ選択リード、２０，２１，
２２…ダミーリード、２３…凸起、３５…枠付きＴＣ
Ｐ、３６…上面リード、３７…端面リード、３８…下面
リード、６０…チップ選択基板端子、７０…端面凹部、
７２…上面凹部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮野 一郎 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 山崎 和夫 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体設計開発センタ内 (72)発明者 山田 宗博 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体設計開発センタ内

Claims (18)

【特許請求の範囲】
1. 【請求項１】少なくとも一面に配線パターンを有するフ
   ィルムキャリアテープに半導体チップを電気的に接続し
   たテープキャリアパッケージを、コネクタ枠を介して複
   数個積層接続した積層マルチチップ半導体装置におい
   て、該フィルムキャリアテープの少なくとも一面に該配
   線パターンより厚く絶縁膜を形成したテープキャリアパ
   ッケージによって構成されることを特徴とする積層マル
   チチップ半導体装置。
2. 【請求項２】請求項１において、絶縁膜に有機系樹脂を
   用いたことを特徴とする積層マルチチップ半導体装置。
3. 【請求項３】請求項１において、絶縁膜に無機系絶縁物
   を用いたことを特徴とする積層マルチチップ半導体装
   置。
4. 【請求項４】請求項１〜２のいずれかにおいて、絶縁膜
   をソルダーレジスト膜にて形成したことを特徴とする積
   層マルチチップ半導体装置。
5. 【請求項５】請求項１〜４のいずれかにおいて、半導体
   チップと電気的につながらないダミーリードを有するＴ
   ＣＰを用いたことを特徴とする積層マルチチップ半導体
   装置。
6. 【請求項６】請求項１〜５のいずれかにおいて、該テー
   プキャリアパッケージのアウターリード部を該コネクタ
   枠の一端を挾んで折り曲げ、該コネクタ枠の裏面に配置
   することによって、表裏パターンの導通を図るようにし
   た枠付きテープキャリアパッケージによって構成される
   ことを特徴とする積層マルチチップ半導体装置。
7. 【請求項７】請求項１〜６のいずれかにおいて、テープ
   キャリアパッケージのコネクタ枠端面部に位置するリー
   ド部のテープ材を除去したことを特徴とする積層マルチ
   チップ半導体装置。
8. 【請求項８】請求項１〜７のいずれかにおいて、該コネ
   クタ枠の少なくとも一面に凹部を設け、テープキャリア
   パッケージのアウターリード部を該凹部に配置し、該リ
   ードの一端を該コネクタ枠の側面を経由して下面に折り
   曲げ、配置したことを特徴とする積層マルチチップ半導
   体装置。
9. 【請求項９】請求項１〜８のいずれかにおいて、該コネ
   クタ枠に形成した凹部の少なくとも一面にメタライズ処
   理を施したことを特徴とする積層マルチチップ半導体装
   置。
10. 【請求項１０】請求項１〜９のいずれかにおいて、前記
    リードの下面リードの幅を該コネクタ枠の上面に形成し
    た凹部の幅より広くしたことを特徴とする積層マルチチ
    ップ半導体装置。
11. 【請求項１１】少なくとも一面に配線パターンを有する
    フィルムキャリアテープに半導体チップを電気的に接続
    したテープキャリアパッケージを、コネクタ枠を介して
    複数個積層接続した積層マルチチップ半導体装置におい
    て、該コネクタ枠の少なくとも上面にフィルムキャリア
    テープのリードの厚さより深い凹部を設け、該凹部に前
    記リードを配置するとともに、該リードの一端を該コネ
    クタ枠の側面を経由して下面に折り曲げ、配置した枠付
    きテープキャリアパッケージによって構成されることを
    特徴とする積層マルチチップ半導体装置。
12. 【請求項１２】請求項１１において、前記リードの下面
    リードの幅を該コネクタ枠の上面に形成した該凹部の幅
    より広くしたことを特徴とする積層マルチチップ半導体
    装置。
13. 【請求項１３】請求項１〜１２のいずれかにおいて、該
    枠付きテープキャリアパッケージ間を接着剤により固定
    したことを特徴とする積層マルチチップ半導体装置。
14. 【請求項１４】請求項１〜１２のいずれかにおいて、該
    枠付きテープキャリアパッケージ間を電気的に接続を行
    なったのち、全体を絶縁樹脂でモールドしたことを特徴
    とする積層マルチチップ半導体装置。
15. 【請求項１５】請求項１〜１４のいずれかにおいて、複
    数個の枠付きＴＣＰを積層した最上層に前記最上層枠付
    きＴＣＰの各アウターリードと電気的につながる表面パ
    ターンを有する蓋を取り付けたことを特徴とする積層マ
    ルチチップ半導体装置。
16. 【請求項１６】請求項１〜１５のいずれかにおいて、該
    枠付きテープキャリアパッケージのリード間接続にＳｎ
    −Ｐｂ系のはんだを用いたことを特徴とする積層マルチ
    チップ半導体装置。
17. 【請求項１７】少なくとも一面に配線パターンを有する
    フィルムキャリアテープに半導体チップを電気的に接続
    したテープキャリアパッケージを、コネクタ枠を介して
    複数個積層接続した積層マルチチップ半導体装置の製造
    方法において、コネクタ枠の辺部の表裏両面に接着剤を
    塗布し、このコネクタ枠の上に外形切断を行って個片に
    したＴＣＰを配置し、アウターリードを折り曲げ、リー
    ド保持テープをコネクタ枠の裏面に配置し、前記接着剤
    を硬化させることを特徴とする枠付きＴＣＰの製造方
    法。
18. 【請求項１８】少なくとも一面に配線パターンを有する
    フィルムキャリアテープに半導体チップを電気的に接続
    したテープキャリアパッケージを、コネクタ枠を介して
    複数個積層接続した積層マルチチップ半導体装置の製造
    方法において、前記枠付きＴＣＰの一面に他の枠付きＴ
    ＣＰを位置合わせし配置，積層し、前記積層された枠付
    きＴＣＰの層間接続位置にフラックスを塗布し、該接続
    部を溶融はんだに浸漬することを特徴とする積層マルチ
    チップ半導体装置の製造方法。