JPH0578913B2 - - Google Patents
Info
- Publication number
- JPH0578913B2 JPH0578913B2 JP63041771A JP4177188A JPH0578913B2 JP H0578913 B2 JPH0578913 B2 JP H0578913B2 JP 63041771 A JP63041771 A JP 63041771A JP 4177188 A JP4177188 A JP 4177188A JP H0578913 B2 JPH0578913 B2 JP H0578913B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- circuit
- lead
- lands
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005476 soldering Methods 0.000 claims description 31
- 230000010354 integration Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 9
- 229910000679 solder Inorganic materials 0.000 abstract description 5
- 238000004806 packaging method and process Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010397 one-hybrid screening Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Combinations Of Printed Boards (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、2枚以上の回路基板を重ね合わせて
構成した、混成集積回路装置に関する。
構成した、混成集積回路装置に関する。
[従来の技術]
この種の混成集積回路装置の第一の従来例を第
5図に示す。この混成集積回路装置では、第一と
第二の二つの基板1,2から構成されており、次
のような手順で組み立てられる。まず、第一の基
板1と第二の基板2とに、それぞれ回路を構成す
るが、この場合、予め、第一の基板1の側辺部
に、リードピン4,4…を取り付けるためのリー
ドランド5,5…を、その内側に第二の基板2を
半田付けするための半田付けランド6,6…を
各々形成する。また、第二の基板2の側辺部に、
前記第一の基板1の半田付けランド6,6…に半
田付けするための半田付ランド7,7を形成す
る。
5図に示す。この混成集積回路装置では、第一と
第二の二つの基板1,2から構成されており、次
のような手順で組み立てられる。まず、第一の基
板1と第二の基板2とに、それぞれ回路を構成す
るが、この場合、予め、第一の基板1の側辺部
に、リードピン4,4…を取り付けるためのリー
ドランド5,5…を、その内側に第二の基板2を
半田付けするための半田付けランド6,6…を
各々形成する。また、第二の基板2の側辺部に、
前記第一の基板1の半田付けランド6,6…に半
田付けするための半田付ランド7,7を形成す
る。
そして、第二の回路基板2に電子部品3,3…
を実装した後、同基板2を第一の回路基板1の上
に搭載し、前記第二の回路基板2の半田付ランド
7,7…を、第一の回路基板1の半田付ランド
6,6…に半田付けする。これによつて、第一の
回路基板1の上に、第二の回路基板2が固着され
ると共に、互いに半田付けされた半田付ランド
6,6…と7,7…とを介して両回路基板1,2
に内蔵した回路が電気的に接続される。
を実装した後、同基板2を第一の回路基板1の上
に搭載し、前記第二の回路基板2の半田付ランド
7,7…を、第一の回路基板1の半田付ランド
6,6…に半田付けする。これによつて、第一の
回路基板1の上に、第二の回路基板2が固着され
ると共に、互いに半田付けされた半田付ランド
6,6…と7,7…とを介して両回路基板1,2
に内蔵した回路が電気的に接続される。
さらに、第一の回路基板1のリードランド5,
5…の部分に、リードピン4,4…の基端を嵌め
込み、これをリードランド5,5…に半田付けす
る。
5…の部分に、リードピン4,4…の基端を嵌め
込み、これをリードランド5,5…に半田付けす
る。
また、2枚の回路基板を重ね合わせる他の従来
例としては、例えば、特公昭55−14538号公報の
第9図に示すように、リードピンに二段の凹部を
設け、ここに2の回路基板の側辺部を各々挿入
し、同側辺部に形成されたリードランドにリード
ピンの凹部を各々半田付けするものも知られてい
る。
例としては、例えば、特公昭55−14538号公報の
第9図に示すように、リードピンに二段の凹部を
設け、ここに2の回路基板の側辺部を各々挿入
し、同側辺部に形成されたリードランドにリード
ピンの凹部を各々半田付けするものも知られてい
る。
[発明が解決しようとする問題点]
しかし、前記図5に示した前者の従来の混成集
積回路装置では、次のような問題点を有してい
た。
積回路装置では、次のような問題点を有してい
た。
第一に、主たる基板であるところの第一の基板
1の上には、リードピン4,4…を取り付けるた
めのリードランド5,5…の他、第一と第二の二
つの回路基板1,2を固着、接続するため、各々
に半田付ランド6,6…と7,7…を形成しなけ
ればならない。従つて、これら半田付ランド6,
6…,7,7…によつて、各回路基板1,2の利
用可能な面積、すなわち、配線パターンを形成し
たり、電子部品3,3…を搭載する面積が減殺さ
れる。換言すると、回路基板1,2の実装密度を
高めることができず、混成集積回路装置の小型化
の障害となる。
1の上には、リードピン4,4…を取り付けるた
めのリードランド5,5…の他、第一と第二の二
つの回路基板1,2を固着、接続するため、各々
に半田付ランド6,6…と7,7…を形成しなけ
ればならない。従つて、これら半田付ランド6,
6…,7,7…によつて、各回路基板1,2の利
用可能な面積、すなわち、配線パターンを形成し
たり、電子部品3,3…を搭載する面積が減殺さ
れる。換言すると、回路基板1,2の実装密度を
高めることができず、混成集積回路装置の小型化
の障害となる。
第二に、リードピン4,4…を有する第一の回
路基板1の上に搭載される第二の回路基板2は、
必ず第一の回路基板1より小さいものでなければ
ならず、電子部品3,3…の実装面積が制約され
る。
路基板1の上に搭載される第二の回路基板2は、
必ず第一の回路基板1より小さいものでなければ
ならず、電子部品3,3…の実装面積が制約され
る。
第三に、リードピン4,4…が、第一の回路基
板1の側辺部にのみ設けられることから、リード
ピン4,4…の配置パターンが、第一の回路基板
1の形状に制限され、自由な配置がしにくい。
板1の側辺部にのみ設けられることから、リード
ピン4,4…の配置パターンが、第一の回路基板
1の形状に制限され、自由な配置がしにくい。
また、後者の従来の混成集積回路装置では、次
のような問題点を有していた。
のような問題点を有していた。
第一に、リードピンに二段の凹部を設け、ここ
に2枚の回路基板の側辺部を各々挿入するため、
2枚の回路基板の側辺部を揃えなければならな
い。従つて、必然的に2枚の回路基板の大きさは
同じにしなければならない。このため、双方の回
路基板の形状、寸法が互いに制約を受け、自由な
基板の大きさが選択できない。
に2枚の回路基板の側辺部を各々挿入するため、
2枚の回路基板の側辺部を揃えなければならな
い。従つて、必然的に2枚の回路基板の大きさは
同じにしなければならない。このため、双方の回
路基板の形状、寸法が互いに制約を受け、自由な
基板の大きさが選択できない。
第二に、リードピンが、2枚の回路基板の何れ
も側辺部にのみ設けられることから、リードピン
の配置パターンが、双方の回路基板1の形状に制
限され、自由な配置がしにくい。
も側辺部にのみ設けられることから、リードピン
の配置パターンが、双方の回路基板1の形状に制
限され、自由な配置がしにくい。
そこで、この発明は、前記従来の混成集積回路
装置の問題点に鑑み、高い実装密度と、電子部品
の自在な配置、電子部品やリードピンの自在な配
置、或は回路基板の大きさの自由な選択が可能な
混成集積回路装置を提供することを目的とする。
装置の問題点に鑑み、高い実装密度と、電子部品
の自在な配置、電子部品やリードピンの自在な配
置、或は回路基板の大きさの自由な選択が可能な
混成集積回路装置を提供することを目的とする。
[問題点を解決するための手段]
即ち、前記目的を達成するための、本発明にお
いて採用した手段の要旨は、混成集積回路を構成
する第一と第二の回路基板11,12を有し、第
一の回路基板11に、同回路を外部の機器と接続
するリードピン14を導電固着し、前記第一の回
路基板11に第二の回路基板12を重ね合わせて
固定し、かつ電気的に接続した混成集積回路にお
いて、リードピン14の基端部に半田付面14a
を形成し、同リードピン14の半田付け面14a
より先端寄りの部分に凹部14bを形成し、この
凹部14bを第一の回路基板11の側辺部に差し
込んで、そこに形成されたリードランド15に導
電固着し、前記半田付面14aを、第二の回路基
板12の板面上に形成した半田付ランド17に導
電固着し、前記リードピン14を第一と第二の回
路基板11,12の共通端子としたことを特徴と
する混成集積回路装置である。
いて採用した手段の要旨は、混成集積回路を構成
する第一と第二の回路基板11,12を有し、第
一の回路基板11に、同回路を外部の機器と接続
するリードピン14を導電固着し、前記第一の回
路基板11に第二の回路基板12を重ね合わせて
固定し、かつ電気的に接続した混成集積回路にお
いて、リードピン14の基端部に半田付面14a
を形成し、同リードピン14の半田付け面14a
より先端寄りの部分に凹部14bを形成し、この
凹部14bを第一の回路基板11の側辺部に差し
込んで、そこに形成されたリードランド15に導
電固着し、前記半田付面14aを、第二の回路基
板12の板面上に形成した半田付ランド17に導
電固着し、前記リードピン14を第一と第二の回
路基板11,12の共通端子としたことを特徴と
する混成集積回路装置である。
[作用]
前記本発明による混成集積回路においては、第
一の回路基板11と第二の回路基板12とを、リ
ードピン14,14…を介して固着し、かつそれ
らの回路を接続することができる。この場合に、
第二の回路基板12には、その板面にリードピン
14,14…の半田付面14a,14a…を導電
固着する半田付ランド17,17を設ければ、別
にリードランドを設ける必要がない。また、第一
の回路基板11には、その側辺部にリードピン1
4,14…の凹部14b,14b…を導電固着す
るリードランド15,15…を設ければ、それ以
外にリードピン14,14…を取り付ける電極を
設ける必要がない。従つて、第二の回路基板12
が第一の回路基板11より小さい必要や、同じ平
面形状、寸法である必要はなく、第二の回路基板
12が第一の回路基板11より大きいものであつ
てもよい。
一の回路基板11と第二の回路基板12とを、リ
ードピン14,14…を介して固着し、かつそれ
らの回路を接続することができる。この場合に、
第二の回路基板12には、その板面にリードピン
14,14…の半田付面14a,14a…を導電
固着する半田付ランド17,17を設ければ、別
にリードランドを設ける必要がない。また、第一
の回路基板11には、その側辺部にリードピン1
4,14…の凹部14b,14b…を導電固着す
るリードランド15,15…を設ければ、それ以
外にリードピン14,14…を取り付ける電極を
設ける必要がない。従つて、第二の回路基板12
が第一の回路基板11より小さい必要や、同じ平
面形状、寸法である必要はなく、第二の回路基板
12が第一の回路基板11より大きいものであつ
てもよい。
さらに、、第二の回路基板12として、第一の
回路基板11より大きな基板を用いた場合は、第
一の回路基板11だけでなく、第二の回路基板1
2の周辺部にも電子部品を実装したり、リードピ
ン14,14…を設けることができ、リードピン
14,14…の自在な配置が可能である。
回路基板11より大きな基板を用いた場合は、第
一の回路基板11だけでなく、第二の回路基板1
2の周辺部にも電子部品を実装したり、リードピ
ン14,14…を設けることができ、リードピン
14,14…の自在な配置が可能である。
[実施例]
以下、本発明の実施例について、より具体的に
説明する。
説明する。
第1図、第2図で示すように、回路基板11,
12は、アルミナ等の絶縁性セラミツク粉末を樹
脂バインダで結合し、これを薄くシート状に展開
した、いわゆるグリーンシートを基材としてつく
られる。すなわち、このグリーンシートの表面
に、配線パターン18、リードランド15,15
…、或は半田付ランド17,17…となる導体ペ
ーストを印刷した後、これらグリーンシートを何
枚か積層、圧着し、焼成することによつてつくら
れる。
12は、アルミナ等の絶縁性セラミツク粉末を樹
脂バインダで結合し、これを薄くシート状に展開
した、いわゆるグリーンシートを基材としてつく
られる。すなわち、このグリーンシートの表面
に、配線パターン18、リードランド15,15
…、或は半田付ランド17,17…となる導体ペ
ーストを印刷した後、これらグリーンシートを何
枚か積層、圧着し、焼成することによつてつくら
れる。
こうしてつくられた第一の回路基板11には、
側辺部にリードランド15,15…が形成され、
板面に形成された配線パターン18の上に必要に
応じてICチツプや、コンデンサ、抵抗器等の電
子部品13,13…が搭載される。
側辺部にリードランド15,15…が形成され、
板面に形成された配線パターン18の上に必要に
応じてICチツプや、コンデンサ、抵抗器等の電
子部品13,13…が搭載される。
第1図と第2図で示した実施例の場合、第二の
回路基板12は、第一の回路基板11と同じ形状
を有しており、この側辺部に前記第一の回路基板
11のリードランド15,15…に対応して半田
付ランド17,17が形成されている。また、そ
の内部及び板面上に配線パターン18が形成され
ている。
回路基板12は、第一の回路基板11と同じ形状
を有しており、この側辺部に前記第一の回路基板
11のリードランド15,15…に対応して半田
付ランド17,17が形成されている。また、そ
の内部及び板面上に配線パターン18が形成され
ている。
これら第一の回路基板11と第二の回路基板1
2を固定し、それらの回路を電気的に接続するた
めのリードピン14,14…は、第3図にも示す
ように、基端部に第一の回路基板11のリードラ
ンド15,15…の部分が挟み込むための凹部1
4bを有し、その底面部(第3図においては最上
面)には、平坦な半田付面14aが形成され、こ
の基端部からリード部14cが真つ直ぐに伸びて
いる。
2を固定し、それらの回路を電気的に接続するた
めのリードピン14,14…は、第3図にも示す
ように、基端部に第一の回路基板11のリードラ
ンド15,15…の部分が挟み込むための凹部1
4bを有し、その底面部(第3図においては最上
面)には、平坦な半田付面14aが形成され、こ
の基端部からリード部14cが真つ直ぐに伸びて
いる。
第1図で示すように、このリードピン14,1
4…の凹部14bを、前記第一の回路基板11の
側辺部に差込み、これを同回路基板11の側辺部
に設けられたリードランド15,15…に半田付
けする。次いで、リードピン14,14…の半田
付面14aが、第二の回路基板12の半田付ラン
ド17,17…に当たるよう二つの回路基板1
1,12…を重ね合わせ、前記半田付面14aを
半田付ランド17,17…に半田付けする。これ
によつて、第一の回路基板11と第二の回路基板
12とが固定されると共に、それらの配線パター
ン18が互いに電気的に接続され、一つの混成集
積回路装置として一体化される。
4…の凹部14bを、前記第一の回路基板11の
側辺部に差込み、これを同回路基板11の側辺部
に設けられたリードランド15,15…に半田付
けする。次いで、リードピン14,14…の半田
付面14aが、第二の回路基板12の半田付ラン
ド17,17…に当たるよう二つの回路基板1
1,12…を重ね合わせ、前記半田付面14aを
半田付ランド17,17…に半田付けする。これ
によつて、第一の回路基板11と第二の回路基板
12とが固定されると共に、それらの配線パター
ン18が互いに電気的に接続され、一つの混成集
積回路装置として一体化される。
次ぎに、第4図で示した実施例は、第二の回路
基板12として、第一の回路基板11より面積の
広い基板を用いた例である。ここでは、前記リー
ドピン14,14…の半田付面14aを半田付け
するための半田付ランド17,17…を、第一の
回路基板11のリードランド15,15…の位置
に対応させて、第二の回路基板12の中央部寄り
に配置している。そして、第二の回路基板12の
周辺部部分に、電子部品13,13…を搭載して
いる。
基板12として、第一の回路基板11より面積の
広い基板を用いた例である。ここでは、前記リー
ドピン14,14…の半田付面14aを半田付け
するための半田付ランド17,17…を、第一の
回路基板11のリードランド15,15…の位置
に対応させて、第二の回路基板12の中央部寄り
に配置している。そして、第二の回路基板12の
周辺部部分に、電子部品13,13…を搭載して
いる。
なお、この場合に、第二の回路基板12の側辺
にもリードランド15,15…を設け、ここから
リードピン14,14…を突設することもでき
る。
にもリードランド15,15…を設け、ここから
リードピン14,14…を突設することもでき
る。
[発明の効果]
以上説明した通り、本発明によれば、リードピ
ン14,14…の基端の半田付面14aとそれよ
り先端側の凹部14bとを利用して、第一の回路
基板11と第二の回路基板12とを各々導電固着
するため、半田付ランド17,17…を第二の回
路基板12側にのみ設け、リードランド15,1
5…を第一の回路基板11に設ければよく、基板
表面の有効利用か図れる。また、第二の回路基板
12と第一の回路基板11とが同じ大きさである
必要はなく、第二の回路基板12として第一の回
路基板11より大きい基板を用いることができる
と共に、この場合は第二の回路基板12の第一の
回路基板11と重なり合わない部分にも電子部品
13を搭載したり、第二の回路基板12からもリ
ードピン14,14…を引き出せる等、部品実装
及びリードピン配置の多様化が図れる効果があ
る。
ン14,14…の基端の半田付面14aとそれよ
り先端側の凹部14bとを利用して、第一の回路
基板11と第二の回路基板12とを各々導電固着
するため、半田付ランド17,17…を第二の回
路基板12側にのみ設け、リードランド15,1
5…を第一の回路基板11に設ければよく、基板
表面の有効利用か図れる。また、第二の回路基板
12と第一の回路基板11とが同じ大きさである
必要はなく、第二の回路基板12として第一の回
路基板11より大きい基板を用いることができる
と共に、この場合は第二の回路基板12の第一の
回路基板11と重なり合わない部分にも電子部品
13を搭載したり、第二の回路基板12からもリ
ードピン14,14…を引き出せる等、部品実装
及びリードピン配置の多様化が図れる効果があ
る。
第1図は、本発明の実施例を示す第一の回路基
板と第二の回路基板とを固着する前の底面側から
見た斜視図、第2図は、前記第一の回路基板と第
二の回路基板とを固着した状態の底面側から見た
斜視図、第3図は、本発明で用いるリードピンの
一例を示す斜視図、第4図は、本発明の他の実施
例を示す底面側から見た斜視図、第5図は、従来
例を示す斜視図である。 11……第一の回路基板、12……第二の回路
基板、13……電子部品、14……リードピン、
15……リードランド、17……半田付ランド、
18……配線パターン。
板と第二の回路基板とを固着する前の底面側から
見た斜視図、第2図は、前記第一の回路基板と第
二の回路基板とを固着した状態の底面側から見た
斜視図、第3図は、本発明で用いるリードピンの
一例を示す斜視図、第4図は、本発明の他の実施
例を示す底面側から見た斜視図、第5図は、従来
例を示す斜視図である。 11……第一の回路基板、12……第二の回路
基板、13……電子部品、14……リードピン、
15……リードランド、17……半田付ランド、
18……配線パターン。
Claims (1)
- 1 混成集積回路を構成する第一と第二の回路基
板11,12を有し、第一の回路基板11に、同
回路を外部の機器と接続するリードピン14を導
電固着し、前記第一の回路基板11に第二の回路
基板12を重ね合わせて固定し、かつ電気的に接
続した混成集積回路において、リードピン14の
基端部に半田付面14aを形成し、同リードピン
14の半田付け面14aより先端寄りの部分に凹
部14bを形成し、この凹部14bを第一の回路
基板11の側辺部に差し込んで、そこに形成され
たリードランド15に導電固着し、前記半田付面
14aを、第二の回路基板12の板面上に形成し
た半田付ランド17に導電固着し、前記リードピ
ン14を第一と第二の回路基板11,12の共通
端子としたことを特徴とする混成集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63041771A JPH01217869A (ja) | 1988-02-24 | 1988-02-24 | 混成集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63041771A JPH01217869A (ja) | 1988-02-24 | 1988-02-24 | 混成集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01217869A JPH01217869A (ja) | 1989-08-31 |
JPH0578913B2 true JPH0578913B2 (ja) | 1993-10-29 |
Family
ID=12617651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63041771A Granted JPH01217869A (ja) | 1988-02-24 | 1988-02-24 | 混成集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01217869A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0682907B2 (ja) * | 1988-12-28 | 1994-10-19 | 太陽誘電株式会社 | 二重構造混成集積回路装置の製造方法 |
-
1988
- 1988-02-24 JP JP63041771A patent/JPH01217869A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH01217869A (ja) | 1989-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4845452A (en) | Composite bead element | |
US7660132B2 (en) | Covered multilayer module | |
JPH02198192A (ja) | 表面装着型デカップリングコンデンサ | |
JPH05218653A (ja) | セラミック多層回路基板 | |
JP2005005298A (ja) | 積層型チップインダクタとその製造方法 | |
JPH03156905A (ja) | 積層形コンデンサを用いた電子部品 | |
US6381120B2 (en) | Mounting arrangement for multilayer electronic part | |
JPH0578913B2 (ja) | ||
JPH113836A (ja) | 積層電子部品 | |
JPH0239587A (ja) | 高密度実装プリント板 | |
JPH0439668Y2 (ja) | ||
JPH0478190A (ja) | 機能回路モジュール | |
JPH10335822A (ja) | 積層セラミック回路基板 | |
JPH0722730A (ja) | 複合電子部品 | |
JPH05166672A (ja) | 複合部品 | |
JPS6298791A (ja) | 可撓性プリントシ−ト | |
JPH0631735Y2 (ja) | 混成集積回路装置 | |
JP2003309354A (ja) | プリント配線基板の接続方法及びプリント配線基板 | |
JP2636332B2 (ja) | プリント基板 | |
JP2000164461A (ja) | チップ部品 | |
JP3129273B2 (ja) | インダクタアレイ | |
JPH084696Y2 (ja) | 混成集積回路 | |
JPH03250788A (ja) | 混成機能実装回路装置 | |
JPS6258160B2 (ja) | ||
JPH11135951A (ja) | 多層配線基板 |