JPH02177495A - 二重構造混成集積回路装置の製造方法 - Google Patents
二重構造混成集積回路装置の製造方法Info
- Publication number
- JPH02177495A JPH02177495A JP63329272A JP32927288A JPH02177495A JP H02177495 A JPH02177495 A JP H02177495A JP 63329272 A JP63329272 A JP 63329272A JP 32927288 A JP32927288 A JP 32927288A JP H02177495 A JPH02177495 A JP H02177495A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- board
- circuit
- solder
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000005476 soldering Methods 0.000 claims abstract description 20
- 230000009977 dual effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 230000010354 integration Effects 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 26
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Combinations Of Printed Boards (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子部品を搭載した二枚の回路基板を接続し
て電子回路を混成する二重構造混成集積回路装置及びそ
の製造方法に関し、回路基板の実装面積を拡大したもの
に関する。
て電子回路を混成する二重構造混成集積回路装置及びそ
の製造方法に関し、回路基板の実装面積を拡大したもの
に関する。
電子Ｖ＆器の小型化、高性能化に伴い、混成集積回路装
置の小型化や多機能化が要求されている。
置の小型化や多機能化が要求されている。
この混成集積回路装置には、回路基板を多層に積層し表
面に必要な電子部品を実装する多層混成集積回路装置も
あるが、２枚の回路基板それぞれに電子部品を搭載し、
互いに背中合わせに接続固定して電子回路を構成する二
重構造混成集積回路装置もそれぞれの回路基板の組合わ
せを適宜選択して簡単に作られることから広く使用され
ている。
面に必要な電子部品を実装する多層混成集積回路装置も
あるが、２枚の回路基板それぞれに電子部品を搭載し、
互いに背中合わせに接続固定して電子回路を構成する二
重構造混成集積回路装置もそれぞれの回路基板の組合わ
せを適宜選択して簡単に作られることから広く使用され
ている。
このような二重構造混成集積回路装置は、例えば第３図
に示すように、ｔｌｌ 回路基板１を用怠し、（２）
この前面の半田つけランド２に搭載しようとする電
子部品のリード端子の配置に対応させて半田ペーストを
印刷して半田印刷部３を形成し、（３） ついで電子
部品４をそのリード端子をこの半田印刷部に位置を合わ
せてマウントし、（４）加熱して半田を熔融することに
より、いわゆるリフロー半田付けを行い、（５）さらに
回路基板１の背面の半田付はランド２“に、接続しよう
とする他の回路基板用の半田ペーストを印刷して接続固
定用半田印刷部５を形成する。
に示すように、ｔｌｌ 回路基板１を用怠し、（２）
この前面の半田つけランド２に搭載しようとする電
子部品のリード端子の配置に対応させて半田ペーストを
印刷して半田印刷部３を形成し、（３） ついで電子
部品４をそのリード端子をこの半田印刷部に位置を合わ
せてマウントし、（４）加熱して半田を熔融することに
より、いわゆるリフロー半田付けを行い、（５）さらに
回路基板１の背面の半田付はランド２“に、接続しよう
とする他の回路基板用の半田ペーストを印刷して接続固
定用半田印刷部５を形成する。
一方、（ｌ）゛上記接続固定用半田印刷部５に半田付け
できる電極を有する回路基板６を用意し、＋２）″この
前面に半田ペーストを印刷して半田印刷部６ａを形成し
、（３）゛ ついで電子部品７をその電極を半田印刷部
６ａに位置合わせしてマウントし、（４）゛上記と同様
にリフロー半田付けを行う。
できる電極を有する回路基板６を用意し、＋２）″この
前面に半田ペーストを印刷して半田印刷部６ａを形成し
、（３）゛ ついで電子部品７をその電極を半田印刷部
６ａに位置合わせしてマウントし、（４）゛上記と同様
にリフロー半田付けを行う。
次に、（６）上記回路基板１の接続固定用半田印刷部５
に上記回路基板６の縁部に形成した電極６ｂをその背面
を対向させてマウントし、（７） 上記と同様にリフ
ロー半田付けを行う。ついで、（８） リード端子８
のコ字状嵌合部を回路基板１の縁部に形成した電極に挿
入し、（９） デイツプ半田等により半田付けをし、
二重構造の混成集積回路装置を完成させる。
に上記回路基板６の縁部に形成した電極６ｂをその背面
を対向させてマウントし、（７） 上記と同様にリフ
ロー半田付けを行う。ついで、（８） リード端子８
のコ字状嵌合部を回路基板１の縁部に形成した電極に挿
入し、（９） デイツプ半田等により半田付けをし、
二重構造の混成集積回路装置を完成させる。
上記のような従来の二重構造の混成集積回路装置である
と、回路基板ｌのリード端子接続部分より回路基板６の
接続部分が内側になり、回路基板６は回路基板１より小
さくしなければならないため、その電子部品実装面積が
小さくなるという問題点がある。
と、回路基板ｌのリード端子接続部分より回路基板６の
接続部分が内側になり、回路基板６は回路基板１より小
さくしなければならないため、その電子部品実装面積が
小さくなるという問題点がある。
本発明は、上記課題を解決するために、それぞれに電子
部品を搭載した２枚の回路基板であって一方の回路基板
はその縁部にリード端子を接続し、他方の回路基板は上
記一方の回路基板と同じか又は大きくかつ上記一方の回
路基板のリード端子接続部に対応する部分に半田付は用
の接続部を設け、れらの対応する接続部を半田付は接続
して電子回路を構成したことを特徴とする二重構造混成
集積回路装置を提供するものである。また、それぞれに
電子部品を搭載した２枚の回路基板を接続して電子回路
を構成する二重構造混成集積回路装置の製造方法におい
て、電子部品を搭載した一方の回路基板の縁部にリード
端子を取付ける工程と、電子部品を搭載し上記一方の回
路基板と同じか又は大きい他方の回路基板に上記リード
端子の接続部に対応させて半田付は用の接続部を形成す
る工程と、上記両方の対応する接続部を半田付けする工
程を有することを特徴とする二重構造混成集積回路装置
の製造方法を提供するものである。
部品を搭載した２枚の回路基板であって一方の回路基板
はその縁部にリード端子を接続し、他方の回路基板は上
記一方の回路基板と同じか又は大きくかつ上記一方の回
路基板のリード端子接続部に対応する部分に半田付は用
の接続部を設け、れらの対応する接続部を半田付は接続
して電子回路を構成したことを特徴とする二重構造混成
集積回路装置を提供するものである。また、それぞれに
電子部品を搭載した２枚の回路基板を接続して電子回路
を構成する二重構造混成集積回路装置の製造方法におい
て、電子部品を搭載した一方の回路基板の縁部にリード
端子を取付ける工程と、電子部品を搭載し上記一方の回
路基板と同じか又は大きい他方の回路基板に上記リード
端子の接続部に対応させて半田付は用の接続部を形成す
る工程と、上記両方の対応する接続部を半田付けする工
程を有することを特徴とする二重構造混成集積回路装置
の製造方法を提供するものである。
（作用）
リード端子を接続した回路基板のこの接続部に他方の回
路基板の接続部を半田付けするようにしたので、他方の
回路基板の大きさを一方の回路基板と同じが又は大きく
できる。
路基板の接続部を半田付けするようにしたので、他方の
回路基板の大きさを一方の回路基板と同じが又は大きく
できる。
Ｃ実施例〕
次に本発明の実施例を第３図を参考にして第１図及び第
２図に基づいて説明する。
２図に基づいて説明する。
第１図中、＋１）〜（４）は第３図の（１）〜（４）と
同様に、＋１１ 回路基板１１を用意し、（２）
半田ペーストをその前面の半田付はランド１２の搭載し
ようとする電子部品のリードに対応させた部分に印刷し
て半田印刷部１３を形成し、（３） ついで電子部品
１４をそのリード端子を半田印刷部１３に位置合わせし
てマウントし、（４） 上記した如くリフロー半田付
けを行う、この後、（５） リード端子１′５の一端
のコ字状嵌合部１５ａを上記回路基板１１の縁部に形成
した電極１２ａに嵌合し、（６）デイツプ半田により半
田付けする。
同様に、＋１１ 回路基板１１を用意し、（２）
半田ペーストをその前面の半田付はランド１２の搭載し
ようとする電子部品のリードに対応させた部分に印刷し
て半田印刷部１３を形成し、（３） ついで電子部品
１４をそのリード端子を半田印刷部１３に位置合わせし
てマウントし、（４） 上記した如くリフロー半田付
けを行う、この後、（５） リード端子１′５の一端
のコ字状嵌合部１５ａを上記回路基板１１の縁部に形成
した電極１２ａに嵌合し、（６）デイツプ半田により半
田付けする。
一方、（１）゛上記回路基板１１と同じ大きさの回路基
板１６を用意し、（２）゛搭載しようとする電子部品の
電極に対応させて半田ペーストを印刷して半田印刷部１
６ａ 、１６ｂ 、 １６ｃを形成し、（３）” 電子
部品１７ａ 、１７ｂ 、 １７ｃのそれぞれの電極を
これらの半田印刷部に対応させてマウントし、（４）゛
上記と同様にリフロー半田付けを行い、Ｃ５）°回路基
板１６の背面の縁部の上記リード端子の嵌合部１５ａに
対応する部分の電極に半田ペーストを印刷して接続用半
田印刷部１８を形成する。
板１６を用意し、（２）゛搭載しようとする電子部品の
電極に対応させて半田ペーストを印刷して半田印刷部１
６ａ 、１６ｂ 、 １６ｃを形成し、（３）” 電子
部品１７ａ 、１７ｂ 、 １７ｃのそれぞれの電極を
これらの半田印刷部に対応させてマウントし、（４）゛
上記と同様にリフロー半田付けを行い、Ｃ５）°回路基
板１６の背面の縁部の上記リード端子の嵌合部１５ａに
対応する部分の電極に半田ペーストを印刷して接続用半
田印刷部１８を形成する。
この後、（７）回路基板１１に接続固定したリード端子
の嵌合部１５ａ と回路基板１６の接続用半田印刷部１
８を重ねてマウントし、（８）上記と同様にリフロー半
田付けを行う。
の嵌合部１５ａ と回路基板１６の接続用半田印刷部１
８を重ねてマウントし、（８）上記と同様にリフロー半
田付けを行う。
このようにして電子部品を搭載した回路基板１１．１６
からなる二重構造混成集積回路装置が出来上がるが、リ
ード端子を接続した回路基板１１と回路基板１６を同じ
大きさにできるので、回路基板１６における電子部品実
装面積が大きくでき、電子部品を第３図の場合に１個で
あったのに比べ、３個搭載できる。
からなる二重構造混成集積回路装置が出来上がるが、リ
ード端子を接続した回路基板１１と回路基板１６を同じ
大きさにできるので、回路基板１６における電子部品実
装面積が大きくでき、電子部品を第３図の場合に１個で
あったのに比べ、３個搭載できる。
上記は（６）においてリード端子１５の嵌合部１５ａを
半田付けしたが、第２図のように、（１）〜（４）、（
１）。
半田付けしたが、第２図のように、（１）〜（４）、（
１）。
〜（５）゛ を第１図と同様に処理し、＋５）でリード
端子１５の嵌合部１５ａを回路基板１１の電１１２ａに
嵌合したまま、（６） 第１図（７）と同様の操作で
マウントを行い、（７） リフロー半田付けを行って
接続用半田印刷部１８により回路基板１６の電極を嵌合
部１５’ａに接続固定するとともに、嵌合部１５ａを電
極１２ａに接続固定しても良い。
端子１５の嵌合部１５ａを回路基板１１の電１１２ａに
嵌合したまま、（６） 第１図（７）と同様の操作で
マウントを行い、（７） リフロー半田付けを行って
接続用半田印刷部１８により回路基板１６の電極を嵌合
部１５’ａに接続固定するとともに、嵌合部１５ａを電
極１２ａに接続固定しても良い。
上記は回路基板１６は回路基ｉｌｌと同し大きさであっ
たが、回路基板１６を大きくすることもできる。
たが、回路基板１６を大きくすることもできる。
また、上記は回路基板１６の電極に半田印刷部を形成し
たが、回路基板本体に形成しても良い。
たが、回路基板本体に形成しても良い。
本発明によれば、リード端子を接続した回路基板のその
接続部に他の回路基板の接続部を半田付は接続したので
、後者の回路基板の大きさを前者の回路基板と同じか、
それより大きくでき、後者の回路基板に対する電子部品
の実装面積を多くした二重構造混成集積回路装置を提供
することができる。これにより二重構造の混成集積回路
の小型化かつ高性能化の要請に応えることができる。
接続部に他の回路基板の接続部を半田付は接続したので
、後者の回路基板の大きさを前者の回路基板と同じか、
それより大きくでき、後者の回路基板に対する電子部品
の実装面積を多くした二重構造混成集積回路装置を提供
することができる。これにより二重構造の混成集積回路
の小型化かつ高性能化の要請に応えることができる。
第１図は本発明の一実施例の二重構造混成集積回路装置
の製造工程を示す断面説明図、第２図は他の実施例の二
重構造混成集積回路装置の製造工程を示す断面説明図、
第３図は従来の二重構造混成集積回路装置の製造工程を
示す断面説明図である。 図中、１１．１６は回路基板、Ｉ５はリート端子、１５
ａは嵌合部、１８は接続用半田印刷部である。 昭和６３年１２月２８日
の製造工程を示す断面説明図、第２図は他の実施例の二
重構造混成集積回路装置の製造工程を示す断面説明図、
第３図は従来の二重構造混成集積回路装置の製造工程を
示す断面説明図である。 図中、１１．１６は回路基板、Ｉ５はリート端子、１５
ａは嵌合部、１８は接続用半田印刷部である。 昭和６３年１２月２８日
Claims (2)
- （１）それぞれに電子部品を搭載した２枚の回路基板で
あって一方の回路基板はその縁部にリード端子を接続し
、他方の回路基板は上記一方の回路基板と同じか又は大
きくかつ上記一方の回路基板のリード端子接続部に対応
する部分に半田付け用の接続部を設け、これらの対応す
る接続部を半田付け接続して電子回路を構成したことを
特徴とする二重構造混成集積回路装置。 - （２）それぞれに電子部品を搭載した２枚の回路基板を
接続して電子回路を構成する二重構造混成集積回路装置
の製造方法において、電子部品を搭載した一方の回路基
板の縁部にリード端子を取付ける工程と、電子部品を搭
載し上記一方の回路基板と同じか又は大きい他方の回路
基板に上記リード端子の接続部に対応させて半田付け用
の接続部を形成する工程と、上記両方の対応する接続部
を半田付けする工程を有することを特徴とする二重構造
混成集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63329272A JPH0682907B2 (ja) | 1988-12-28 | 1988-12-28 | 二重構造混成集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63329272A JPH0682907B2 (ja) | 1988-12-28 | 1988-12-28 | 二重構造混成集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02177495A true JPH02177495A (ja) | 1990-07-10 |
| JPH0682907B2 JPH0682907B2 (ja) | 1994-10-19 |
Family
ID=18219593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63329272A Expired - Lifetime JPH0682907B2 (ja) | 1988-12-28 | 1988-12-28 | 二重構造混成集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682907B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6144868U (ja) * | 1984-08-28 | 1986-03-25 | 松下電器産業株式会社 | モジユ−ル基板 |
| JPS6175558A (ja) * | 1984-09-21 | 1986-04-17 | Nec Corp | 混成集積回路装置 |
| JPH01217869A (ja) * | 1988-02-24 | 1989-08-31 | Taiyo Yuden Co Ltd | 混成集積回路装置 |
-
1988
- 1988-12-28 JP JP63329272A patent/JPH0682907B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6144868U (ja) * | 1984-08-28 | 1986-03-25 | 松下電器産業株式会社 | モジユ−ル基板 |
| JPS6175558A (ja) * | 1984-09-21 | 1986-04-17 | Nec Corp | 混成集積回路装置 |
| JPH01217869A (ja) * | 1988-02-24 | 1989-08-31 | Taiyo Yuden Co Ltd | 混成集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0682907B2 (ja) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495546A (en) | Hybrid integrated circuit component and printed circuit board mounting said component | |
| JPH02177495A (ja) | 二重構造混成集積回路装置の製造方法 | |
| JP3767704B2 (ja) | チップ型電子部品 | |
| JP2949541B2 (ja) | 表面実装部品 | |
| JPH04101491A (ja) | チップ部品の実装方法 | |
| JPS598370Y2 (ja) | 電気回路ユニツト | |
| JPH01278004A (ja) | コイルの実装構造 | |
| JPH0742162U (ja) | ハイブリッドｉｃの構造 | |
| JPH03252192A (ja) | 混成集積回路部品及び組立方法 | |
| JPS6058600B2 (ja) | 印刷配線基板への電子部品の取付法 | |
| JPH02178992A (ja) | 厚膜回路基板の製造方法 | |
| JPH06349561A (ja) | リード端子の配線基板への半田付け方法 | |
| JPH0774448A (ja) | プリント配線板 | |
| JPS60175488A (ja) | プリント基板への部品取付方法 | |
| JPH09219335A (ja) | チップ状電子部品およびその実装構造 | |
| JPS59180470U (ja) | プリント基板の接続構造 | |
| JPS6123391A (ja) | チツプ状回路部品の取付装置 | |
| JPH04152708A (ja) | 印刷配線板 | |
| JPS61156758A (ja) | 高圧整流装置 | |
| JPH0745977Y2 (ja) | 基板接続構造 | |
| JPH02309601A (ja) | チップ部品の構造及びチップ部品の取付方法 | |
| JP2006222155A (ja) | フレキシブル基板およびその接続方法 | |
| JPH0710969U (ja) | プリント基板 | |
| JPS58119622A (ja) | 固体積層電子回路部品用クリツプ | |
| JPH0335586A (ja) | 混成集積回路部品の構造 |