JP4190279B2 - キャリアベースの電子モジュール - Google Patents
キャリアベースの電子モジュール Download PDFInfo
- Publication number
- JP4190279B2 JP4190279B2 JP2002537091A JP2002537091A JP4190279B2 JP 4190279 B2 JP4190279 B2 JP 4190279B2 JP 2002537091 A JP2002537091 A JP 2002537091A JP 2002537091 A JP2002537091 A JP 2002537091A JP 4190279 B2 JP4190279 B2 JP 4190279B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- carrier
- array
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09072—Hole or recess under component or special relationship between hole and component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
(発明の分野)
この発明は、マルチチップ電子モジュールの製造に関し、より詳細には、多重集積回路パッケージをプリント回路基板に実装するための方法および装置に関する。この発明は、さらに、集積回路パッケージの三次元の配列を有する高密度のメモリモジュールに関する。
【0002】
(発明の背景)
半導体メモリに対する需要は、高度な弾力性である。このようなメモリがコンピュータシステムの全コストに比べて比較的安価である場合に、ほとんど飽きない需要が結果として生じ、コンピュータ製造者は、平均的なプログラムの使用に要求される量を大きく越えるメインメモリを各システムにインストールする傾向がある。他方で、それが高価である場合、製造者は、通常、平均的なプログラムの要求をほんのわずかに満たす量を各システムにインストールする。このため、コンピュータの販売価格は、低レベルに維持され得るが、エンドユーザは、コンピュータのメインメモリをアップグレードしなければならないことをすぐに見出し得る。
【0003】
大容量のランダムアクセスコンピュータメモリに対する絶えず増加する需要、および増加するコンパクトなコンピュータの成長する需要は、ビット毎のコストを低減するために半導体製造者の役割についての動機と結びついて、ほぼ3年毎に回路密度を4倍にするだけではなく、回路チップのパッケージングおよび実装の効率的な技術が増加することにつながる。1980年代の後期になるまで、半導体メモリチップは、通常、デュアルラインピンパッケージ(DIPP)としてパッケージングされていた。これらのDIPPパッケージのピンは、一般に、メイン回路基板(例えば、マザーボード)内のスルーホールに直接半田付けされるか、または、そのDIPPパッケージのピンは、順に、メイン回路基板内のスルーホール内に半田付けされたソケットに挿入されていた。表面実装技術の出現により、従来のプリント回路基板上のメッキされたスルーホールは、導電性の実装パッドに取って代わられている。Small Outline J−lead(SOJ)パッケージは、Thin Small Outline Packages(TSOPs)につながっている。隣接表面の実装ピンの中央間のピッチまたは空間は、従来のスルーホールコンポーネントに対する従来の0.10インチ空間より顕著に小さいため、表面実装チップは、対応する従来のチップよりかなり小さくなる傾向があり、このため、プリント回路基板上の空間を占める空間がより小さくなる。さらに、スルーホールは、もはや必要がないので、表面実装技術は、それ自体で、プリント回路基板の両面上のコンポーネントの実装の役に立つ。表面実装パッケージを両面で利用するメモリモジュールが標準になっている。初期のシングルラインメモリモジュール(SIMM)および現在用いられているデュアルラインメモリモジュール(DIMM)がマザーボード上のソケットに挿入される。
【0004】
パッケージング密度は、複数の集積回路(IC)チップ(メモリチップ等)が三次元配列にスタックされるモジュールを組み立てることによって、ある程度劇的に増加され得る。一般的な規則として、チップの三次元スタックは、複雑で非標準のパッケージング方法を要求する。
【0005】
ICチップの垂直スタックの一例が、Floyd Eideへの米国特許第4,956,694号(名称、INTEGRATED CIRCUIT CHIP STACKING)によって提供される。複数の集積回路がチップキャリア内にパッケージされ、プリント回路基板上で、他方の頂部上に一方をスタックされる。チップ選択端子を除き、チップ上の全ての他の同様の端子が平行に接続される。
【0006】
チップスタックの別の例が、Foxらへの米国特許第5,128,831号(名称、HIGH−DENSITY ELECTRONIC PACKAGE COMPRISING STACKED SUB−MODULES WHICH ARE ELECTRICALLY INTERCONNECTED BY SOLDER−FIELD VIAS)において与えられる。パッケージは、個々にテスト可能なサブモジュールから組み立てられ、そのサブモジュールのそれぞれは、そこに結合された単一のチップを有する。サブモジュールは、フレーム状のスペーサと交互に配置される。サブモジュールおよびスペーサの双方は、位置合わせ可能なバイアス(vias)を有し、このバイアスは、相互接続を種々のサブモジュール間に提供する。
【0007】
Floyd Eideにさらに発布され、IC CHIP PACKAGE HAVING CHIP ATTACHED TO AND WIRE BONDED WITHIN AN OVERLYING SUBSTRATEと名称が付けられた米国特許第5,313,096号は別の例である。このようなパッケージは、導電性のトレース(trace)をその上部表面(この上部表面は、その周辺上の導電性パッドに終端する)上に有する下部基板層の下部表面に結合された上部活性表面を有するチップを含む。活性表面およびトレース上の端子間の接続は、下部基板層内の開口を通じたワイヤ結合によってなされる。上部基板層(この上部基板層は下部基板層に結合される)は、下部基板層の開口に一致する開口を有し、ワイヤ結合が発生し得るスペースを提供する。ワイヤ結合が発生された後、開口は、エポキシで充填されて、個々にテスト可能なサブモジュールを形成する。複数のサブモジュールがそれらの縁部に取付けられた金属小片にスタックされ、相互接続され得る。
【0008】
スタックされたチップのモジュールの最後の例が、A.U.Levyらへの、MODULAR PANEL STACKING PROCESSと名称付けられた米国特許第5,869,353号に記載されている。開口、開口の底部のチップ実装パッドのアレイ、およびインターフェースをとる導電パッドを有する複数のパネルが組み立てられる。チップ実装パッドおよびインターフェースをとる導電パッドの双方は、半田付けペーストでコーティングされる。プラスチックでカプセル化された表面実装ICチップが、ペーストでカバーされた実装パッド上に配置され、複数のパネルが層状の配列にスタックされ、スタックは、チップリード線を、隣接のパネルの実装パッドおよびインターフェースパッドに一緒に半田付けするために加熱される。個々のチップパッケージスタックは、次いで、切断(cutting and cleaving)操作によってパネルスタックから分離される。
【0009】
前述の例によって見られ得るように、増加されたチップ密度が、複雑化されたパッケージングおよびスタック配列の使用を通して達成される。これは、メモリビット毎のより高いコストに必然的に反映されなければならない。
【0010】
(発明の要旨)
本発明は、増加されたチップ密度を有する向上されたマルチチップモジュールを提供する。向上されたモジュールの全実施形態は、複数のICパッケージユニットが実装された電気的に相互接続されたパッドのアレイを有する回路基板を含む。各ICパッケージユニットは、複数のICパッケージを含む。この複数のICパッケージは、パッケージキャリアの対向側の両方上に実装される。パッケージユニットは、回路基板の一方または両方上に実装され得る。
【0011】
本発明の第一の実施形態は、一対の主要平面を有する層状のパッケージキャリアを採用する。各平面は、電気的な接触パッドを組み入れる。少なくとも一つのICパッケージは、ICパッケージユニットを形成するために、パッケージの接続エレメントを平面上の接触パッドと相互接続することによって、各主要平面上に表面実装される。各ユニットは、それ自体の凹部内で回路基板に実装され、一方のICパッケージが上面を上向きにし、他方が上面を下向きにする。上面が下向きになったICパッケージは、回路基板内に埋め込まれたヒートシンク層と接触し得る。パッケージキャリアの両側上の対応する接触パッドがキャリア本体と相互接続される場合、接触は、回路基板および相互接続パッドに最も接近するICパッケージの接続エレメント(すなわちリード線)間でなされ得る。この相互接続技術を用いると、チップキャリアは、剛性または半剛性の層状基板であるか、または、薄いフィルムキャリアのいずれかであり得る。第一の実施形態の別の変更に対して、層状の基板パッケージキャリアが、回路基板上の相互接続パッドとかみ合う相互接続リード線のそれ自体のセットを組み入れるために変更され得る。より大きい柔軟性がこの技術によって提供されるので、リード線位置の再ルーティングは、キャリア本体内で起こり得る。さらに、一方のICパッケージ上の接続エレメントがパッケージ対(例えば、チップ選択リード線)の他方のパッケージ上の対応する接続エレメントに関して独立して接続されなければならない場合、追加のキャリアリード線が、独立の接続を達成するために提供され得る。
【0012】
本発明の第二の実施形態は、少なくとも一つの凹部をICパッケージの背中合わせの表面実装のために各反対側表面上に有するキャリア基板を利用する。キャリアの対向側上に実装されたICパッケージは、キャリア基板内に埋め込まれたヒートシンク層の対向側と接触し得る。それぞれの結果として得られるICパッケージユニットは、回路基板に表面実装される。両パッケージのリード線がキャリア上に相互接続される場合、回路基板への接続は、一つのみのパッケージのリード線を直接回路基板に接続することによってなされ得る。しかしながら、第一の実施形態と同様に、パッケージキャリアは、実装されたICパッケージの種々のリード線に接続されたそれ自体のリード線に備え付けられ得る。このような場合、パッケージキャリアリード線は、回路基板上の相互接続パッドに直接接続される。
【0013】
本発明の第三および第四の実施形態は、第一および第二の実施形態の両方の機能を組み入れるキャリアを有する第三の実施形態のICパッケージユニットを利用する。パッケージの一方は、上面が上向きにキャリアの平面上に実装され、他方のパッケージは、上面が下向きにキャリア上の凹部内に実装される。モジュールの二つの異なる実施形態の結果は、キャリアが二種類の回路基板上に実装され得るためである。キャリアの平面上に実装されたICパッケージ、または、凹部内に実装されたICパッケージのいずれかが、回路基板に隣接して実装され得る。前者の場合、パッケージユニットの隣接するパッケージは、回路基板上の凹部内に適合する。後者の場合、パッケージユニットの隣接するパッケージは、回路基板の平面上に実装する。他の実施形態におけるように、キャリアは、回路基板上の相互接続パッドとインターフェースをとる相互接続リード線のそれ自体のセットに備え付けられ得る。同様に、一方のパッケージのリード線が他方のパッケージのリード線にキャリア上で相互接続される場合、回路基板への接続は、隣接のパッケージのリード線を用いてなされ得る。
【0014】
第五の実施形態のモジュールは、第四の実施形態のICパッケージユニットを利用する。第四の実施形態のキャリアと第三の実施形態のキャリアとの間の主要な相違は、前者へのキャリアリード線の追加であり、リード線は、第四の実施形態のパッケージユニットを回路基板に接続するために用いられる。
【0015】
第六の実施形態のモジュールは、柔軟な薄いフィルム基板を有する第五の実施形態のICパッケージユニットを利用する。大抵の他の点では、このICパッケージユニットは、第一の実施形態のICパッケージユニットに類似する。
【0016】
第七の実施形態のモジュールは、ボールグリッドアレイ型のICパッケージを有する第六の実施形態のICパッケージユニットを利用する。接続エレメント(パッドおよび接続されたボール)は、キャリアの表面に対して表を下向きにして適応されるため、この特定のパッケージユニットは、プリント回路基板への接続を形成するためにキャリアリード線を利用する。
【0017】
七つの実施形態の任意に対して、キャリア上の電気的トレース(trace)と回路基板路上の電気的トレース間の電気的な接続は、いくつかの共通に用いられる相互接続技術(例えば、半田付けリフロー、半田つけドットブリッジ、またはボールグリッドジョイント)の一つを用いて達成され得る。キャリア自体がリード線に備え付けられる場合、「J」またはガルウィング型(gull−wing type)のリード線が用いられ得る。後者のタイプがより好適である。
【0018】
本発明は、メモリモジュール上のメモリ密度を増加させるために利用され得る。他のタイプのICパッケージに対して、それは、プリント回路基板上の利用可能な実質的な面積をより効率的に利用するために採用され得る。
【0019】
(発明の詳細な説明)
本発明は、現在用いられている従来のモジュールを超えた、増加されたチップ密度を有する向上されたマルチチップモジュールを提供する。向上されたモジュールのすべての実施形態は、複数のICパッケージユニットが実装された、電気的に相互接続されたパッドのアレイを有する回路基板を含む。各ICパッケージユニットは、複数のICパッケージを有するパッケージキャリアを含む。この複数のICパッケージは、パッケージキャリアの対向側上に実装される。パッケージユニットは、回路基板の一方側または双方側上に実装され得る。パッケージのそれぞれの接続エレメント(リード線またはパッド)は、キャリアインターフェースに結合される。このキャリアインターフェースは、別個のキャリアリード線を含んでも含まなくてもよい。キャリアインターフェースは、パッケージキャリアの対向面上の実装パッド103間の導電性リンク111を、図1の二つの例に示されるようなパッケージキャリア内に含む。当然、対向パッドの各セットは、いくつかの類似する方法でキャリア101内に接続される。
【0020】
図1〜5に示された本発明の第一の実施形態は、一対の主要平面102Aおよび102Bを有する層状のパッケージキャリア101を利用する。各主要表面は、少なくとも一セットのキャリアコンタクトパッド103を組み入れ、各セットは、表面実装によって、TSOP(Thin Small Outline Package)タイプの集積回路(IC)105の接続エレメント、すなわちリード線104を受け取るように構成される。この特定の例において、ICパッケージ105のリード線104は、各接触パッド103に接続される。結果として得られるアセンブリは、図2に示されるように、第一の実施形態のICパッケージユニット201を構成する。
ここで図3を参照すると、複数の第一の実施形態のパッケージユニット201(この例では、4個)が回路基板301上に実装する準備ができているように示される。この例では、二つのパッケージユニット201Aおよび201Bは、回路基板301の上部表面302U上に実装され、二つのパッケージユニット201Cおよび201Dは、下部表面302L上に実装される。各パッケージユニット201の一方のICパッケージ105Hは、回路基板301におけるそれ自体の凹部303内に適合し、その結果、視界から完全に隠れる。一方、他方のICパッケージ105Eは、完全に露出される。各凹部の周囲の縁部は、基板の電気的な接続コンタクトパッド304のセットを備え付けている。各隠れたパッケージ105Hのリード線は、その凹部のコンタクトパッドに直接接触し、回路基板301内で適切な相互接続サイトにルーティングされる。露出されたICパッケージ105Eのリード線104は、層状のキャリア101を貫く接続のリード線104に結合される。マルチ導通層キャリアを用いることによって、リード線位置の再ルーティングは、達成され得る。例えば、隠れたパッケージ105Hによって、両方のパッケージが個々のチップ選択信号を要求する同一のメモリチップである場合、チップ選択信号が隠れたICパッケージ105Hの未使用のリード線にルーティングされ、次いで、キャリア101内で露出されたICパッケージ105E上の正確な位置にルーティングされ得る。すべての他の信号が共通に共用され得るので、隠れたICパッケージ105Hのリード線と露出されたICパッケージ105Eの個々に対応するリード線との間の相互接続は、キャリア101内のスルーホールをメッキすることによってなされ得る。回路基板301は、隠れたICパッケージ105Hの本体が、酸化亜鉛ペースト等の熱伝導ペーストの薄い層(図示せず)を介して直接または間接のいずれかで表面通しで接触する一以上のヒートシンク層305を組み込み得る。
【0021】
ここで図4を参照すると、回路基板301上のパッケージユニット201の表面実装は、結果として、完了された第一の実施形態のモジュール401になる。面ABCD402を通した断面図は、図5の図を提供する。従来技術においてよく知られ、かつ、図5に概略的に示されるように、集積回路チップ107は、通常、キャリア本体106に組み込まれる。
【0022】
本発明の第二の実施形態は、図6〜10に示されるように、一対のTSOPのICパッケージ105の背中合わせの実装のための一対の凹部602を有するキャリア601を利用する。各凹部602を取り囲む端部には、各ICパッケージのリード線104が電気的に接続される電気的コンタクトパッドセット603が備え付けられる。本体604の二つのICパッケージ105は、キャリア基板内に埋め込まれたヒートシンク層605の対向側と接触し得る。伝導性のペースト(図示せず)は、パッケージ本体106とヒートシンク層605との間の熱移動を増大するために採用され得る。結果として得られるアセンブリは、図7に示されるように、第二の実施形態のICパッケージユニット701を構成する。
【0023】
ここで図8を参照すると、複数の第二の実施形態のパッケージユニット701(この例では、4個)が回路基板801上に実装することを準備されるように示される。この例では、二つのパッケージユニット701Aおよび701Bが回路基板801の上部表面802U上に実装され、一方、二つのパッケージユニット701Cおよび701Dが下部表面802L上に実装される。回路基板801上の各パッケージの実装位置は、各パッケージユニット701の隠れた隣接のICパッケージ105Hのリード線104が導電結合される一セットの基板コンタクトパッド803を有する。各パッケージユニット701の露出された隣接でないICパッケージ105Eのリード線104は、601を貫く接続によって、隠れたパッケージ105Hのリード線104に結合される。本発明の第一の実施形態の場合のように、マルチ導電層キャリアを用いることによって、リード線位置の再ルーティングは、達成され得る。例えば、両パッケージが、個々のチップ選択信号を必要とする同一のメモリチップである場合、チップ選択信号は、隠れたICパッケージ105Hの未使用のリード線に再ルーティングされ、次いで、キャリア601内で露出されたICパッケージ105E上の正しい位置にルーティングされ得る。すべての他の信号が共通に共用され得るので、隠れたICパッケージ105Hのリード線と露出されたICパッケージ105Eの同一に対応するリード線との間の相互接続は、キャリア601内のメッキされたスルーホールによってなされ得る。
【0024】
ここで図9を参照すると、回路基板801上のパッケージユニット701の表面実装は、結果として完成された第二の実施の形態のモジュール901を生じる。平面EFGH902を通したモジュール901の断面図は、図10の視界を提供する。
【0025】
第三の実施形態のICパッケージは、図11〜14示されるように、第三および第四の実施形態のモジュールの両方のために用いられる。第三の実施形態のパッケージユニットは、第一および第二の実施形態のパッケージユニット201および701の両方の機能をそれぞれ組み入れる。一対のICパッケージ105の一方は、上面が上向きにキャリアの平面上に実装される一方で、他方のパッケージは、上面が下向きにキャリアの向かい側上の凹部内に実装される。このような実装構成を用いて、各パッケージユニットのICパッケージの両方は、一方が他方の最上部上にスタックされたかのように位置される。同一のパッケージに対して、共通信号ラインの相互接続が容易になる。ここで図11〜14を参照すると、第三の実施形態のパッケージユニットは、平面の第一主要表面1102およびパッケージ実装凹部1104を有する第二の主要表面1103を有するキャリア1101を利用する。平面の表面1102および凹部が設けられた第二の表面1103の両方は、電気的なコンタクトパッドセット1105Aおよび1105Bをそれぞれ有する。このコンタクトパッドセット1105Aおよび1105Bに、各ICパッケージ105のリード線104が、電気的に接続される。凹部に設けられたICパッケージ105Rの本体は、キャリア基板1107内に埋め込まれたヒートシンク層1106と接触し得る。伝導性ペースト(図示せず)は、パッケージ本体とヒートシンク層1106との間の熱の移動を増大するために採用され得る。結果として得られるアセンブリは、図12および14に示されるように、第三の実施形態のICパッケージユニット1201を構成する。
【0026】
ここで図15を参照すると、複数の第三の実施形態のパッケージユニット1201(この例では、4個)が、パッケージユニットが実装され得る二つの主要な対向する平面を有する回路基板1501上に実装するために準備しているように示される。この例では、二つのユニット1201Aおよび1201Bが回路基板1501の上部表面1502U上に実装される一方で、二つのパッケージユニット1201Cおよび1201Dが下部表面1502L上に実装される。回路基板1201上の各パッケージの実装位置は、各パッケージユニット1201の隠れた隣接するICパッケージ105Hのリード線104が導電結合される基板コンタクトパッド1203のセットを有する。各パッケージユニット1201の露出された隣接していないICパッケージ105Eのリード線104は、キャリア1101を貫く接続によって、隠れたパッケージ105Hのリード線104に結合される。本発明の第一および第二の実施形態の場合のように、マルチ導電層キャリアを用いることによって、リード線位置の再ルーティングは、達成され得る。例えば、両方のパッケージが、個々のチップ選択信号を必要とする同一のメモリチップである場合、チップ選択信号は、隠れたICパッケージ105Hの未使用のリード線にルーティングされ、次いで、キャリア1101内で露出されたICパッケージ105E上の正しい位置にルーティングされ得る。すべての他の信号は共通に共有され得るので、隠れたICパッケージ105Hのリード線と露出されたICパッケージ105Eの同一に対応するリード線との間の相互接続は、キャリア1101内のメッキされたスルーホールによってなされ得る。
【0027】
ここで図16を参照すると、回路基板1501上のパッケージユニット1201の表面実装は、結果として完成された第三の実施形態のモジュール1601を生じさせる。平面IJKL1602を通したモジュール1601の断面図は、図19の視野を提供する。
【0028】
ここで図17を参照すると、複数の第三の実施形態のパッケージユニット1201(この例では、4個)が、パッケージユニットの実装凹部1702が設けられた二つの対向する表面を有する回路基板1701上に実装するための準備ができているように示される。この例では、二つのパッケージユニット1201Aおよび1201Bが回路基板1701の上部表面1702U上に実装される一方で、二つのパッケージ1201Cおよび1201Dが下部表面1702L上に実装される。回路基板1701上の各凹部実装位置は、各パッケージユニット1201A〜1201Dの隠れた隣接のICパッケージ105Hのリード線104が導電結合される基板コンタクトパッド1703のセットを有する。各パッケージユニット1201A〜1201Dの露出された隣接でないICパッケージ105Eのリード線104は、キャリア1101を貫く接続によって、隠れたパッケージ105Hのリード線104に結合される。本発明の第一および第二の実施形態のように、マルチ導通層キャリアを用いることによって、リード線位置の再ルーティングは、達成され得る。例えば、両方のパッケージが、個々のチップ選択信号を必要とする同一のメモリチップである場合、チップ選択信号は、隠れたICパッケージ105Hの未使用のリード線にルーティングされ、次いで、キャリア1101内で露出されたICパッケージ105E上の正しい位置にルーティングされ得る。すべての他の信号は、共通に共用され得るので、隠れたICパッケージ105Hのリード線と露出されたICパッケージ105Eの同一の対応するリード線との間の相互接続は、キャリア1101内のメッキされたスルーホールによってなされ得る。
【0029】
ここで図18を参照すると、回路基板1701上のパッケージユニット1201の表面実装は、結果として、完成された第四の実施形態のモジュール1801を生じさせる。平面MNOP1802を通したモジュール1801の断面図は、図20の視野を提供する。
【0030】
第四の実施形態のICパッケージユニットは、図21〜24示されるように、第五の実施形態のモジュールのために用いられる。ここで図21を参照すると、第四の実施形態のキャリア2101と第三の実施形態のキュリア1101との間の主要な相違は、キャリアリード線2108の追加である。このキャリアリード線2108は、第四の実施形態のパッケージユニットを回路基板に接着するために用いられる。第四の実施形態のキャリア2101は、さらに、平面の第一の主要表面2102およびパッケージ実装凹部2104を有する第二の主要表面2103を有する。平面2102および凹部が設けられた第二の表面2103の両方は、電気的なコンタクトパッドセット2105Aおよび2105Bをそれぞれ有する。この電気的なコンタクトパッドセット2105Aおよび2105Bに各ICパッケージ105のリード線104が電気的に接続される。凹部に設けられたICパッケージ105Rの本体106は、キャリア基板2107内に埋め込まれたヒートシンク層2106と接触し得る。伝導性ペースト(図示せず)は、パッケージ本体およびヒートシンク層2106との間の熱の移動を増大するために採用され得る。結果として得られるアセンブリは、図22および24に示されるように、第四の実施形態のICパッケージユニット2201を構成する。パッケージユニットのICパッケージ105のそれぞれは、スタックされた関係で実装される。これは、二つの同一のICパッケージ上の対応するリード線が直接的に互いに上方および下方にあることを意味する。このような構成は、両方のチップ上の共通のピンの相互接続をし易くするので、メッキされたスルーホールコネクタがキャリア基板2107内のトレースを再ルーティングすることなく用いられ得る。
【0031】
ここで図25を参照すると、複数の第四の実施形態のパッケージユニット2201(この例では、4個)が、パッケージユニットが実装され得る二つの主要な対向平面を有する回路基板2501上に実装するための準備ができているように示される。この例では、二つのパッケージユニット2201Aおよび2201Bが回路基板2501の上部表面2502U上に実装される一方で、二つのパッケージユニット2201Cおよび2201Dが下部表面2502L上に実装される。回路基板2501上の各パッケージ実装位置は、各パッケージユニット2201のキャリアリード線2108が導電結合される基板コンタクトパッド2503のセットを有する。
【0032】
ここで図26を参照すると、回路基板2501上のパッケージユニット2201の表面実装は、結果として、完成された第五の実施形態のモジュール2601になる。
【0033】
ここで図27および28を参照すると、第五の実施形態のICパッケージユニットは、薄いフィルムキャリア基板2701を用いて構築される。この特有の機能以外は、結果として得られる第六の実施形態のパッケージユニット2801は、第一の実施形態のパッケージユニット201と機能上同一である。
【0034】
ここで図29を参照すると、第七の実施形態の電子モジュールは、複数のボールグリッドアレイICパッケージ2902の実装のために設計された第六の実施形態のキャリア2901を利用する。このようなパッケージは、半導体チップから外部への接続をするために、リード線よりもむしろパッドを採用する。このキャリア2901は、butt−l−jointリード線2903を組み入れる。このリード線は、プリント回路基板上のパッドへの実装のために半田付けリフローを可能にさせる。ボールグリッドアレイICパッケージ2902のそれぞれは、複数の接続エレメントを有する。この接続エレメント(この場合、パッドである)2904であり、この接続エレメント2904のそれぞれの上に金属(例えば、金)のボール2905が結合されるか、または、半田つけリフロー接着される。ここで図30を参照すると、ボールグリッドアレイICパッケージ2902のそれぞれは、キャリア2901上に実装され、ボール2905のそれぞれは、物理的かつ電気的に、キャリア2901上の対応するパッド2906に結合される。結合は、半田つけリフローを介するか、振動性のエネルギー入力を介するか、または任意の他の既知の技術であり得る。実装プロセスは、複数のパッケージのボールグリッドアレイのパッケージユニット3001を生成する。
【0035】
ここで図31を参照すると、キャリア2901のbutt−l−jointリード線2903のそれぞれは、プリント回路基板3102上のパッド3101に半田付けリフローされ、これにより、ボールグリッドアレイパッケージユニット3001を基板回路(図示せず)に相互接続する。図32は、DIMMモジュールとして既知のタイプのプリント回路基板3201上に実装されたこのようなパッケージユニット3001の8個を示す。DIMMモジュールは、パーソナルコンピュータ用のSDRAMメモリモジュールとして広く用いられている。
【0036】
ここで図33を参照すると、二つのみのボールグリッドアレイパッケージ3301を有するボールグリッドアレイICパッケージユニット3300が示される。図34は、回路基板3401の部分上に実装されたこのICパッケージユニット3300を示す。
【0037】
本発明のいくつかの実施形態のみが本明細書において開示され記載されたが、変化および変更が、上掲の請求の範囲のように本発明の範囲から逸脱することなくなされ得ることが、半導体アセンブリ技術の当業者にとって明らかである。例えば、種々のICパッケージおよびキャリアのために示されたリード線の種類は、出願の時期に共通に使用されるものである。より小さいが、よりコンパクトな機能を有する他のリード線が開発され、共通の使用に至る可能性がある。
【図面の簡単な説明】
【図1】 図1は、第一の実施形態のICパッケージユニットの分解組み立て図で示された等角図であり、このICパッケージユニットは、二つの主要平面を有する層状のキャリアを有し、各主要平面は、単一のICパッケージが実装され得る実装パッドのアレイを有する。
【図2】 図2は、図1の組み立てられたパッケージユニットの等角図である。
【図3】 図3は、複数の第一の実施形態のICパッケージユニットを組み入れる、分解組み立て図で示された第一の実施形態の電子モジュールの等角図である。
【図4】 図4は、図3の組み立てられた第一の実施形態の電子モジュールの等角図である。
【図5】 図5は、図4の組み立てられた第一の実施形態の電子モジュールの断面図である。
【図6】 図6は、第二の実施形態のICパッケージユニットの分解組み立て図で示された等角図であり、このICパッケージユニットは、対のICパッケージの背中合わせの表面実装に対する一対の凹部を有するICチップキャリアを有する。
【図7】 図7は、図6の組み立てられたパッケージユニットの等角図である。
【図8】 図8は、複数の第二の実施形態のICパッケージユニットを組み入れる分解組み立て図で示された第二の実施形態の電子モジュールの等角図である。
【図9】 図9は、図8の組み立てられた第二の実施形態の電子モジュールの等角図である。
【図10】 図10は、図9の第二の実施形態の組み立てられた電子モジュールの断面図である。
【図11】 図11は、第三の実施形態のICパッケージユニットの上方からの分解組み立て図で示された等角図であり、ICパッケージユニットは、一方のICチップを実装するための一方の主要平面およびスタックされたICパッケージ対の実装のためのその反対側上の凹部を持ったICチップキャリアを有する。
【図12】 図12は、図11の組み立てられたパッケージユニットの上方からの等角図である。
【図13】 図13は、図11の第三の実施形態のICパッケージユニットの下方からの分解組み立て図で示された等角図である。
【図14】 図14は、図12の組み立てられたパッケージユニットの下方からの等角図である。
【図15】 図15は、一対の対向の主要平面を有する回路基板と組み合わせて複数の第三の実施形態のICパッケージを組み入れる分解組み立て図で示された第三の実施形態の電子モジュールの等角図である。
【図16】 図16は、図15の組み立てられた第三の実施形態の電子モジュールの等角図である。
【図17】 図17は、一対の対向面を有する回路基板と組み合わせて複数の第三の実施形態のICパッケージユニットを組み入れる分解組み立て図で示す第四実施形態の電子モジュールの等角図であり、対向面のそれぞれは、複数のチップ受け取る凹部が備え付けられている。
【図18】 図18は、図17の組み立てられた第四の実施形態の電子モジュールの等角図である。
【図19】 図19は、図16の組み立てられた第三の実施形態の組み立てられた電子モジュールの断面図である。
【図20】 図20は、図18の第四の実施形態の組み立てられた電子モジュールの断面図である。
【図21】 図21は、第四の実施形態のICパッケージユニットの上方からの分解組み立て図で示す等角図であり、このICパッケージユニットは、リード線のそれ自体のセットを有する層状のICチップキャリアを含む。
【図22】 図22は、図21の組み立てられたパッケージユニットの上方からの等角図である。
【図23】 図23は、図21の分解組み立て図で示すICパッケージユニットの下方からの分解組み立て図で示す等角図である。
【図24】 図24は、図22の組み立てられたパッケージユニットの下方からの等角図である。
【図25】 図25は、複数の第四の実施形態のICパッケージユニットを組み入れる第五の実施形態の電子モジュールの分解組み立て図で示す等角図である。
【図26】 図26は、図25の組み立てられた第五の実施形態の電子モジュールの等角図である。
【図27】 図27は、第五の実施形態のICパッケージユニットの分解組み立て図であり、このICパッケージユニットは、第一の実施形態のICパッケージユニットの改変であり、このICパッケージユニットでは、層状のキャリアが柔軟な薄いフィルムキャリアと置き代えられている。
【図28】 図28は、組み立てられた第五の実施形態のICパッケージユニットの断面図である。
【図29】 図29は、四つのボールグリッドアレイICパッケージを組み入れる第六の実施形態のICパッケージユニットの分解組み立て図で示す等角図である。
【図30】 図30は、図29の組み立てられた第六の実施形態のICパッケージユニットの等角図である。
【図31】 図31は、プリント回路基板の部分上に実装された図29の組み立てられた第六の実施の形態のICパッケージユニットの等角図である。
【図32】 図32は、8個のICパッケージユニットを有する第七の実施形態のモジュールの等角図である。
【図33】 図33は、二つだけのICパッケージを有する第六の実施形態のICパッケージユニットの等角図である。
【図34】 図34は、プリント回路基板の部分上に実装された図33の組み立てられたICパッケージユニットの等角図である。
Claims (49)
- 少なくとも一つのICパッケージユニットであって、該少なくとも一つのICパッケージユニットのそれぞれは、一対のICパッケージとキャリアとを含み、該キャリアは、該キャリアの対向する面に第一および第二のICパッケージ実装領域を有し、各ICパッケージ実装領域は、該一対のICパッケージ一方のICパッケージを実装し、該第一の実装領域は、該第一の実装領域の表面に設けられた第一のコンタクトパッドのアレイを有し、該第二の実装領域は、該第二の実装領域の表面に設けられた第二のコンタクトパッドのアレイを有し、該一対のICパッケージは、第一のICパッケージと第二のICパッケージとを有し、該第一のICパッケージおよび該第二のICパッケージのそれぞれは、パッケージ本体を有し、該パッケージ本体は、集積回路チップと、該集積回路チップに結合されている複数の接続エレメントとを含み、該複数の接続エレメントは、該パッケージ本体の表面に少なくとも延びており、該第一のICパッケージの該複数の接続エレメントは、該第一の実装領域の該第一のコンタクトパッドのアレイに導電的に結合されており、該第二のICパッケージの該複数の接続エレメントは、該第二の実装領域の該第二のコンタクトパッドのアレイに導電的に結合されている、少なくとも一つのICパッケージユニットと、
コンタクトパッドのアレイを少なくとも一つ有するプリント回路基板であって、該コンタクトパッドの各アレイは、該プリント回路基板の表面に取り付けられており、該プリント回路基板の表面に取り付けられた該コンタクトパッドの各アレイは、該プリント回路基板上の回路に結合されており、該一対のICパッケージの一方のICパッケージの該複数の接続エレメントに導電的に結合されている、プリント回路基板と
を備え、
該プリント回路基板は、各ICパッケージユニットに対してそれが取り付けられるための1つの凹部を含み、該凹部は、該一対のICパッケージの一方のICパッケージの該パッケージ本体の少なくとも一部を受け取り、
該プリント回路基板は、一つ以上のヒートシンク層をさらに含み、該一つ以上のヒートシンク層は、各ICパッケージユニットに対して、該一対のICパッケージの一方のICパッケージが該一つ以上のヒートシンク層と表面接触するように、該一対のICパッケージの一方のICパッケージの該パッケージ本体の少なくとも一部を受け取る該凹部によって露出されている、電子回路モジュール。 - 前記第一の実装領域の前記第一のコンタクトパッドのアレイの個々のコンタクトパッドは、前記キャリア内の導電リンクによって前記第二の実装領域の前記第二のコンタクトパッドのアレイの個々のコンタクトパッドに結合されており、前記一対のICパッケージの一方のICパッケージの前記複数の接続エレメントは、前記プリント回路基板の表面に取り付けられた該コンタクトパッドのアレイに直接的かつ導電的に結合されている、請求項1に記載の電子回路モジュール。
- 前記キャリアは、柔軟性のある重合体フィルムを含み、該柔軟性のある重合体フィルムは、前記第一および第二のICパッケージ実装領域にそれぞれ対応する第一および第二の主要平面を有する、請求項1に記載の電子回路モジュール。
- 前記一対のICパッケージの一方のICパッケージは、前記一つ以上のヒートシンク層と直接的に表面接触する、請求項1に記載の電子回路モジュール。
- 前記一対のICパッケージの一方のICパッケージは、熱伝導材料の薄い層を介して、前記一つ以上のヒートシンク層と間接的に表面接触する、請求項1に記載の電子回路モジュール。
- 前記キャリアは、半剛性の層状基板を含み、該半剛性の層状基板は、前記第一および第二のICパッケージ実装領域にそれぞれ対応する第一および第二の主要面を有する、請求項1に記載の電子回路モジュール。
- 前記キャリアは、複数のキャリアリード線をさらに含み、前記第一の実装領域の前記第一のコンタクトパッドのアレイおよび前記第二の実装領域の前記第二のコンタクトパッドのアレイの個々のコンタクトパッドは、個々のキャリアリード線に導電的に結合されており、該複数のキャリアリード線は、前記プリント回路基板の表面に取り付けられた該コンタクトパッドのアレイに直接的かつ導電的に結合されている、請求項6に記載の電子回路モジュール。
- 前記複数のキャリアリード線は、L形状であり、前記プリント回路基板の表面に取り付けられた前記コンタクトパッドのアレイの前記パッドにバット半田付けされている、請求項7に記載の電子回路モジュール。
- 前記複数のキャリアリード線は、ガルウィング形状である、請求項7に記載の電子回路モジュール。
- 前記第一および第二の主要面のそれぞれは、単一のICパッケージを受け取る凹部を組み込んでいる、請求項6に記載の電子回路モジュール。
- 前記第一の主要面は、平面であり、前記第二の主要面は、凹部を組み込んでおり、前記第一のICパッケージは、該平面の第一の主要面上に実装されており、前記第二のICパッケージは、該凹部内に実装されている、請求項6に記載の電子回路モジュール。
- 前記一対のICパッケージのそれぞれのICパッケージは、ボールグリッドアレイ型である、請求項1に記載の電子回路モジュール。
- 少なくとも1つのICパッケージ対であって、該少なくとも1つのICパッケージ対のそれぞれは、一対のICパッケージを含み、該一対のICパッケージのそれぞれは、パッケージ本体と、該パッケージ本体内に埋め込まれた集積回路チップと、該集積回路チップに結合されている複数の接続エレメントとを有し、該複数の接続エレメントは、該パッケージ本体の表面に少なくとも延びている、少なくとも1つのICパッケージ対と、
各ICパッケージ対に対する一つのパッケージキャリアであって、各パッケージキャリアは、二つの対向する主要面を有し、該二つの対向する主要面のそれぞれは、該二つの対向する主要面のそれぞれの表面に設けられたコンタクトパッドのアレイであって、各ICパッケージ対の一方のICパッケージの該接続エレメントが導電的に結合されているコンタクトパッドのアレイを有する、一つのパッケージキャリアと、
コンタクトパッドのアレイを少なくとも一つ有するプリント回路基板であって、該コンタクトパッドの各アレイは、該プリント回路基板の表面に取り付けられており、該プリント回路基板の表面に取り付けられた該コンタクトパッドの各アレイは、各ICパッケージ対の一方のICパッケージの該複数の接続エレメントに導電的に結合されている、プリント回路基板と
を備え、
該プリント回路基板は、各ICパッケージ対に対してそれが取り付けられるための1つの凹部を含み、該凹部は、各ICパッケージ対の一方のICパッケージの該パッケージ本体の少なくとも一部を受け取り、
該プリント回路基板は、一つ以上のヒートシンク層をさらに含み、該一つ以上のヒートシンク層は、各ICパッケージ対に対して、各ICパッケージ対の一方のICパッケージが該一つ以上のヒートシンク層と表面接触するように、各ICパッケージ対の一方のICパッケージの該パッケージ本体の少なくとも一部を受け取る該凹部によって露出されている、電子回路モジュール。 - 前記パッケージキャリアの対向する主要面の複数の対のコンタクトパッドは、電気的に相互接続されており、各ICパッケージ対の一方のICパッケージの前記複数の接続エレメントは、前記プリント回路基板の表面に取り付けられた該コンタクトパッドのアレイに直接的かつ導電的に結合されている、請求項13に記載の電子回路モジュール。
- 前記パッケージキャリアは、柔軟性のある重合体フィルムを含み、前記対向する主要面は、平面である、請求項13に記載の電子回路モジュール。
- 各ICパッケージ対の一方のICパッケージは、前記一つ以上のヒートシンク層と直接的に表面接触する、請求項13に記載の電子回路モジュール。
- 各ICパッケージ対の一方のICパッケージは、熱伝導材料の薄い層を介して、前記一つ以上のヒートシンク層と間接的に表面接触する、請求項13に記載の電子回路モジュール。
- 前記パッケージキャリアは、半剛性の層状基板を含む、請求項13に記載の電子回路モジュール。
- 前記パッケージキャリアは、複数のキャリアリード線をさらに含み、前記パッケージキャリアの対向する主要面の各コンタクトパッドのアレイの個々のコンタクトパッドは、個々のキャリアリード線に導電的に結合されており、該複数のキャリアリード線は、前記プリント回路基板の表面に取り付けられた該コンタクトパッドのアレイに直接的かつ導電的に結合されている、請求項18に記載の電子回路モジュール。
- 前記複数のキャリアリード線は、ガルウィング形状である、請求項19に記載の電子回路モジュール。
- 前記複数のキャリアリード線は、L形状であり、該複数のリード線のそれぞれは、前記プリント回路基板の表面に取り付けられた前記コンタクトパッドのアレイのパッドにバット半田付けされている、請求項19に記載の電子回路モジュール。
- 前記対向する主要面のそれぞれは、単一のICパッケージを受け取る凹部を組み込んでいる、請求項18に記載の電子回路モジュール。
- 前記主要面の一方は、平面であり、対向する主要面は、凹部を組み込んでおり、各ICパッケージ対の一方のICパッケージは、該平面の主要面上に実装されており、該凹部は、そのICパッケージ対の他方のICパッケージの前記パッケージ本体の少なくとも一部を受け取る、請求項18に記載の電子回路モジュール。
- 複数のICパッケージとパッケージキャリアとを含むICパッケージユニットであって、該複数のパッケージのそれぞれは、パッケージ本体と、該パッケージ本体内に埋め込まれた集積回路チップと、該集積回路チップに結合されている複数の接続エレメントとを有し、該複数の接続エレメントは、該パッケージ本体の表面に少なくとも延びており、該パッケージキャリアは、二つの対向する主要面を有し、該二つの対向する主要面のそれぞれは、該二つの対向する主要面のそれぞれの表面に設けられたコンタクトパッドのアレイであって、一つのICパッケージの該接続エレメントが導電的に結合されているコンタクトパッドのアレイを少なくとも一つ有する、ICパッケージユニットと、
コンタクトパッドのアレイを少なくとも一つ有するプリント回路基板であって、該コンタクトパッドの各アレイは、該プリント回路基板の表面に取り付けられており、該プリント回路基板の表面に取り付けられた該コンタクトパッドの各アレイは、該複数のICパッケージのうちの一つのICパッケージの該複数の接続エレメントに導電的に結合されている、プリント回路基板と
を備え、
該プリント回路基板は、該ICパッケージユニットが取り付けられた凹部を含み、該凹部は、該複数のICパッケージのうちの一つのICパッケージの該パッケージ本体の少なくとも一部を受け取り、
該プリント回路基板は、一つ以上のヒートシンク層をさらに含み、該一つ以上のヒートシンク層は、該複数のICパッケージのうちの一つのICパッケージが該一つ以上のヒートシンク層と表面接触するように、該ICパッケージユニットに対して、該複数のICパッケージのうちの一つのICパッケージの該パッケージ本体の少なくとも一部を受け取る該凹部によって露出されている、電子回路モジュール。 - 前記パッケージキャリアの対向する主要面の複数の対のコンタクトパッドは、電気的に相互接続されており、前記複数のICパッケージのうちの一つの前記接続エレメントは、前記プリント回路基板の表面に取り付けられた該コンタクトパッドのアレイに直接的かつ導電的に結合されている、請求項24に記載の電子回路モジュール。
- 前記パッケージキャリアは、柔軟性のある重合性のフィルムを含み、前記対向する主要面は、平面である、請求項24に記載の電子回路モジュール。
- 前記複数のICパッケージのうちの一つのICパッケージは、前記一つ以上のヒートシンク層と直接的に表面接触する、請求項24に記載の電子回路モジュール。
- 前記複数のICパッケージのうちの一つのICパッケージは、熱伝導材料の薄い層を介して、前記一つ以上のヒートシンク層と間接的に表面接触する、請求項24に記載の電子回路モジュール。
- 前記パッケージキャリアは、半剛性の層状基板を含む、請求項24に記載の電子回路モジュール。
- 前記パッケージキャリアは、複数のキャリアリード線をさらに含み、前記パッケージキャリアの対向する主要面の各コンタクトパッドのアレイの個々のコンタクトパッドは、個々のキャリアリード線に導電的に結合されており、該複数のキャリアリード線は、前記プリント回路基板の表面に取り付けられた該コンタクトパッドのアレイに直接的かつ導電的に結合されている、請求項29に記載の電子回路モジュール。
- 前記複数のキャリアリード線は、ガルウィング形状である、請求項30に記載の電子回路モジュール。
- 前記複数のキャリアリード線は、L形状であり、該複数のリード線のそれぞれは、前記プリント回路基板の表面に取り付けられた前記コンタクトパッドのアレイのパッドにバット半田付けされている、請求項30に記載の電子回路モジュール。
- 前記対向する主要面のそれぞれは、単一のICパッケージを受け取る凹部を組み込んでいる、請求項24に記載の電子回路モジュール。
- 前記主要面の一方は、平面であり、対向する主要面は、少なくとも一つの凹部を組み込んでおり、少なくとも一つのICパッケージは、該平面の主要面上に実装されており、該少なくとも一つの凹部のそれぞれは、ICパッケージの前記パッケージ本体の少なくとも一部を受け取る、請求項24に記載の電子回路モジュール。
- 少なくとも一つのICパッケージユニットであって、該少なくとも一つのICパッケージユニットのそれぞれは、一対のICパッケージと、それから延びている複数のキャリアリード線を含むキャリアと、該キャリアの対向する面にある第一および第二のICパッケージ実装領域とを含み、該一対のICパッケージは、第一のICパッケージと第二のICパッケージとを有し、各ICパッケージ実装領域は、該第一のICパッケージおよび該第二のICパッケージのうちの一方のICパッケージを実装し、該第一の実装領域は、該第一の実装領域の表面に設けられた第一のコンタクトパッドのアレイを有し、該第二の実装領域は、該第二の実装領域の表面に設けられた第二のコンタクトパッドのアレイを有し、該第一および第二のコンタクトパッドのアレイは、該複数のキャリアリード線に電気的に結合されており、該第一のICパッケージおよび該第二のICパッケージのそれぞれは、パッケージ本体を有し、該パッケージ本体は、集積回路チップと、該集積回路チップに結合されている複数の接続エレメントとを有し、該複数の接続エレメントは、該パッケージ本体の表面に少なくとも延びており、該第一のICパッケージの該複数の接続エレメントは、該第一の実装領域の表面に設けれられた該第一のコンタクトパッドのアレイに導電的に結合されており、該第二のICパッケージの該複数の接続エレメントは、該第二の実装領域の表面に設けられた該第二のコンタクトパッドのアレイに導電的に結合されている、少なくとも一つのICパッケージユニットと、
コンタクトパッドのアレイを少なくとも1つ有するプリント回路基板であって、該コンタクトパッドの各アレイは、該プリント回路基板の表面に取り付けられており、該プリント回路基板の表面に取り付けられた該コンタクトパッドの各アレイは、該プリント回路基板上の回路に結合されており、単一のICパッケージユニットの該複数のキャリアリード線に直接的かつ導電的に結合されている、プリント回路基板と
を備え、
該プリント回路基板は、各ICパッケージユニットに対してそれが取り付けられるための1つの凹部を含み、該凹部は、該第一のICパッケージおよび該第二のICパッケージのうちの一方のICパッケージの該パッケージ本体の少なくとも一部を受け取り、
該プリント回路基板は、一つ以上のヒートシンク層をさらに含み、該一つ以上のヒートシンク層は、各ICパッケージユニットに対して、該第一のICパッケージおよび該第二のICパッケージのうちの一方のICパッケージが該一つ以上のヒートシンク層と表面接触するように、該第一のICパッケージおよび該第二のICパッケージのうちの一方のICパッケージの該パッケージ本体の少なくとも一部を受け取る該凹部によって露出されている、電子回路モジュール。 - 前記キャリアは、半剛性の層状基板を含み、該半剛性の層状基板は、前記第一および第二のICパッケージ実装領域にそれぞれ対応する第一および第二の主要面を有する、請求項35に記載の電子回路モジュール。
- 前記第一の主要面は、平面であり、前記第二の主要面は、凹部を組み込んでおり、前記第一のICパッケージは、該平面の第一の主要面に実装されており、前記第二のICパッケージは、該凹部内に実装されている、請求項36に記載の電子回路モジュール。
- 前記複数のキャリアリード線は、L形状であり、前記プリント回路基板の表面に取り付けられた前記コンタクトパッドのアレイのパッドにバット半田付けされている、請求項35に記載の電子回路モジュール。
- 前記複数のキャリアリード線は、ガルウィング形状である、請求項35に記載の電子回路モジュール。
- 少なくとも1つのICパッケージ対であって、該少なくとも1つのICパッケージ対のそれぞれは、一対のICパッケージを含み、該一対のICパッケージのそれぞれは、パッケージ本体と、該パッケージ本体内に埋め込まれた集積回路チップと、該集積回路チップに結合されている複数の接続エレメントとを含み、該複数の接続エレメントは、該パッケージ本体の表面に少なくとも延びている、少なくとも1つのICパッケージ対と、
各ICパッケージ対に対する一つのパッケージキャリアであって、各キャリアは、そのキャリアから延びている複数のキャリアリード線と、二つの対向する主要面とを含み、該二つの対向する主要面のそれぞれは、該二つの対向する主要面のそれぞれの表面に設けられたコンタクトパッドのアレイであって、各ICパッケージ対の一方のICパッケージの該複数の接続エレメントが導電的に結合されているコンタクトパッドのアレイを有し、該二つの対向する主要面のそれぞれの表面に設けられた各コンタクトパッドアレイの個々のコンタクトパッドは、個々のキャリアリード線に導電的に結合されている、一つのパッケージキャリアと、
コンタクトパッドのアレイを少なくとも1つ有するプリント回路基板であって、該コンタクトパッドの各アレイは、該プリント回路基板の表面に取り付けられており、該複数のキャリアリード線は、該プリント回路基板の表面に取り付けられた該コンタクトパッドのアレイに直接的かつ導電的に結合されている、プリント回路基板と
を備え、
該プリント回路基板は、各ICパッケージ対に対して1つの凹部を含み、該凹部は、各ICパッケージ対の一方のICパッケージの該パッケージ本体の少なくとも一部を受け取り、
該プリント回路基板は、一つ以上のヒートシンク層をさらに含み、該一つ以上のヒートシンク層は、各ICパッケージ対に対して、各ICパッケージ対の一方のICパッケージが該一つ以上のヒートシンク層と表面接触するように、各ICパッケージ対の一方のICパッケージの該パッケージ本体の少なくとも一部を受け取る該凹部によって露出されている、電子回路モジュール。 - 前記パッケージキャリアは、半剛性の層状基板を含む、請求項40に記載の電子回路モジュール。
- 前記主要面の一方は、平面であり、対向する主要面は、凹部を組み込んでおり、各ICパッケージ対の一方のICパッケージは、該平面の主要面上に実装されており、該凹部は、そのICパッケージ対の他方のICパッケージの前記パッケージ本体の少なくとも一部を受け取る、請求項41に記載の電子回路モジュール。
- 前記複数のキャリアリード線は、L形状であり、該複数のキャリアリード線のそれぞれは、前記プリント回路基板の表面に取り付けられた前記コンタクトパッドのアレイのパッドにバット半田付けされている、請求項40に記載の電子回路モジュール。
- 前記複数のキャリアリード線は、ガルウィング形状である、請求項40に記載の電子回路モジュール。
- 複数のICパッケージとパッケージキャリアとを含むICパッケージユニットであって、該複数のICパッケージのそれぞれは、パッケージ本体と、該パッケージ本体に埋め込まれた集積回路チップと、該集積回路チップに結合されている複数の接続エレメントとを有し、該複数の接続エレメントは、該パッケージ本体の表面に少なくとも延びており、該パッケージキャリアは、二つの対向する主要面と、二つの対向する面と、該二つの対向する面から延びている複数のキャリアリード線とを含み、該二つの対向する主要面のそれぞれは、該二つの主要面のそれぞれの表面に設けられたコンタクトパッドのアレイであって、一つのICパッケージの該複数の接続エレメントが導電的に結合されているコンタクトパッドのアレイを少なくとも一つ有し、該二つの対向する主要面のそれぞれの表面に設けられた該コンタクトパッドの各アレイは、該複数のキャリアリード線に電気的に結合されている、ICパッケージユニットと、
コンタクトパッドのアレイを少なくとも一つ有するプリント回路基板であって、該コンタクトパッドの各アレイは、該プリント回路基板の表面に取り付けられており、該プリント回路基板の表面に取り付けられた該コンタクトパッドの各アレイは、該複数のキャリアリード線に導電的に結合されている、プリント回路基板と
を備え、
該プリント回路基板は、該ICパッケージユニットが取り付けられた凹部を含み、該凹部は、該複数のICパッケージのうちの一つのICパッケージの該パッケージ本体の少なくとも一部を受け取り、
該プリント回路基板は、一つ以上のヒートシンク層をさらに含み、該一つ以上のヒートシンク層は、該複数のICパッケージのうちの一つのICパッケージが該一つ以上のヒートシンク層と表面接触するように、該ICパッケージユニットに対して、該複数のICパッケージのうちの一つのICパッケージの該パッケージ本体の少なくとも一部を受け取る該凹部によって露出されている、電子回路モジュール。 - 前記パッケージキャリアは、半剛性の層状基板を含む、請求項45に記載の電子回路モジュール。
- 前記主要面の一方は、平面であり、対向する主要面は、少なくとも一つの凹部を組み込んでおり、少なくとも一つのICパッケージは、該平面の主要面上に実装されており、該少なくとも一つの凹部のそれぞれは、ICパッケージの前記パッケージ本体の少なくとも一部を受け取る、請求項45に記載の電子回路モジュール。
- 前記複数のキャリアリード線は、L形状であり、該複数のキャリアリード線のそれぞれは、前記プリント回路基板の表面に取り付けられた前記コンタクトパッドのアレイのパッドにバット半田付けされている、請求項45に記載の電子回路モジュール。
- 前記複数のキャリアリード線は、ガルウィング形状である、請求項45に記載の電子回路モジュール。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/688,500 US6713854B1 (en) | 2000-10-16 | 2000-10-16 | Electronic circuit module with a carrier having a mounting pad array |
PCT/US2001/032329 WO2002034021A2 (en) | 2000-10-16 | 2001-10-16 | Carrier-based electronic module |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003185911A Division JP2004165617A (ja) | 2000-10-16 | 2003-06-27 | キャリアベースの電子モジュール |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004519843A JP2004519843A (ja) | 2004-07-02 |
JP2004519843A5 JP2004519843A5 (ja) | 2005-06-23 |
JP4190279B2 true JP4190279B2 (ja) | 2008-12-03 |
Family
ID=24764667
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002537091A Expired - Fee Related JP4190279B2 (ja) | 2000-10-16 | 2001-10-16 | キャリアベースの電子モジュール |
JP2003185911A Pending JP2004165617A (ja) | 2000-10-16 | 2003-06-27 | キャリアベースの電子モジュール |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003185911A Pending JP2004165617A (ja) | 2000-10-16 | 2003-06-27 | キャリアベースの電子モジュール |
Country Status (7)
Country | Link |
---|---|
US (2) | US6713854B1 (ja) |
EP (1) | EP1329143A2 (ja) |
JP (2) | JP4190279B2 (ja) |
KR (1) | KR100645861B1 (ja) |
CN (1) | CN1483302A (ja) |
AU (1) | AU2002213294A1 (ja) |
WO (1) | WO2002034021A2 (ja) |
Families Citing this family (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7635642B2 (en) * | 2003-02-27 | 2009-12-22 | Infineon Technologies Ag | Integrated circuit package and method for producing it |
US6943454B1 (en) * | 2003-05-23 | 2005-09-13 | White Electronic Designs Corp. | Memory module |
US20050077620A1 (en) * | 2003-10-09 | 2005-04-14 | Hsin Chung Hsien | Miniaturized small memory card structure |
JP4205553B2 (ja) * | 2003-11-06 | 2009-01-07 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
TWM256569U (en) * | 2003-12-09 | 2005-02-01 | Optimum Care Int Tech Inc | Memory module device |
US7254036B2 (en) * | 2004-04-09 | 2007-08-07 | Netlist, Inc. | High density memory module using stacked printed circuit boards |
US7317250B2 (en) * | 2004-09-30 | 2008-01-08 | Kingston Technology Corporation | High density memory card assembly |
KR100843137B1 (ko) * | 2004-12-27 | 2008-07-02 | 삼성전자주식회사 | 반도체 소자 패키지 |
US7303137B2 (en) * | 2005-02-04 | 2007-12-04 | Chun-Hsin Ho | Dual integrated circuit card system |
US7866564B2 (en) * | 2005-02-04 | 2011-01-11 | Chun-Hsin Ho | Dual card system |
US20060288132A1 (en) * | 2005-05-31 | 2006-12-21 | Mccall James A | Memory single-to-multi load repeater architecture |
US7442050B1 (en) | 2005-08-29 | 2008-10-28 | Netlist, Inc. | Circuit card with flexible connection for memory module with heat spreader |
JP2007101576A (ja) * | 2005-09-30 | 2007-04-19 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
JP2007109932A (ja) * | 2005-10-14 | 2007-04-26 | Toshiba Corp | 半導体装置 |
US7619893B1 (en) | 2006-02-17 | 2009-11-17 | Netlist, Inc. | Heat spreader for electronic modules |
US7990727B1 (en) * | 2006-04-03 | 2011-08-02 | Aprolase Development Co., Llc | Ball grid array stack |
KR101257912B1 (ko) * | 2007-02-14 | 2013-04-24 | 삼성전자주식회사 | 반도체 메모리 장치와 이 장치의 단자 배치 방법, 및 이장치를 구비한 메모리 모듈과 이 모듈의 기판의 단자 및라인 배치 방법 |
US7652894B2 (en) * | 2007-02-26 | 2010-01-26 | Nichepac Technology Inc. | Contact lead |
KR100924547B1 (ko) | 2007-11-09 | 2009-11-02 | 주식회사 하이닉스반도체 | 반도체 패키지 모듈 |
US8228679B2 (en) * | 2008-04-02 | 2012-07-24 | Spansion Llc | Connections for electronic devices on double-sided circuit board |
US8018723B1 (en) | 2008-04-30 | 2011-09-13 | Netlist, Inc. | Heat dissipation for electronic modules |
US7986158B2 (en) * | 2008-08-21 | 2011-07-26 | OFID Microdevices, Inc. | Methods, apparatuses, and products for a secure circuit |
US8706049B2 (en) * | 2008-12-31 | 2014-04-22 | Intel Corporation | Platform integrated phased array transmit/receive module |
US8467737B2 (en) * | 2008-12-31 | 2013-06-18 | Intel Corporation | Integrated array transmit/receive module |
CN102792785A (zh) * | 2010-04-13 | 2012-11-21 | 株式会社村田制作所 | 模块基板、模块基板的制造方法、以及端子连接基板 |
AT12738U1 (de) * | 2010-10-13 | 2012-10-15 | Austria Tech & System Tech | Verfahren und system zum bereitstellen eines insbesondere eine mehrzahl von leiterplattenelementen enthaltenden plattenförmigen gegenstands |
KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
US8823165B2 (en) | 2011-07-12 | 2014-09-02 | Invensas Corporation | Memory module in a package |
US8513817B2 (en) | 2011-07-12 | 2013-08-20 | Invensas Corporation | Memory module in a package |
US8502390B2 (en) | 2011-07-12 | 2013-08-06 | Tessera, Inc. | De-skewed multi-die packages |
US8436457B2 (en) | 2011-10-03 | 2013-05-07 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8659139B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate |
KR101894823B1 (ko) | 2011-10-03 | 2018-09-04 | 인벤사스 코포레이션 | 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화 |
TWI501254B (zh) | 2011-10-03 | 2015-09-21 | Invensas Corp | 用於具有正交窗之多晶粒導線結合總成之短線最小化 |
US8513813B2 (en) | 2011-10-03 | 2013-08-20 | Invensas Corporation | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
US8659143B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization for wirebond assemblies without windows |
KR101945334B1 (ko) * | 2011-10-03 | 2019-02-07 | 인벤사스 코포레이션 | 창이 없는 와이어 본드 어셈블리를 위한 스터브 최소화 |
TWI515864B (zh) | 2011-10-03 | 2016-01-01 | 英帆薩斯公司 | 具有自封裝中心偏移之端子格柵之短線最小化 |
US8525327B2 (en) | 2011-10-03 | 2013-09-03 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
US8441111B2 (en) | 2011-10-03 | 2013-05-14 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8848392B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support module and microelectronic assembly |
US8787034B2 (en) | 2012-08-27 | 2014-07-22 | Invensas Corporation | Co-support system and microelectronic assembly |
US8848391B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support component and microelectronic assembly |
US9368477B2 (en) | 2012-08-27 | 2016-06-14 | Invensas Corporation | Co-support circuit panel and microelectronic packages |
US20140204539A1 (en) * | 2013-01-24 | 2014-07-24 | Bradley Dean Loomis | Package and tray system for interchanging device components |
CN203225947U (zh) * | 2013-03-28 | 2013-10-02 | 富士康(昆山)电脑接插件有限公司 | 印刷电路板组件 |
US9070423B2 (en) | 2013-06-11 | 2015-06-30 | Invensas Corporation | Single package dual channel memory with co-support |
US9831144B2 (en) * | 2013-08-28 | 2017-11-28 | Qubeicon Ltd. | Semiconductor die and package jigsaw submount |
US9123555B2 (en) | 2013-10-25 | 2015-09-01 | Invensas Corporation | Co-support for XFD packaging |
US9997434B2 (en) * | 2014-05-19 | 2018-06-12 | Hewlett Packard Enterprise Development Lp | Substrate sprayer |
US9281296B2 (en) | 2014-07-31 | 2016-03-08 | Invensas Corporation | Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design |
US9252521B1 (en) * | 2014-08-04 | 2016-02-02 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Short path circuit card |
US9691437B2 (en) | 2014-09-25 | 2017-06-27 | Invensas Corporation | Compact microelectronic assembly having reduced spacing between controller and memory packages |
JP6224023B2 (ja) * | 2015-03-27 | 2017-11-01 | 矢崎総業株式会社 | 電子部品ユニット及び電気接続箱 |
WO2017059189A1 (en) * | 2015-09-30 | 2017-04-06 | Skyworks Solutions, Inc. | Devices and methods related to fabrication of shielded modules |
US9484080B1 (en) | 2015-11-09 | 2016-11-01 | Invensas Corporation | High-bandwidth memory application with controlled impedance loading |
KR102059610B1 (ko) * | 2015-12-18 | 2019-12-26 | 주식회사 엘지화학 | 고전도성 방열 패드를 이용한 인쇄회로기판의 방열 시스템 |
US9679613B1 (en) | 2016-05-06 | 2017-06-13 | Invensas Corporation | TFD I/O partition for high-speed, high-density applications |
CN107770956A (zh) * | 2016-08-16 | 2018-03-06 | 光宝电子(广州)有限公司 | 电路板结构 |
US10645845B2 (en) | 2018-04-12 | 2020-05-05 | Northrop Grumman Systems Corporation | Forced flow cooling temperature control method, system, and apparatus |
US10782258B2 (en) | 2018-09-04 | 2020-09-22 | Northrop Grumman Systems Corporation | Superconductor critical temperature measurement |
US10854763B2 (en) | 2018-09-17 | 2020-12-01 | Gbt Technologies Inc. | Multi-dimensional integrated circuit having multiple planes and memory architecture having a honeycomb or bee hive structure |
US11862736B2 (en) | 2018-09-17 | 2024-01-02 | GBT Tokenize Corp. | Multi-dimensional photonic integrated circuits and memory structure having optical components mounted on multiple planes of a multi-dimensional package |
KR102149387B1 (ko) | 2019-02-13 | 2020-08-28 | 삼성전기주식회사 | 전자 소자 모듈 |
US10575437B1 (en) | 2019-03-20 | 2020-02-25 | Northrop Grumman Systems Corporation | Temperature control method, system, and apparatus |
US10595441B1 (en) * | 2019-04-03 | 2020-03-17 | Northrop Grumman Systems Corporation | Method and apparatus for separating a thermal load path from a structural load path in a circuit board environment |
US20230240010A1 (en) * | 2022-01-24 | 2023-07-27 | Dell Products L.P. | Systems and methods for processing printed circuit board for modular circuits |
US11809797B1 (en) | 2022-07-31 | 2023-11-07 | Gbt Technologies Inc. | Systems and methods of predictive manufacturing of three-dimensional, multi-planar semiconductors |
CN115188734B (zh) * | 2022-09-06 | 2022-11-25 | 中诚华隆计算机技术有限公司 | 一种芯片互连结构及芯片 |
Family Cites Families (117)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3239719A (en) | 1963-07-08 | 1966-03-08 | Sperry Rand Corp | Packaging and circuit connection means for microelectronic circuitry |
US3665256A (en) | 1968-10-15 | 1972-05-23 | Rca Corp | Heat dissipation for power integrated circuits |
US3737986A (en) | 1971-11-26 | 1973-06-12 | Western Electric Co | Explosive bonding of workpieces |
US3777221A (en) | 1972-12-18 | 1973-12-04 | Ibm | Multi-layer circuit package |
US4038488A (en) | 1975-05-12 | 1977-07-26 | Cambridge Memories, Inc. | Multilayer ceramic multi-chip, dual in-line packaging assembly |
US4245877A (en) | 1976-12-30 | 1981-01-20 | Burndy Corporation | Circuit package receptacle with movable base separation means |
US4288841A (en) | 1979-09-20 | 1981-09-08 | Bell Telephone Laboratories, Incorporated | Double cavity semiconductor chip carrier |
US4322778A (en) | 1980-01-25 | 1982-03-30 | International Business Machines Corp. | High performance semiconductor package assembly |
US4398235A (en) | 1980-09-11 | 1983-08-09 | General Motors Corporation | Vertical integrated circuit package integration |
US4437235A (en) | 1980-12-29 | 1984-03-20 | Honeywell Information Systems Inc. | Integrated circuit package |
US4549200A (en) | 1982-07-08 | 1985-10-22 | International Business Machines Corporation | Repairable multi-level overlay system for semiconductor device |
US4616655A (en) | 1984-01-20 | 1986-10-14 | Cordis Corporation | Implantable pulse generator having a single printed circuit board and a chip carrier |
US4632293A (en) | 1985-09-03 | 1986-12-30 | Feinstein Dov Y | Method of upgrading memory boards |
US4696525A (en) * | 1985-12-13 | 1987-09-29 | Amp Incorporated | Socket for stacking integrated circuit packages |
US4763188A (en) | 1986-08-08 | 1988-08-09 | Thomas Johnson | Packaging system for multiple semiconductor devices |
DE3677601D1 (de) | 1986-08-22 | 1991-03-28 | Ibm Deutschland | Integriertes verdrahtungssystem fuer sehr hochintegrierte schaltungen. |
KR970003915B1 (ko) | 1987-06-24 | 1997-03-22 | 미다 가쓰시게 | 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈 |
US5138438A (en) | 1987-06-24 | 1992-08-11 | Akita Electronics Co. Ltd. | Lead connections means for stacked tab packaged IC chips |
JPS6480032A (en) | 1987-09-21 | 1989-03-24 | Hitachi Maxell | Semiconductor device and manufacture thereof |
US5107586A (en) | 1988-09-27 | 1992-04-28 | General Electric Company | Method for interconnecting a stack of integrated circuits at a very high density |
US5200362A (en) | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
US5182632A (en) * | 1989-11-22 | 1993-01-26 | Tactical Fabs, Inc. | High density multichip package with interconnect structure and heatsink |
US5191404A (en) | 1989-12-20 | 1993-03-02 | Digital Equipment Corporation | High density memory array packaging |
US5065227A (en) | 1990-06-04 | 1991-11-12 | International Business Machines Corporation | Integrated circuit packaging using flexible substrate |
US5241456A (en) | 1990-07-02 | 1993-08-31 | General Electric Company | Compact high density interconnect structure |
US5377077A (en) | 1990-08-01 | 1994-12-27 | Staktek Corporation | Ultra high density integrated circuit packages method and apparatus |
US5262594A (en) | 1990-10-12 | 1993-11-16 | Compaq Computer Corporation | Multilayer rigid-flex printed circuit boards for use in infrared reflow oven and method for assembling same |
US5130894A (en) | 1990-11-26 | 1992-07-14 | At&T Bell Laboratories | Three-dimensional circuit modules |
US5311401A (en) | 1991-07-09 | 1994-05-10 | Hughes Aircraft Company | Stacked chip assembly and manufacturing method therefor |
US5239447A (en) | 1991-09-13 | 1993-08-24 | International Business Machines Corporation | Stepped electronic device package |
US5128831A (en) | 1991-10-31 | 1992-07-07 | Micron Technology, Inc. | High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias |
JPH05185777A (ja) | 1992-01-08 | 1993-07-27 | Ryoden Kasei Co Ltd | Icカード |
US5311407A (en) | 1992-04-30 | 1994-05-10 | Siemens Components, Inc. | Printed circuit based for mounted semiconductors and other electronic components |
US5285352A (en) | 1992-07-15 | 1994-02-08 | Motorola, Inc. | Pad array semiconductor device with thermal conductor and process for making the same |
US5313366A (en) | 1992-08-12 | 1994-05-17 | International Business Machines Corporation | Direct chip attach module (DCAM) |
JPH0679990A (ja) | 1992-09-04 | 1994-03-22 | Mitsubishi Electric Corp | Icメモリカード |
KR100280762B1 (ko) | 1992-11-03 | 2001-03-02 | 비센트 비.인그라시아 | 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 |
US5418688A (en) | 1993-03-29 | 1995-05-23 | Motorola, Inc. | Cardlike electronic device |
US5455740A (en) | 1994-03-07 | 1995-10-03 | Staktek Corporation | Bus communication system for stacked high density integrated circuit packages |
US5652462A (en) | 1993-04-05 | 1997-07-29 | Matsushita Electric Industrial Co., Ltd. | Multilevel semiconductor integrated circuit device |
US5412538A (en) | 1993-07-19 | 1995-05-02 | Cordata, Inc. | Space-saving memory module |
US5400904C1 (en) | 1993-10-15 | 2001-01-16 | Murphy R H Co Inc | Tray for ball terminal integrated circuits |
US5498906A (en) | 1993-11-17 | 1996-03-12 | Staktek Corporation | Capacitive coupling configuration for an intergrated circuit package |
JP2541487B2 (ja) | 1993-11-29 | 1996-10-09 | 日本電気株式会社 | 半導体装置パッケ―ジ |
US5492223A (en) | 1994-02-04 | 1996-02-20 | Motorola, Inc. | Interlocking and invertible semiconductor device tray and test contactor mating thereto |
KR0134648B1 (ko) | 1994-06-09 | 1998-04-20 | 김광호 | 노이즈가 적은 적층 멀티칩 패키지 |
JP2571021B2 (ja) | 1994-08-05 | 1997-01-16 | 日本電気株式会社 | 半導体装置の接続アダプタ及び実装構造 |
US5579207A (en) | 1994-10-20 | 1996-11-26 | Hughes Electronics | Three-dimensional integrated circuit stacking |
KR0147259B1 (ko) | 1994-10-27 | 1998-08-01 | 김광호 | 적층형 패키지 및 그 제조방법 |
US5636745A (en) | 1994-10-27 | 1997-06-10 | Illinois Tool Works Inc. | Tray for a component and an apparatus for accurately placing a component within the tray |
KR0137826B1 (ko) * | 1994-11-15 | 1998-04-28 | 문정환 | 반도체 디바이스 패키지 방법 및 디바이스 패키지 |
US6614110B1 (en) | 1994-12-22 | 2003-09-02 | Benedict G Pace | Module with bumps for connection and support |
US5701233A (en) | 1995-01-23 | 1997-12-23 | Irvine Sensors Corporation | Stackable modules and multimodular assemblies |
US5819394A (en) | 1995-02-22 | 1998-10-13 | Transition Automation, Inc. | Method of making board matched nested support fixture |
US5783870A (en) | 1995-03-16 | 1998-07-21 | National Semiconductor Corporation | Method for connecting packages of a stacked ball grid array structure |
US5514907A (en) | 1995-03-21 | 1996-05-07 | Simple Technology Incorporated | Apparatus for stacking semiconductor chips |
JP2725637B2 (ja) | 1995-05-31 | 1998-03-11 | 日本電気株式会社 | 電子回路装置およびその製造方法 |
US5810609A (en) | 1995-08-28 | 1998-09-22 | Tessera, Inc. | Socket for engaging bump leads on a microelectronic device and methods therefor |
US5790378A (en) | 1995-09-22 | 1998-08-04 | National Semiconductor Corporation | High density integrated circuit package including interposer |
US5739581A (en) | 1995-11-17 | 1998-04-14 | National Semiconductor Corporation | High density integrated circuit package assembly with a heatsink between stacked dies |
KR0184076B1 (ko) | 1995-11-28 | 1999-03-20 | 김광호 | 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지 |
US5754408A (en) * | 1995-11-29 | 1998-05-19 | Mitsubishi Semiconductor America, Inc. | Stackable double-density integrated circuit assemblies |
US5757079A (en) | 1995-12-21 | 1998-05-26 | International Business Machines Corporation | Method for repairing defective electrical connections on multi-layer thin film (MLTF) electronic packages and the resulting MLTF structure |
JPH09214097A (ja) * | 1996-02-06 | 1997-08-15 | Toshiba Corp | プリント回路基板 |
JPH09245926A (ja) | 1996-03-08 | 1997-09-19 | Shin Etsu Polymer Co Ltd | ヒートシールコネクタの製造方法 |
TW338180B (en) * | 1996-03-29 | 1998-08-11 | Mitsubishi Electric Corp | Semiconductor and its manufacturing method |
US5784260A (en) | 1996-05-29 | 1998-07-21 | International Business Machines Corporation | Structure for constraining the flow of encapsulant applied to an I/C chip on a substrate |
US5748452A (en) | 1996-07-23 | 1998-05-05 | International Business Machines Corporation | Multi-electronic device package |
JP3549340B2 (ja) | 1996-08-30 | 2004-08-04 | 新日本製鐵株式会社 | バンプ形成方法及びその装置 |
DE19639025C2 (de) | 1996-09-23 | 1999-10-28 | Siemens Ag | Chipmodul und Verfahren zur Herstellung eines Chipmoduls |
JPH10173122A (ja) | 1996-12-06 | 1998-06-26 | Mitsubishi Electric Corp | メモリモジュール |
US7149095B2 (en) * | 1996-12-13 | 2006-12-12 | Tessera, Inc. | Stacked microelectronic assemblies |
US6049972A (en) | 1997-03-04 | 2000-04-18 | Tessera, Inc. | Universal unit strip/carrier frame assembly and methods |
US6028352A (en) | 1997-06-13 | 2000-02-22 | Irvine Sensors Corporation | IC stack utilizing secondary leadframes |
US6014316A (en) | 1997-06-13 | 2000-01-11 | Irvine Sensors Corporation | IC stack utilizing BGA contacts |
US6107683A (en) | 1997-06-20 | 2000-08-22 | Substrate Technologies Incorporated | Sequentially built integrated circuit package |
JPH1197619A (ja) | 1997-07-25 | 1999-04-09 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法と実装方法 |
US5982633A (en) | 1997-08-20 | 1999-11-09 | Compaq Computer Corporation | Opposed ball grid array mounting |
JP2870528B1 (ja) | 1997-10-01 | 1999-03-17 | 日本電気株式会社 | 3次元メモリモジュール |
CA2218307C (en) | 1997-10-10 | 2006-01-03 | Gennum Corporation | Three dimensional packaging configuration for multi-chip module assembly |
JP3120763B2 (ja) * | 1997-11-12 | 2000-12-25 | 日本電気株式会社 | 差動増幅器 |
US5869353A (en) * | 1997-11-17 | 1999-02-09 | Dense-Pac Microsystems, Inc. | Modular panel stacking process |
US5910885A (en) | 1997-12-03 | 1999-06-08 | White Electronic Designs Corporation | Electronic stack module |
US6222739B1 (en) * | 1998-01-20 | 2001-04-24 | Viking Components | High-density computer module with stacked parallel-plane packaging |
US6828666B1 (en) * | 1998-03-21 | 2004-12-07 | Advanced Micro Devices, Inc. | Low inductance power distribution system for an integrated circuit chip |
KR100266693B1 (ko) | 1998-05-30 | 2000-09-15 | 김영환 | 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법 |
US6428650B1 (en) | 1998-06-23 | 2002-08-06 | Amerasia International Technology, Inc. | Cover for an optical device and method for making same |
KR100509874B1 (ko) | 1998-07-01 | 2005-08-25 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 제조 방법 |
JP2000031617A (ja) | 1998-07-10 | 2000-01-28 | Hitachi Ltd | メモリモジュールおよびその製造方法 |
US6313522B1 (en) | 1998-08-28 | 2001-11-06 | Micron Technology, Inc. | Semiconductor structure having stacked semiconductor devices |
US6618267B1 (en) | 1998-09-22 | 2003-09-09 | International Business Machines Corporation | Multi-level electronic package and method for making same |
US6160718A (en) | 1998-12-08 | 2000-12-12 | Viking Components | Multi-chip package with stacked chips and interconnect bumps |
US6081429A (en) | 1999-01-20 | 2000-06-27 | Micron Technology, Inc. | Test interposer for use with ball grid array packages assemblies and ball grid array packages including same and methods |
US6214640B1 (en) | 1999-02-10 | 2001-04-10 | Tessera, Inc. | Method of manufacturing a plurality of semiconductor packages |
US6313998B1 (en) * | 1999-04-02 | 2001-11-06 | Legacy Electronics, Inc. | Circuit board assembly having a three dimensional array of integrated circuit packages |
US6222737B1 (en) * | 1999-04-23 | 2001-04-24 | Dense-Pac Microsystems, Inc. | Universal package and method of forming the same |
US6208526B1 (en) * | 1999-07-23 | 2001-03-27 | Motorola, Inc. | Mounting multiple substrate frame and leadless surface mountable assembly using same |
JP2001053243A (ja) * | 1999-08-06 | 2001-02-23 | Hitachi Ltd | 半導体記憶装置とメモリモジュール |
JP2001062995A (ja) | 1999-08-30 | 2001-03-13 | Minami Kk | スクリーン印刷機 |
US6329220B1 (en) * | 1999-11-23 | 2001-12-11 | Micron Technology, Inc. | Packages for semiconductor die |
US6388335B1 (en) | 1999-12-14 | 2002-05-14 | Atmel Corporation | Integrated circuit package formed at a wafer level |
JP3681155B2 (ja) | 1999-12-22 | 2005-08-10 | 新光電気工業株式会社 | 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法 |
US6545868B1 (en) * | 2000-03-13 | 2003-04-08 | Legacy Electronics, Inc. | Electronic module having canopy-type carriers |
US7247932B1 (en) * | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
US6683377B1 (en) * | 2000-05-30 | 2004-01-27 | Amkor Technology, Inc. | Multi-stacked memory package |
DE10029259A1 (de) | 2000-06-14 | 2001-12-20 | Orient Semiconductor Elect Ltd | Verbesserte Struktur eines Stapelmoduls für Chips |
US6404043B1 (en) | 2000-06-21 | 2002-06-11 | Dense-Pac Microsystems, Inc. | Panel stacking of BGA devices to form three-dimensional modules |
US6320757B1 (en) | 2000-07-12 | 2001-11-20 | Advanced Semiconductor Engineering, Inc. | Electronic package |
US6445591B1 (en) | 2000-08-10 | 2002-09-03 | Nortel Networks Limited | Multilayer circuit board |
US6665194B1 (en) | 2000-11-09 | 2003-12-16 | International Business Machines Corporation | Chip package having connectors on at least two sides |
US6543347B2 (en) | 2001-01-10 | 2003-04-08 | International Business Machines Corporation | Apparatus for displacing an article during screening |
US6559539B2 (en) | 2001-01-24 | 2003-05-06 | Hsiu Wen Tu | Stacked package structure of image sensor |
JP2002305284A (ja) | 2001-02-05 | 2002-10-18 | Mitsubishi Electric Corp | 半導体装置積層構造体 |
SG100635A1 (en) | 2001-03-09 | 2003-12-26 | Micron Technology Inc | Die support structure |
US6627984B2 (en) | 2001-07-24 | 2003-09-30 | Dense-Pac Microsystems, Inc. | Chip stack with differing chip package types |
US7323767B2 (en) * | 2002-04-25 | 2008-01-29 | Micron Technology, Inc. | Standoffs for centralizing internals in packaging process |
KR20040022063A (ko) | 2002-09-06 | 2004-03-11 | 주식회사 유니세미콘 | 스택 패키지 및 그 제조방법 |
-
2000
- 2000-10-16 US US09/688,500 patent/US6713854B1/en not_active Expired - Lifetime
-
2001
- 2001-10-16 CN CNA01820628XA patent/CN1483302A/zh active Pending
- 2001-10-16 AU AU2002213294A patent/AU2002213294A1/en not_active Abandoned
- 2001-10-16 WO PCT/US2001/032329 patent/WO2002034021A2/en active Search and Examination
- 2001-10-16 EP EP01981664A patent/EP1329143A2/en not_active Withdrawn
- 2001-10-16 JP JP2002537091A patent/JP4190279B2/ja not_active Expired - Fee Related
- 2001-10-16 KR KR1020037005310A patent/KR100645861B1/ko not_active IP Right Cessation
-
2003
- 2003-06-27 JP JP2003185911A patent/JP2004165617A/ja active Pending
- 2003-08-26 US US10/648,029 patent/US7405471B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004165617A (ja) | 2004-06-10 |
KR20030071764A (ko) | 2003-09-06 |
US6713854B1 (en) | 2004-03-30 |
CN1483302A (zh) | 2004-03-17 |
EP1329143A2 (en) | 2003-07-23 |
US7405471B2 (en) | 2008-07-29 |
WO2002034021A2 (en) | 2002-04-25 |
KR100645861B1 (ko) | 2006-11-14 |
WO2002034021A3 (en) | 2002-09-06 |
JP2004519843A (ja) | 2004-07-02 |
AU2002213294A1 (en) | 2002-04-29 |
US20040108590A1 (en) | 2004-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4190279B2 (ja) | キャリアベースの電子モジュール | |
US6487078B2 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
US6545868B1 (en) | Electronic module having canopy-type carriers | |
US7309914B2 (en) | Inverted CSP stacking system and method | |
US6313998B1 (en) | Circuit board assembly having a three dimensional array of integrated circuit packages | |
JP2002151648A (ja) | 半導体モジュール | |
US8958214B2 (en) | Motherboard assembly for interconnecting and distributing signals and power | |
JP2003133518A (ja) | 半導体モジュール | |
US20060138630A1 (en) | Stacked ball grid array packages | |
US6540525B1 (en) | High I/O stacked modules for integrated circuits | |
JP3247634B2 (ja) | 半導体デバイス・パッケージ及び組み立て方法 | |
JP2000031617A (ja) | メモリモジュールおよびその製造方法 | |
JP2003078109A (ja) | 積層型メモリ装置 | |
JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
KR0163868B1 (ko) | 단차가 형성된 회로 기판 및 이를 이용한 고밀도 실장형 반도체 모듈 | |
US20070158821A1 (en) | Managed memory component | |
JP3064379U (ja) | 集積回路パッケ―ジ立体組立構造 | |
JPH11260959A (ja) | 半導体パッケージ | |
GB2299891A (en) | Integrated circuit packages | |
EP0820643A1 (en) | Integrated circuit packages |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061218 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070418 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070717 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070724 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070817 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070824 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070912 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080820 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080916 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |