JP2571021B2 - 半導体装置の接続アダプタ及び実装構造 - Google Patents
半導体装置の接続アダプタ及び実装構造Info
- Publication number
- JP2571021B2 JP2571021B2 JP6184385A JP18438594A JP2571021B2 JP 2571021 B2 JP2571021 B2 JP 2571021B2 JP 6184385 A JP6184385 A JP 6184385A JP 18438594 A JP18438594 A JP 18438594A JP 2571021 B2 JP2571021 B2 JP 2571021B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- adapter
- connection terminal
- semiconductor device
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の接続アダプ
タ及び実装構造に係り、特に半導体記憶素子などの複数
の半導体装置を接続するための接続アダプタ及びその接
続アダプタを使用して複数の半導体装置を積層実装した
実装構造に関する。
タ及び実装構造に係り、特に半導体記憶素子などの複数
の半導体装置を接続するための接続アダプタ及びその接
続アダプタを使用して複数の半導体装置を積層実装した
実装構造に関する。
【０００２】
【従来の技術】従来の半導体装置の実装構造には、プリ
ント基板上に平面的に複数の半導体装置を直接に配置す
る構造があり、また、半導体装置をモジュール化しコネ
クタを介して実装する構造などがある。
ント基板上に平面的に複数の半導体装置を直接に配置す
る構造があり、また、半導体装置をモジュール化しコネ
クタを介して実装する構造などがある。
【０００３】
【発明が解決しようとする課題】しかるに、上記のプリ
ント基板上に平面的に複数の半導体装置を直接に配置す
る、前者の従来の実装構造は、実装しようとする半導体
装置の数が増えれば増えるほどプリント基板の面積が必
要となるため、プリント基板の面積に制約がある通常の
実装構造では、高集積化に限度がある。
ント基板上に平面的に複数の半導体装置を直接に配置す
る、前者の従来の実装構造は、実装しようとする半導体
装置の数が増えれば増えるほどプリント基板の面積が必
要となるため、プリント基板の面積に制約がある通常の
実装構造では、高集積化に限度がある。
【０００４】一方、上記の半導体装置をモジュール化し
コネクタを介して実装する後者の従来の実装構造では、
高密度実装としての効果はあるが、モジュール化及びコ
ネクタの使用による大幅なコストアップのため、経済的
でないという問題がある。
コネクタを介して実装する後者の従来の実装構造では、
高密度実装としての効果はあるが、モジュール化及びコ
ネクタの使用による大幅なコストアップのため、経済的
でないという問題がある。
【０００５】そこで、従来より半導体チップを内蔵する
パッケージの上面から側面を介して下面にまで延在する
帯状で断面コ字状の接続端子を一定間隔で配置し、か
つ、その接続端子の一部をパッケージ内を貫通して半導
体チップにボンディングワイヤを介して電気的に接続す
るように半導体装置を構成し、この半導体装置をプリン
ト基板上に載置すると共に同じ構造の半導体装置を上部
に積層することにより、それぞれの接続端子を互いに当
接接続し、多数の半導体装置をプリント基板上に立体的
に実装し、多数の半導体装置を実装しても、プリント基
板上の実装面積を減少するようにした半導体装置が知ら
れている（特開昭６３−１８２８４５号公報）。
パッケージの上面から側面を介して下面にまで延在する
帯状で断面コ字状の接続端子を一定間隔で配置し、か
つ、その接続端子の一部をパッケージ内を貫通して半導
体チップにボンディングワイヤを介して電気的に接続す
るように半導体装置を構成し、この半導体装置をプリン
ト基板上に載置すると共に同じ構造の半導体装置を上部
に積層することにより、それぞれの接続端子を互いに当
接接続し、多数の半導体装置をプリント基板上に立体的
に実装し、多数の半導体装置を実装しても、プリント基
板上の実装面積を減少するようにした半導体装置が知ら
れている（特開昭６３−１８２８４５号公報）。
【０００６】しかし、この従来の半導体装置では、内部
にデバイス選択信号を発生する回路を有しており、外形
や内部回路などをすべて実装のために新規な構成とする
必要があり、汎用性が無く、コスト的にも不利であると
いう問題がある。
にデバイス選択信号を発生する回路を有しており、外形
や内部回路などをすべて実装のために新規な構成とする
必要があり、汎用性が無く、コスト的にも不利であると
いう問題がある。
【０００７】本発明は以上の点に鑑みなされたもので、
半導体装置を回路基板上に高密度実装し得る半導体装置
の接続アダプタ及びこの接続アダプタを用いた実装構造
を提供することを目的とする。
半導体装置を回路基板上に高密度実装し得る半導体装置
の接続アダプタ及びこの接続アダプタを用いた実装構造
を提供することを目的とする。
【０００８】また、本発明の他の目的は、汎用的なタイ
プの半導体装置を高密度に実装し得る半導体装置の接続
アダプタ及びその実装構造を提供することにある。
プの半導体装置を高密度に実装し得る半導体装置の接続
アダプタ及びその実装構造を提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置の接
続アダプタは上記の目的を達成するため、実装対象の半
導体装置のパッケージと対応した形状寸法のアダプタ本
体と、実装対象の半導体装置の端子の寸法及び配置間隔
に対応した寸法及び間隔でアダプタ本体の側面に配置固
定されると共に、一端がアダプタ本体の下面よりも下方
に突き出た第１の接続端子と、一端が第１の接続端子が
固定されたアダプタ本体の同じ側面に固定され、一端が
アダプタ本体の側面から上面に延在し、上面上で屈曲し
た後アダプタ本体の別の側面を介してアダプタ本体の下
面よりも所定距離下方に突き出た他端を有する形状の第
２の接続端子とを少なくとも有する構成とし、更にはこ
れに加えてアダプタ本体の側面において第２の接続端子
と同位置に固定され、一端がアダプタ本体の下面よりも
下方に突き出た第３の接続端子と、第２の接続端子と第
３の接続端子との間を絶縁する絶縁部とを有する構成と
したものである。
続アダプタは上記の目的を達成するため、実装対象の半
導体装置のパッケージと対応した形状寸法のアダプタ本
体と、実装対象の半導体装置の端子の寸法及び配置間隔
に対応した寸法及び間隔でアダプタ本体の側面に配置固
定されると共に、一端がアダプタ本体の下面よりも下方
に突き出た第１の接続端子と、一端が第１の接続端子が
固定されたアダプタ本体の同じ側面に固定され、一端が
アダプタ本体の側面から上面に延在し、上面上で屈曲し
た後アダプタ本体の別の側面を介してアダプタ本体の下
面よりも所定距離下方に突き出た他端を有する形状の第
２の接続端子とを少なくとも有する構成とし、更にはこ
れに加えてアダプタ本体の側面において第２の接続端子
と同位置に固定され、一端がアダプタ本体の下面よりも
下方に突き出た第３の接続端子と、第２の接続端子と第
３の接続端子との間を絶縁する絶縁部とを有する構成と
したものである。
【００１０】また、本発明の実装構造は、上記の目的を
達成するため、上記の接続アダプタの下部に、端子が少
なくとも第１の接続端子に接続された第１の半導体装置
を実装し、接続アダプタの上部に、端子が第１又は第２
の接続端子に接続された第２の半導体装置を実装し、第
２の接続端子の他端を回路基板上に接続した構造であ
る。
達成するため、上記の接続アダプタの下部に、端子が少
なくとも第１の接続端子に接続された第１の半導体装置
を実装し、接続アダプタの上部に、端子が第１又は第２
の接続端子に接続された第２の半導体装置を実装し、第
２の接続端子の他端を回路基板上に接続した構造であ
る。
【００１１】
【作用】本発明では接続アダプタの下部と上部にそれぞ
れ第１及び第２の半導体装置を実装することにより、第
１の半導体装置の端子が接続アダプタの第１及び第３の
接続端子のうち少なくとも第１の接続端子に接続され、
また、第２の半導体装置の端子が接続アダプタの第１又
は第２の接続端子に接続されるとともに、第２の接続端
子の他端が回路基板に接続されるため、第１及び第２の
半導体装置の共通接続可能な端子は接続アダプタの第１
の接続端子を介して共通接続され、また独立して接続す
べき端子は接続アダプタの第２の接続端子を介して直接
に回路基板に接続できる。
れ第１及び第２の半導体装置を実装することにより、第
１の半導体装置の端子が接続アダプタの第１及び第３の
接続端子のうち少なくとも第１の接続端子に接続され、
また、第２の半導体装置の端子が接続アダプタの第１又
は第２の接続端子に接続されるとともに、第２の接続端
子の他端が回路基板に接続されるため、第１及び第２の
半導体装置の共通接続可能な端子は接続アダプタの第１
の接続端子を介して共通接続され、また独立して接続す
べき端子は接続アダプタの第２の接続端子を介して直接
に回路基板に接続できる。
【００１２】また、本発明では、第１及び第２の半導体
装置の共通接続可能な端子は接続アダプタの第１の接続
端子を介して共通接続され、また独立して接続すべき端
子は接続アダプタの第２の接続端子を介して直接に回路
基板に接続されるため、既存の表面実装タイプの実装す
る半導体装置の構成の変更が不要にできる。
装置の共通接続可能な端子は接続アダプタの第１の接続
端子を介して共通接続され、また独立して接続すべき端
子は接続アダプタの第２の接続端子を介して直接に回路
基板に接続されるため、既存の表面実装タイプの実装す
る半導体装置の構成の変更が不要にできる。
【００１３】更に、本発明では接続アダプタに第３の接
続端子を有することにより、接続アダプタの下部に位置
する半導体装置の端子と第３の接続端子とが接続され
る。
続端子を有することにより、接続アダプタの下部に位置
する半導体装置の端子と第３の接続端子とが接続され
る。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明になる半導体装置の接続アダ
プタの一実施例の外観図を示す。同図において、接続ア
ダプタ１は、実装の対象となる半導体装置として、集積
回路化された半導体記憶素子のパッケージに対応する外
形寸法の薄板状のアダプタ本体２と、このアダプタ本体
２の側面に固定された複数の接続端子３Ａと、それぞれ
単一の接続端子３Ｂ及び３Ｃと、接続端子３Ｂ及び３Ｃ
の間を絶縁する絶縁部４とから構成されている。
て説明する。図１は本発明になる半導体装置の接続アダ
プタの一実施例の外観図を示す。同図において、接続ア
ダプタ１は、実装の対象となる半導体装置として、集積
回路化された半導体記憶素子のパッケージに対応する外
形寸法の薄板状のアダプタ本体２と、このアダプタ本体
２の側面に固定された複数の接続端子３Ａと、それぞれ
単一の接続端子３Ｂ及び３Ｃと、接続端子３Ｂ及び３Ｃ
の間を絶縁する絶縁部４とから構成されている。
【００１５】アダプタ本体２の高さ（厚さ）寸法は、半
導体記憶素子を実装したときに、半導体記憶素子の端子
と接続端子３Ａ、３Ｂ及び３Ｃとが接続されるように、
できるだけ薄く形成されている。接続端子３Ａ、３Ｂ及
び３Ｃは、それぞれ実装の対象となる半導体記憶素子の
端子間隔と等しい間隔でアダプタ本体２に配置されてい
る。
導体記憶素子を実装したときに、半導体記憶素子の端子
と接続端子３Ａ、３Ｂ及び３Ｃとが接続されるように、
できるだけ薄く形成されている。接続端子３Ａ、３Ｂ及
び３Ｃは、それぞれ実装の対象となる半導体記憶素子の
端子間隔と等しい間隔でアダプタ本体２に配置されてい
る。
【００１６】また、複数の接続端子３Ａはそれぞれ断面
がほぼＪ字状で、そのほぼ中央部分に設けられた突設部
３１がアダプタ本体２の側面に固定され、その上部３２
は下面がアダプタ本体２の上面に当接するように屈曲さ
れ、かつ、湾曲された下部３３はアダプタ本体２の側面
よりも下方向へ突き出た構成とされている。
がほぼＪ字状で、そのほぼ中央部分に設けられた突設部
３１がアダプタ本体２の側面に固定され、その上部３２
は下面がアダプタ本体２の上面に当接するように屈曲さ
れ、かつ、湾曲された下部３３はアダプタ本体２の側面
よりも下方向へ突き出た構成とされている。
【００１７】この突き出た部分の長さは、接続対象の半
導体記憶素子のパッケージ上面から端子までの長さに対
応する。また、接続端子３Ａはそれぞれ実装対象の半導
体記憶素子のアドレス端子などの接続対象の端子に対応
してアダプタ本体２の対向する両側面にそれぞれ複数個
配置されている。
導体記憶素子のパッケージ上面から端子までの長さに対
応する。また、接続端子３Ａはそれぞれ実装対象の半導
体記憶素子のアドレス端子などの接続対象の端子に対応
してアダプタ本体２の対向する両側面にそれぞれ複数個
配置されている。
【００１８】接続端子３Ｂは、アダプタ本体１の側面か
ら上面に伸び、更にアダプタ本体１の上面上で９０°折
り曲げられた後、アダプタ本体１の別の空いている側面
を介して下方に伸びた形状とされており、更にその一端
は３４で示す如く外側に９０°折り曲げられている。こ
の接続端子３Ｂのアダプタ本体２の下方に伸びた長さＬ
は、接続対象の半導体記憶素子のパッケージの高さ（厚
さ）に対応して定められる。
ら上面に伸び、更にアダプタ本体１の上面上で９０°折
り曲げられた後、アダプタ本体１の別の空いている側面
を介して下方に伸びた形状とされており、更にその一端
は３４で示す如く外側に９０°折り曲げられている。こ
の接続端子３Ｂのアダプタ本体２の下方に伸びた長さＬ
は、接続対象の半導体記憶素子のパッケージの高さ（厚
さ）に対応して定められる。
【００１９】また、接続端子３Ｃは、アダプタ本体２の
側面において、接続端子３Ｂの他端と同位置にその一端
が配置固定されており、その断面がほぼＪ字状で、湾曲
された他端が接続端子３Ａの下部３３と同様に、アダプ
タ本体２の側面よりも下方向へ突き出た構成とされてい
る。
側面において、接続端子３Ｂの他端と同位置にその一端
が配置固定されており、その断面がほぼＪ字状で、湾曲
された他端が接続端子３Ａの下部３３と同様に、アダプ
タ本体２の側面よりも下方向へ突き出た構成とされてい
る。
【００２０】この突き出た部分の長さは、接続対象の半
導体記憶素子のパッケージ上面から素子選択用端子まで
の長さに対応する。更に、接続端子３Ｃの一端と接続端
子３Ｂの他端との間のアダプタ本体２の側面には、絶縁
部４が形成され、接続端子３Ｃと３Ｂとを絶縁してい
る。
導体記憶素子のパッケージ上面から素子選択用端子まで
の長さに対応する。更に、接続端子３Ｃの一端と接続端
子３Ｂの他端との間のアダプタ本体２の側面には、絶縁
部４が形成され、接続端子３Ｃと３Ｂとを絶縁してい
る。
【００２１】次に、本発明になる実装構造の一実施例に
ついて図２と共に説明する。図２は本発明になる実装構
造の一実施例の斜視図を示す。同図中、図１と同一構成
部分には同一符号を付し、その説明を省略する。図２に
おいて、接続アダプタ１の下部と上部のそれぞれに半導
体記憶素子５及び６がそれぞれ積層実装されている。
ついて図２と共に説明する。図２は本発明になる実装構
造の一実施例の斜視図を示す。同図中、図１と同一構成
部分には同一符号を付し、その説明を省略する。図２に
おいて、接続アダプタ１の下部と上部のそれぞれに半導
体記憶素子５及び６がそれぞれ積層実装されている。
【００２２】半導体記憶素子５は図示しないプリント基
板などの回路基板上に実装されており、その直方体状の
パッケージの側面に複数個の端子７Ａと単一の素子選択
用端子７Ｂとが配置されている。同様に、半導体記憶素
子６はその直方体状のパッケージの側面に、複数個の端
子８Ａと単一の素子選択用端子８Ｂとが配置されてい
る。
板などの回路基板上に実装されており、その直方体状の
パッケージの側面に複数個の端子７Ａと単一の素子選択
用端子７Ｂとが配置されている。同様に、半導体記憶素
子６はその直方体状のパッケージの側面に、複数個の端
子８Ａと単一の素子選択用端子８Ｂとが配置されてい
る。
【００２３】端子７Ａ及び８Ａはそれぞれ電源端子、グ
ランド端子、アドレス端子、データ端子及び一部の制御
端子からなり、異なる半導体記憶素子５及び６に共通に
接続可能な端子である。一方、素子選択用端子７Ｂ及び
８Ｂは、異なる半導体記憶素子５及び６それぞれにおい
て独立して使用される端子である。
ランド端子、アドレス端子、データ端子及び一部の制御
端子からなり、異なる半導体記憶素子５及び６に共通に
接続可能な端子である。一方、素子選択用端子７Ｂ及び
８Ｂは、異なる半導体記憶素子５及び６それぞれにおい
て独立して使用される端子である。
【００２４】本実施例では、回路基板上に実装された半
導体記憶素子５上に接続アダプタ１を実装し、更に接続
アダプタ１上に半導体記憶素子６を実装した構造であ
る。これにより、半導体記憶素子５及び６の各端子７Ａ
及び８Ａは、接続アダプタ１の接続端子３Ａを介して互
いに電気的に接続され、また、半導体記憶素子５の素子
選択用端子７Ｂは回路基板に直接に接続されると共に、
接続端子３Ｃに接続され、更に、半導体記憶素子６の素
子選択用端子８Ｂは、接続アダプタ１の接続端子３Ｂを
介して回路基板に接続されることとなる。
導体記憶素子５上に接続アダプタ１を実装し、更に接続
アダプタ１上に半導体記憶素子６を実装した構造であ
る。これにより、半導体記憶素子５及び６の各端子７Ａ
及び８Ａは、接続アダプタ１の接続端子３Ａを介して互
いに電気的に接続され、また、半導体記憶素子５の素子
選択用端子７Ｂは回路基板に直接に接続されると共に、
接続端子３Ｃに接続され、更に、半導体記憶素子６の素
子選択用端子８Ｂは、接続アダプタ１の接続端子３Ｂを
介して回路基板に接続されることとなる。
【００２５】なお、半導体記憶素子５の素子選択用端子
７Ｂは、接続端子３Ｃに接続する必要は特にないが、接
続端子３Ｃは接続アダプタ１を固定する目的で使用する
ため、接続するのが望ましい。
７Ｂは、接続端子３Ｃに接続する必要は特にないが、接
続端子３Ｃは接続アダプタ１を固定する目的で使用する
ため、接続するのが望ましい。
【００２６】このように、本実施例によれば、２個の半
導体記憶素子５及び６を接続アダプタ１を介して積層実
装するようにしたため、半導体記憶素子５及び６の実装
面積を、回路基板上に平面的に配置する従来の実装方法
に比し半分以下にすることができる。
導体記憶素子５及び６を接続アダプタ１を介して積層実
装するようにしたため、半導体記憶素子５及び６の実装
面積を、回路基板上に平面的に配置する従来の実装方法
に比し半分以下にすることができる。
【００２７】また、モジュール化しコネクタを介して実
装する従来方法では、モジュール化による半導体記憶素
子を実装する回路基板及びそのモジュールの組み立て費
用と、モジュール化された半導体記憶素子をメインの回
路基板に実装するためのコネクタとが必要であるが、本
実施例では接続アダプタ１を必要とするのみであるた
め、コストを低減することができる。更に、本実施例は
既存の表面実装タイプの半導体記憶素子５及び６の構成
の変更が不要であるため、汎用性がある。
装する従来方法では、モジュール化による半導体記憶素
子を実装する回路基板及びそのモジュールの組み立て費
用と、モジュール化された半導体記憶素子をメインの回
路基板に実装するためのコネクタとが必要であるが、本
実施例では接続アダプタ１を必要とするのみであるた
め、コストを低減することができる。更に、本実施例は
既存の表面実装タイプの半導体記憶素子５及び６の構成
の変更が不要であるため、汎用性がある。
【００２８】なお、本発明は上記の実施例に限定される
ものではなく、例えば半導体記憶素子を３個以上実装す
ることも接続アダプタ１の接続端子３Ｂの形状を変更す
ることで可能である。図３は半導体記憶素子を３個実装
したときの、本発明実装構造の他の実施例の斜視図で、
図２と同一構成部分には同一符号を付し、その説明を省
略する。
ものではなく、例えば半導体記憶素子を３個以上実装す
ることも接続アダプタ１の接続端子３Ｂの形状を変更す
ることで可能である。図３は半導体記憶素子を３個実装
したときの、本発明実装構造の他の実施例の斜視図で、
図２と同一構成部分には同一符号を付し、その説明を省
略する。
【００２９】図３において、半導体記憶素子６の上部に
接続アダプタ１′が実装され、更に接続アダプタ１′の
上部に３個目の半導体記憶素子９が実装されている。接
続アダプタ１′は、接続アダプタ１と同様に、アダプタ
本体２′の側面に複数の接続端子３Ａ′が固定され、そ
れぞれ単一の接続端子３Ｂ′及び３Ｃ′と、接続端子３
Ｂ′及び３Ｃ′の間を絶縁する絶縁部４′とから構成さ
れている。
接続アダプタ１′が実装され、更に接続アダプタ１′の
上部に３個目の半導体記憶素子９が実装されている。接
続アダプタ１′は、接続アダプタ１と同様に、アダプタ
本体２′の側面に複数の接続端子３Ａ′が固定され、そ
れぞれ単一の接続端子３Ｂ′及び３Ｃ′と、接続端子３
Ｂ′及び３Ｃ′の間を絶縁する絶縁部４′とから構成さ
れている。
【００３０】接続アダプタ１′は接続端子３Ａ′３Ｂ′
及び絶縁部４′が接続アダプタ１の接続端子３Ａ、３Ｃ
及び絶縁部４と同一構成であるが、接続端子３Ｂ′のア
ダプタ本体２の下方に伸びた長さが、接続対象の半導体
記憶素子のパッケージの高さ（厚さ）と接続アダプタ１
の高さとの和に対応して定められている点が異なる。
及び絶縁部４′が接続アダプタ１の接続端子３Ａ、３Ｃ
及び絶縁部４と同一構成であるが、接続端子３Ｂ′のア
ダプタ本体２の下方に伸びた長さが、接続対象の半導体
記憶素子のパッケージの高さ（厚さ）と接続アダプタ１
の高さとの和に対応して定められている点が異なる。
【００３１】これにより、半導体記憶素子９の端子１０
Ａは半導体記憶素子５及び６の各端子７Ａ及び８Ａと共
に、接続端子３Ａ′及び３Ａを介して互いに電気的に接
続され、また、半導体記憶素子９の素子選択用端子１０
Ｂは、接続アダプタ１′の接続端子３Ｂ′を介して回路
基板に接続されることとなる。
Ａは半導体記憶素子５及び６の各端子７Ａ及び８Ａと共
に、接続端子３Ａ′及び３Ａを介して互いに電気的に接
続され、また、半導体記憶素子９の素子選択用端子１０
Ｂは、接続アダプタ１′の接続端子３Ｂ′を介して回路
基板に接続されることとなる。
【００３２】なお、本発明は上記の実施例に限定される
ものではなく、例えば接続対象としては半導体記憶素子
に限らず、その他の集積回路化された半導体装置一般に
適用できるものである。また、接続アダプタの形状を変
更することにより、一般的な汎用の半導体装置であれ
ば、どのようなものでも対応可能である。
ものではなく、例えば接続対象としては半導体記憶素子
に限らず、その他の集積回路化された半導体装置一般に
適用できるものである。また、接続アダプタの形状を変
更することにより、一般的な汎用の半導体装置であれ
ば、どのようなものでも対応可能である。
【００３３】
【発明の効果】以上説明したように、本発明の接続アダ
プタ及び実装構造によれば、接続アダプタの下部と上部
に実装された第１及び第２の半導体装置の共通接続可能
な端子は接続アダプタの第１の接続端子を介して共通接
続され、また独立して接続すべき端子は接続アダプタの
第２の接続端子を介して直接に回路基板に接続できるた
め、第１及び第２の半導体装置の実装面積を、回路基板
上に平面的に配置する従来の実装方法に比し高密度実装
することができる。
プタ及び実装構造によれば、接続アダプタの下部と上部
に実装された第１及び第２の半導体装置の共通接続可能
な端子は接続アダプタの第１の接続端子を介して共通接
続され、また独立して接続すべき端子は接続アダプタの
第２の接続端子を介して直接に回路基板に接続できるた
め、第１及び第２の半導体装置の実装面積を、回路基板
上に平面的に配置する従来の実装方法に比し高密度実装
することができる。
【００３４】また、本発明によれば、モジュール化しコ
ネクタを介して実装する従来方法に比べて、モジュール
化による半導体記憶素子を実装する回路基板及びそのモ
ジュールの組み立て費用と、モジュール化された半導体
記憶素子をメインの回路基板に実装するためのコネクタ
が不要であるため、コストを低減することができる。
ネクタを介して実装する従来方法に比べて、モジュール
化による半導体記憶素子を実装する回路基板及びそのモ
ジュールの組み立て費用と、モジュール化された半導体
記憶素子をメインの回路基板に実装するためのコネクタ
が不要であるため、コストを低減することができる。
【００３５】更に、本発明によれば、既存の表面実装タ
イプの半導体記憶素子などの実装する半導体装置の構成
の変更が不要であるため、汎用性があり、また、接続ア
ダプタの形状が実装する半導体装置の形状に対応してい
るため、どのような形状の半導体装置に対しても適用で
きるため、経済的である。
イプの半導体記憶素子などの実装する半導体装置の構成
の変更が不要であるため、汎用性があり、また、接続ア
ダプタの形状が実装する半導体装置の形状に対応してい
るため、どのような形状の半導体装置に対しても適用で
きるため、経済的である。
【００３６】また、更に、本発明によれば、接続アダプ
タにアダプタ本体の側面において第２の接続端子と同位
置に固定され、一端がアダプタ本体の下面よりも下方に
突き出た第３の接続端子と、第２の接続端子と第３の接
続端子との間を絶縁する絶縁部とを設けることにより、
接続アダプタの下部に位置する半導体装置の端子と第３
の接続端子とが接続される結果、接続アダプタ全体を安
定的に固定できる。
タにアダプタ本体の側面において第２の接続端子と同位
置に固定され、一端がアダプタ本体の下面よりも下方に
突き出た第３の接続端子と、第２の接続端子と第３の接
続端子との間を絶縁する絶縁部とを設けることにより、
接続アダプタの下部に位置する半導体装置の端子と第３
の接続端子とが接続される結果、接続アダプタ全体を安
定的に固定できる。
【図１】本発明の接続アダプタの一実施例の外観図であ
る。
る。
【図２】本発明の実装構造の一実施例の斜視図である。
【図３】本発明の実装構造の他の実施例の斜視図であ
る。
る。
１、１′ 接続アダプタ ２、２′ アダプタ本体 ３Ａ、３Ａ′ 第１の接続端子 ３Ｂ、３Ｂ′ 第２の接続端子 ３Ｃ、３Ｃ′ 第３の接続端子 ４、４′ 絶縁部 ５、６、９ 半導体記憶素子 ７Ａ、８Ａ、１０Ａ 端子 ７Ｂ、８Ｂ、１０Ｂ 素子選択用端子
Claims (3)
- 【請求項１】 実装対象の半導体装置のパッケージと対
応した形状寸法のアダプタ本体と、 前記実装対象の半導体装置の端子の寸法及び配置間隔に
対応した寸法及び間隔で該アダプタ本体の側面に配置固
定されると共に、一端が該アダプタ本体の下面よりも下
方に突き出た第１の接続端子と、 一端が該第１の接続端子が固定された該アダプタ本体の
同じ側面に固定され、該一端が該アダプタ本体の側面か
ら上面に延在し、該上面上で屈曲した後該アダプタ本体
の別の側面を介して該アダプタ本体の下面よりも所定距
離下方に突き出た他端を有する形状の第２の接続端子と
を少なくとも有することを特徴とする半導体装置の接続
アダプタ。 - 【請求項２】 前記アダプタ本体の側面において前記第
２の接続端子と同位置に固定され、一端が該アダプタ本
体の下面よりも下方に突き出た第３の接続端子と、該第
２の接続端子と該第３の接続端子との間を絶縁する絶縁
部とを更に有することを特徴とする請求項１記載の半導
体装置の接続アダプタ。 - 【請求項３】 請求項１又は２記載の接続アダプタの下
部に、端子が少なくとも前記第１の接続端子に接続され
た第１の半導体装置を実装し、該接続アダプタの上部
に、端子が前記第１又は第２の接続端子に接続された第
２の半導体装置を実装し、前記第２の接続端子の他端を
回路基板上に接続したことを特徴とする実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6184385A JP2571021B2 (ja) | 1994-08-05 | 1994-08-05 | 半導体装置の接続アダプタ及び実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6184385A JP2571021B2 (ja) | 1994-08-05 | 1994-08-05 | 半導体装置の接続アダプタ及び実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0851183A JPH0851183A (ja) | 1996-02-20 |
| JP2571021B2 true JP2571021B2 (ja) | 1997-01-16 |
Family
ID=16152264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6184385A Expired - Lifetime JP2571021B2 (ja) | 1994-08-05 | 1994-08-05 | 半導体装置の接続アダプタ及び実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2571021B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19933265A1 (de) | 1999-07-15 | 2001-02-01 | Siemens Ag | TSOP-Speicherchipgehäuseanordnung |
| US6713854B1 (en) | 2000-10-16 | 2004-03-30 | Legacy Electronics, Inc | Electronic circuit module with a carrier having a mounting pad array |
| US7102892B2 (en) | 2000-03-13 | 2006-09-05 | Legacy Electronics, Inc. | Modular integrated circuit chip carrier |
| WO2002074024A2 (en) | 2001-03-14 | 2002-09-19 | Legacy Electronics, Inc. | A method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips |
-
1994
- 1994-08-05 JP JP6184385A patent/JP2571021B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0851183A (ja) | 1996-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707369B2 (en) | Power distributing box and power-device module | |
| EP0408779B1 (en) | High density semiconductor memory module | |
| US20020135982A1 (en) | Electronic module having a three dimensional array of integrated circuit packages | |
| US4085433A (en) | Method and apparatus for improving packaging density of discrete electronic components | |
| JP2571021B2 (ja) | 半導体装置の接続アダプタ及び実装構造 | |
| JPS62181610A (ja) | 電子回路内蔵ジヨイントボツクス | |
| JPH08125360A (ja) | パッケージへの給電装置 | |
| JP2737322B2 (ja) | メモリモジュール | |
| US4556266A (en) | Jumper wire material | |
| US5636997A (en) | Connection apparatus of circuit board | |
| US20030113998A1 (en) | Flex tab for use in stacking packaged integrated circuit chips | |
| EP0459442B1 (en) | Electronic component including a lead frame with built-in capacitor | |
| JPH0419788Y2 (ja) | ||
| JPH08185942A (ja) | 増設用ｉｃソケット | |
| JPH0624136Y2 (ja) | 接続端子 | |
| US6707681B2 (en) | Surface mount typed electronic circuit of small size capable of obtaining a high-Q | |
| JPH1197814A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JPH01315212A (ja) | 分岐コネクタ | |
| JP3303846B2 (ja) | 半導体モジュール及びその接続方法 | |
| JP2682152B2 (ja) | Ｉｃメモリカード | |
| TW202044678A (zh) | 具有旁路電容器的電源插入器 | |
| JP2868630B2 (ja) | 半導体パッケージの実装構造 | |
| JPS62155545A (ja) | マイクロコンピユ−タモジユ−ル | |
| JPH04355192A (ja) | Ｉｃカード | |
| JPS5911454Y2 (ja) | Ｉｃ用ソケツト |