JPH08185942A - 増設用ｉｃソケット - Google Patents
増設用ｉｃソケットInfo
- Publication number
- JPH08185942A JPH08185942A JP34021994A JP34021994A JPH08185942A JP H08185942 A JPH08185942 A JP H08185942A JP 34021994 A JP34021994 A JP 34021994A JP 34021994 A JP34021994 A JP 34021994A JP H08185942 A JPH08185942 A JP H08185942A
- Authority
- JP
- Japan
- Prior art keywords
- socket
- integrated circuit
- case
- case member
- circuit chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】
【目的】基板上に実装されているＩＣ上に、垂直方向に
重ねてＩＣを追加可能にする、増設用ＩＣソケットを提
供する。 【構成】ケース１は、内部にＩＣを挿入可能な空間を有
する枡型のケースである。ケース１の外側上面から側面
にかけては、ＩＣを実装するためのＩＣパッド２が設け
られている。ケース１の内側側面には、複数の角穴４が
形成されており、この角穴４には、導電性の板バネ３が
組み込まれている。板バネ３は、ケース内部に向けて湾
曲状に突出しており、挿入されるＩＣの端子と弾性的に
接触する。板バネ３の一部は、孔５からケース１の外側
側面に出ており、外部端子部３−１となっている。必要
に応じて外部端子部３−１とＩＣパッド２とをリード線
等で接続する。
重ねてＩＣを追加可能にする、増設用ＩＣソケットを提
供する。 【構成】ケース１は、内部にＩＣを挿入可能な空間を有
する枡型のケースである。ケース１の外側上面から側面
にかけては、ＩＣを実装するためのＩＣパッド２が設け
られている。ケース１の内側側面には、複数の角穴４が
形成されており、この角穴４には、導電性の板バネ３が
組み込まれている。板バネ３は、ケース内部に向けて湾
曲状に突出しており、挿入されるＩＣの端子と弾性的に
接触する。板バネ３の一部は、孔５からケース１の外側
側面に出ており、外部端子部３−１となっている。必要
に応じて外部端子部３−１とＩＣパッド２とをリード線
等で接続する。
Description
【０００１】
【産業上の利用分野】本発明は、基板上に実装されてい
るＩＣ上に、垂直方向に重ねてＩＣを追加可能にする、
増設用ＩＣソケットに関する。
るＩＣ上に、垂直方向に重ねてＩＣを追加可能にする、
増設用ＩＣソケットに関する。
【０００２】
【従来の技術】従来、ＩＣ等の電子部品を実装済の回路
基板に対し、設計変更、メモリ増設等の理由により、新
たにＩＣを追加する必要が生じる場合があった。
基板に対し、設計変更、メモリ増設等の理由により、新
たにＩＣを追加する必要が生じる場合があった。
【０００３】このような場合、電子部品が実装されてい
ない予備のスペース（空きスペース）が基板上にあると
きは、そのスペースにＩＣを追加実装していた。一方、
基板上に空きスペースがないときは、従来では基板上に
実装されているＩＣ上に、追加するＩＣを乗せて、この
上下のＩＣの端子を直接半田付けして行う方法がなされ
ていた。
ない予備のスペース（空きスペース）が基板上にあると
きは、そのスペースにＩＣを追加実装していた。一方、
基板上に空きスペースがないときは、従来では基板上に
実装されているＩＣ上に、追加するＩＣを乗せて、この
上下のＩＣの端子を直接半田付けして行う方法がなされ
ていた。
【０００４】ここで、図６は、従来の方法によりＩＣを
追加した場合の斜視図である。同図において、ＤＩＰ
（ｄｕａｌ−ｉｎ−ｌｉｎｅ ｐａｃｋｅｇｅ）型ＩＣ
６１は、図示しない基板上に実装されている。
追加した場合の斜視図である。同図において、ＤＩＰ
（ｄｕａｌ−ｉｎ−ｌｉｎｅ ｐａｃｋｅｇｅ）型ＩＣ
６１は、図示しない基板上に実装されている。
【０００５】このＤＩＰ型ＩＣ６１の上には、追加実装
されるＤＩＰ型ＩＣ６２が重ね付けられている。そし
て、ＤＩＰ型ＩＣ６２の各ＩＣピンとそれに対応する位
置にあるＤＩＰ型ＩＣ６１の各ＩＣピンとは、回路上、
信号が共通する場合には、そのＩＣピン同士を半田付け
して接続する。例えば、同図に示すＩＣピン６１−１と
ＩＣピン６２−１とを半田付けして接続する。一方、信
号が共通しない場合には、例えば同図に示すＩＣピン６
２−２のように、ＤＩＰ型ＩＣ６２のＩＣピンを水平方
向に伸ばすようにして曲げる。これにより、信号が共通
しない上下のＩＣピン同士を、非接続状態にする。そし
て、この水平方向に伸ばしたＩＣピンには、必要に応じ
てリード線６３を半田付けする。このリード線６３は、
そのＩＣピンが接続されるべき基板上の回路に半田付け
等して接続する。
されるＤＩＰ型ＩＣ６２が重ね付けられている。そし
て、ＤＩＰ型ＩＣ６２の各ＩＣピンとそれに対応する位
置にあるＤＩＰ型ＩＣ６１の各ＩＣピンとは、回路上、
信号が共通する場合には、そのＩＣピン同士を半田付け
して接続する。例えば、同図に示すＩＣピン６１−１と
ＩＣピン６２−１とを半田付けして接続する。一方、信
号が共通しない場合には、例えば同図に示すＩＣピン６
２−２のように、ＤＩＰ型ＩＣ６２のＩＣピンを水平方
向に伸ばすようにして曲げる。これにより、信号が共通
しない上下のＩＣピン同士を、非接続状態にする。そし
て、この水平方向に伸ばしたＩＣピンには、必要に応じ
てリード線６３を半田付けする。このリード線６３は、
そのＩＣピンが接続されるべき基板上の回路に半田付け
等して接続する。
【０００６】このように、従来では、追加するＩＣを実
装済のＩＣの上に重ねて、信号が共通する上下のＩＣピ
ン同士を全て半田付けすることで、ＩＣを追加実装でき
るようにしていた。
装済のＩＣの上に重ねて、信号が共通する上下のＩＣピ
ン同士を全て半田付けすることで、ＩＣを追加実装でき
るようにしていた。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来の方法では、実装されているＩＣ（ＤＩＰ型ＩＣ
６１）の上に重ね付けするＩＣ（ＤＩＰ型ＩＣ６２）
は、信号が共通するＩＣピンを半田付けすることで固定
しているため、特に半田付けできるＩＣピン（すなわち
信号が共通するＩＣピン）が少ない場合には、非常に不
安定な取付け状態となっていた。このため、振動や接触
等により、半田の浮き、剥がれが生じて回路の接触が断
たれる等、回路の信頼性上の問題が生じる恐れがあっ
た。
た従来の方法では、実装されているＩＣ（ＤＩＰ型ＩＣ
６１）の上に重ね付けするＩＣ（ＤＩＰ型ＩＣ６２）
は、信号が共通するＩＣピンを半田付けすることで固定
しているため、特に半田付けできるＩＣピン（すなわち
信号が共通するＩＣピン）が少ない場合には、非常に不
安定な取付け状態となっていた。このため、振動や接触
等により、半田の浮き、剥がれが生じて回路の接触が断
たれる等、回路の信頼性上の問題が生じる恐れがあっ
た。
【０００８】また、信号が共通しないＩＣピンを水平方
向に伸ばすという作業が必要であり、それによりＩＣの
ピンの並び形状が、水平、垂直方向入り混じった複雑な
形状となるため、半田付けやリード線の接続作業が一層
面倒なものとなっていた。
向に伸ばすという作業が必要であり、それによりＩＣの
ピンの並び形状が、水平、垂直方向入り混じった複雑な
形状となるため、半田付けやリード線の接続作業が一層
面倒なものとなっていた。
【０００９】本発明の課題は、基板上にＩＣを追加する
為の空きスペースが無い場合でも、基板上に実装済のＩ
Ｃの上に、複数のＩＣを簡単かつ安定的に追加可能にす
る増設用ＩＣソケットを提供することである。
為の空きスペースが無い場合でも、基板上に実装済のＩ
Ｃの上に、複数のＩＣを簡単かつ安定的に追加可能にす
る増設用ＩＣソケットを提供することである。
【００１０】
【課題を解決するための手段】以下に、本発明に係わる
増設用ＩＣソケットの構成を述べる。本発明の増設用Ｉ
Ｃソケットは、両側面に複数の接続ピンが突出した集積
回路チップを連結実装する増設用ＩＣソケットにおい
て、前記集積回路チップを内部に挿入可能な枡型ケース
部材と、該ケース部材内部に挿入される集積回路チップ
の各接続ピンに、弾性的に接触可能となるように前記ケ
ース部材内面に配設され、その一部が前記ケース部材外
面まで連通した複数の導電接触部材と、前記ケース部材
の外側上面に前記集積回路チップを実装可能に配設され
た複数の導電実装部材とから構成される。
増設用ＩＣソケットの構成を述べる。本発明の増設用Ｉ
Ｃソケットは、両側面に複数の接続ピンが突出した集積
回路チップを連結実装する増設用ＩＣソケットにおい
て、前記集積回路チップを内部に挿入可能な枡型ケース
部材と、該ケース部材内部に挿入される集積回路チップ
の各接続ピンに、弾性的に接触可能となるように前記ケ
ース部材内面に配設され、その一部が前記ケース部材外
面まで連通した複数の導電接触部材と、前記ケース部材
の外側上面に前記集積回路チップを実装可能に配設され
た複数の導電実装部材とから構成される。
【００１１】また、例えば請求項２に記載のように、前
記導電接触部材と前記導電実装部材とは通常は非接続状
態にあり、前記ケース部材の外側において導電性の線材
により互いに接続すること、あるいは所定の位置に接続
することが自在である。
記導電接触部材と前記導電実装部材とは通常は非接続状
態にあり、前記ケース部材の外側において導電性の線材
により互いに接続すること、あるいは所定の位置に接続
することが自在である。
【００１２】更に、例えば請求項３に記載のように、前
記導電接触部材と前記導電実装部材とは、前記集積回路
チップの複数の接続ピンに対応する位置に、対となって
配設されている。
記導電接触部材と前記導電実装部材とは、前記集積回路
チップの複数の接続ピンに対応する位置に、対となって
配設されている。
【００１３】そして、前記集積回路チップは、例えば請
求項４に記載のように、ＳＯＪパッケージのＩＣであ
る。ここで、本発明に係わる増設用ＩＣソケットの変形
例としての増設用ＩＣソケットは、両側面に複数の接続
ピンが突出した複数の集積回路チップを連結実装する増
設用ＩＣソケットにおいて、前記集積回路チップを内部
に挿入可能な枡型ケース部材と、該ケース部材内部に挿
入される集積回路チップの各接続ピンに、弾性的に接触
可能となるように前記ケース部材内面に配設され、その
一部が前記ケース部材外面まで連通した導電接触部材
と、前記ケース部材の外側上面に前記集積回路チップを
実装可能に配設された導電実装部材と、前記ケース部材
の外側上面から外側側面を経て内面まで一体的に配設さ
れ、前記ケース部材の外側上面に実装される集積回路チ
ップの接続ピンと前記ケース部材内部に挿入される集積
回路チップの接続ピンとを導電接続する導電連結部材と
から構成される。
求項４に記載のように、ＳＯＪパッケージのＩＣであ
る。ここで、本発明に係わる増設用ＩＣソケットの変形
例としての増設用ＩＣソケットは、両側面に複数の接続
ピンが突出した複数の集積回路チップを連結実装する増
設用ＩＣソケットにおいて、前記集積回路チップを内部
に挿入可能な枡型ケース部材と、該ケース部材内部に挿
入される集積回路チップの各接続ピンに、弾性的に接触
可能となるように前記ケース部材内面に配設され、その
一部が前記ケース部材外面まで連通した導電接触部材
と、前記ケース部材の外側上面に前記集積回路チップを
実装可能に配設された導電実装部材と、前記ケース部材
の外側上面から外側側面を経て内面まで一体的に配設さ
れ、前記ケース部材の外側上面に実装される集積回路チ
ップの接続ピンと前記ケース部材内部に挿入される集積
回路チップの接続ピンとを導電接続する導電連結部材と
から構成される。
【００１４】
【作用】本発明の請求項１から請求項４に記載の発明
は、ＩＣを追加するときに基板上に予備のスペースが無
い場合に、上述した構成の増設用ＩＣソケットを用い
て、まず基板上にある被連結対象のＩＣに、上記増設用
ＩＣソケットを被せるようにして取り付ける。このと
き、上記被連結対象のＩＣはケース内部に挿入されて、
その各接続ピンは、ケース内部に配設された各導電接触
部材と弾性的に接触する。そして、この弾性力により、
増設用ＩＣソケットは被連結対象のＩＣに固定された状
態になる。次に、追加するＩＣを導電実装部材により増
設用ＩＣソケットのケース上面に実装する。追加するＩ
Ｃが複数ある場合は、上記ケース上面に実装されたＩＣ
に対し、更に別の増設用ＩＣソケットを取り付ける。こ
のように、増設用ＩＣソケットは、複数段積み重ねるこ
とができる。この状態では、上下に積み重なった各ＩＣ
の接続ピンは、非接続状態である。そして、必要に応じ
て、ケース部材外面まで連通した導電接触部材の一部と
導電実装部材とを導電性の線材により接続することで、
上下に積み重なった各ＩＣにおいての対応する各接続ピ
ン同士を、接続することができる。あるいは、導電性の
線材を、導電実装部材から基板上に直接接続すること
で、接続ピンを対応する回路に接続できる。
は、ＩＣを追加するときに基板上に予備のスペースが無
い場合に、上述した構成の増設用ＩＣソケットを用い
て、まず基板上にある被連結対象のＩＣに、上記増設用
ＩＣソケットを被せるようにして取り付ける。このと
き、上記被連結対象のＩＣはケース内部に挿入されて、
その各接続ピンは、ケース内部に配設された各導電接触
部材と弾性的に接触する。そして、この弾性力により、
増設用ＩＣソケットは被連結対象のＩＣに固定された状
態になる。次に、追加するＩＣを導電実装部材により増
設用ＩＣソケットのケース上面に実装する。追加するＩ
Ｃが複数ある場合は、上記ケース上面に実装されたＩＣ
に対し、更に別の増設用ＩＣソケットを取り付ける。こ
のように、増設用ＩＣソケットは、複数段積み重ねるこ
とができる。この状態では、上下に積み重なった各ＩＣ
の接続ピンは、非接続状態である。そして、必要に応じ
て、ケース部材外面まで連通した導電接触部材の一部と
導電実装部材とを導電性の線材により接続することで、
上下に積み重なった各ＩＣにおいての対応する各接続ピ
ン同士を、接続することができる。あるいは、導電性の
線材を、導電実装部材から基板上に直接接続すること
で、接続ピンを対応する回路に接続できる。
【００１５】本発明の請求項５に記載の発明は、予め上
下に積み重なるＩＣ相互の接続すべき接続ピンが分かっ
ている場合における、そのＩＣの種類に応じた専用の増
設用ＩＣソケットであり、互いに接続すべき接続ピンに
対応する位置には、上記導電連結部材が配設してある。
よって、被連結対象のＩＣに、上記専用の増設用ＩＣソ
ケットを被せることで、所望の接続状態になる。
下に積み重なるＩＣ相互の接続すべき接続ピンが分かっ
ている場合における、そのＩＣの種類に応じた専用の増
設用ＩＣソケットであり、互いに接続すべき接続ピンに
対応する位置には、上記導電連結部材が配設してある。
よって、被連結対象のＩＣに、上記専用の増設用ＩＣソ
ケットを被せることで、所望の接続状態になる。
【００１６】
【実施例】以下、本発明の一実施例について、図面を参
照して説明する。図１は、一実施例に係わる増設用ＩＣ
ソケット１０の構造図であり、同図（ａ）は上面斜視
図、（ｂ）は底面斜視図、（ｃ）は板バネ周辺の断面図
である。
照して説明する。図１は、一実施例に係わる増設用ＩＣ
ソケット１０の構造図であり、同図（ａ）は上面斜視
図、（ｂ）は底面斜視図、（ｃ）は板バネ周辺の断面図
である。
【００１７】同図（ａ）において、ケース１は、プラス
チック等の非導電性材料で形成される外観が直方体のケ
ースであり、同図（ｂ）に示すように、その底部が開放
されており、その内部は、ＩＣ増設時に下側になるＩＣ
を挿入できる空間が形成してある。すなわち、ケース１
は枡型の形状をしたケースである。
チック等の非導電性材料で形成される外観が直方体のケ
ースであり、同図（ｂ）に示すように、その底部が開放
されており、その内部は、ＩＣ増設時に下側になるＩＣ
を挿入できる空間が形成してある。すなわち、ケース１
は枡型の形状をしたケースである。
【００１８】同図（ａ）において、ケース１の外側上面
から側面にかけて、ＩＣを実装する為の導電性のパッド
であるＩＣパッド２が、複数（図においては８つ）設け
られている。この各ＩＣパッド２の真下に位置する外部
端子部３−１は、同図（ｂ）に示す板バネ３の一部が、
同図（ｃ）に示すように孔５からケース１の外側側面に
出ているものであり、各々が対応する位置にあるＩＣパ
ッド２とリード線等で接続することで、上下のＩＣの対
応するＩＣピン同士を接続するために設けられている。
板バネ３は、導電性の金属材料製の細長い板を、同図
（ｃ）に示すような渦巻き状の形状にしたものであり、
ケース１の内側側面に形成されている角穴４に組み込ま
れている。板バネ３の一部は、図示のようにケース１の
内側に、湾曲して弾性的に突出しており、ケース１内部
にＩＣを挿入したときに、そのＩＣピンに弾性的に押圧
するようにして接触するようになっている。
から側面にかけて、ＩＣを実装する為の導電性のパッド
であるＩＣパッド２が、複数（図においては８つ）設け
られている。この各ＩＣパッド２の真下に位置する外部
端子部３−１は、同図（ｂ）に示す板バネ３の一部が、
同図（ｃ）に示すように孔５からケース１の外側側面に
出ているものであり、各々が対応する位置にあるＩＣパ
ッド２とリード線等で接続することで、上下のＩＣの対
応するＩＣピン同士を接続するために設けられている。
板バネ３は、導電性の金属材料製の細長い板を、同図
（ｃ）に示すような渦巻き状の形状にしたものであり、
ケース１の内側側面に形成されている角穴４に組み込ま
れている。板バネ３の一部は、図示のようにケース１の
内側に、湾曲して弾性的に突出しており、ケース１内部
にＩＣを挿入したときに、そのＩＣピンに弾性的に押圧
するようにして接触するようになっている。
【００１９】ここで、一実施例においては、上記ＩＣは
ＳＯＪパッケージ（ｓｍａｌｌ−ｏｕｔｌｉｎｅ−Ｊ−
Ｌｅａｄ ｐａｃｋａｇｅ）のＩＣであるものとして説
明する。このＳＯＪパッケージは、面実装型のパッケー
ジであり、現在ＤＲＡＭ等のメモリ用のパッケージとし
て広く用いられているものである。
ＳＯＪパッケージ（ｓｍａｌｌ−ｏｕｔｌｉｎｅ−Ｊ−
Ｌｅａｄ ｐａｃｋａｇｅ）のＩＣであるものとして説
明する。このＳＯＪパッケージは、面実装型のパッケー
ジであり、現在ＤＲＡＭ等のメモリ用のパッケージとし
て広く用いられているものである。
【００２０】図２は、ＳＯＪパッケージのＩＣの一例で
あるＳＯＪ型ＩＣ２０の構造図であり、（ａ）は斜視
図、（ｂ）は断面図である。同図において、箱型のパッ
ケージ部２１の両側面には、Ｊ型端子２２が出ている。
このＪ型端子２２は、同図（ｂ）に示すように、ＳＯＪ
型ＩＣ２０の側面から底面に向けてＪ型に湾曲した形状
となっている。
あるＳＯＪ型ＩＣ２０の構造図であり、（ａ）は斜視
図、（ｂ）は断面図である。同図において、箱型のパッ
ケージ部２１の両側面には、Ｊ型端子２２が出ている。
このＪ型端子２２は、同図（ｂ）に示すように、ＳＯＪ
型ＩＣ２０の側面から底面に向けてＪ型に湾曲した形状
となっている。
【００２１】以上述べた構成の増設用ＩＣソケット１０
を用いて、ＳＯＪ型ＩＣ２０を増設する場合について説
明する。まず増設用ＩＣソケット１０を、例えば基板上
に実装されているＳＯＪ型ＩＣ２０ａ上に被せるように
して設置する。このとき、上述したように、各板バネ３
が、基板上に実装されているＳＯＪ型ＩＣ２０ａの各Ｊ
型端子２２に、弾性的に押圧して接触することで、各Ｊ
型端子２２と対応する各板バネ３が導通状態となると同
時に、上記押圧力により増設用ＩＣソケット１０は、基
板上に実装されているＳＯＪ型ＩＣ２０ａに固定される
ことになる。
を用いて、ＳＯＪ型ＩＣ２０を増設する場合について説
明する。まず増設用ＩＣソケット１０を、例えば基板上
に実装されているＳＯＪ型ＩＣ２０ａ上に被せるように
して設置する。このとき、上述したように、各板バネ３
が、基板上に実装されているＳＯＪ型ＩＣ２０ａの各Ｊ
型端子２２に、弾性的に押圧して接触することで、各Ｊ
型端子２２と対応する各板バネ３が導通状態となると同
時に、上記押圧力により増設用ＩＣソケット１０は、基
板上に実装されているＳＯＪ型ＩＣ２０ａに固定される
ことになる。
【００２２】次に、増設用ＩＣソケット１０の上面に、
追加用のＳＯＪ型ＩＣ２０ｂを実装する。具体的には、
追加用のＳＯＪ型ＩＣ２０ｂの各Ｊ型端子２２を、対応
する位置にある各ＩＣパッド２に、それぞれ半田付け等
して実装する。
追加用のＳＯＪ型ＩＣ２０ｂを実装する。具体的には、
追加用のＳＯＪ型ＩＣ２０ｂの各Ｊ型端子２２を、対応
する位置にある各ＩＣパッド２に、それぞれ半田付け等
して実装する。
【００２３】そして、上下のＪ型端子２２同士が、信号
が共通する場合には、そのＪ型端子２２に対応する外部
端子部３−１とＩＣパッド２とをリード線等を用いて接
続することで、対応する上下のＪ型端子２２同士が接続
状態になる。一方、信号が共通しない場合には、通常は
外部端子部３−１とＩＣパッド２とは非接続状態である
ので、必要に応じて、ＩＣパッド２あるいは外部端子部
３−１からジャンパー線等を出して、基板上の所定の位
置に端子を接続する。
が共通する場合には、そのＪ型端子２２に対応する外部
端子部３−１とＩＣパッド２とをリード線等を用いて接
続することで、対応する上下のＪ型端子２２同士が接続
状態になる。一方、信号が共通しない場合には、通常は
外部端子部３−１とＩＣパッド２とは非接続状態である
ので、必要に応じて、ＩＣパッド２あるいは外部端子部
３−１からジャンパー線等を出して、基板上の所定の位
置に端子を接続する。
【００２４】更に、以上説明した増設用ＩＣソケット１
０を複数個用いて、ＳＯＪ型ＩＣ２０を複数個増設する
場合について、図面を参照しながら、以下に説明する。
図３は、ＳＯＪ型ＩＣ２０を３個増設する場合の使用例
を示す図である。
０を複数個用いて、ＳＯＪ型ＩＣ２０を複数個増設する
場合について、図面を参照しながら、以下に説明する。
図３は、ＳＯＪ型ＩＣ２０を３個増設する場合の使用例
を示す図である。
【００２５】同図において、ＳＯＪ型ＩＣ２０ａは、回
路基板３０上に実装されているＩＣである。ＳＯＪ型Ｉ
Ｃ２０ｄは、増設用ＩＣソケット１０ｃの上面に、ＩＣ
パッド２により実装されたＩＣである。ここで同図にお
いては、増設用ＩＣソケット１０が、既に３段積み重な
った状態（増設用ＩＣソケット１０ａ、増設用ＩＣソケ
ット１０ｂ、増設用ＩＣソケット１０ｃ）を示している
ので、図示はされないが、同様にして、増設用ＩＣソケ
ット１０ｂの上面にはＳＯＪ型ＩＣ２０ｃが実装されて
おり、増設用ＩＣソケット１０ａの上面にはＳＯＪ型Ｉ
Ｃ２０ｂが実装されている。
路基板３０上に実装されているＩＣである。ＳＯＪ型Ｉ
Ｃ２０ｄは、増設用ＩＣソケット１０ｃの上面に、ＩＣ
パッド２により実装されたＩＣである。ここで同図にお
いては、増設用ＩＣソケット１０が、既に３段積み重な
った状態（増設用ＩＣソケット１０ａ、増設用ＩＣソケ
ット１０ｂ、増設用ＩＣソケット１０ｃ）を示している
ので、図示はされないが、同様にして、増設用ＩＣソケ
ット１０ｂの上面にはＳＯＪ型ＩＣ２０ｃが実装されて
おり、増設用ＩＣソケット１０ａの上面にはＳＯＪ型Ｉ
Ｃ２０ｂが実装されている。
【００２６】そして、上記３段重ねの状態で、増設用Ｉ
Ｃソケット１０ａを、ＳＯＪ型ＩＣ２０ａ上に被せるこ
とで（図の矢印方向）、前述したように、増設用ＩＣソ
ケットは基板上に安定的に設置されることになる。そし
て、必要に応じて、各増設用ＩＣソケット１０のＩＣパ
ッド２と外部端子部３−１とをリード線（共通リード線
３１）で接続する。または、各ＩＣパッド２や外部端子
部３−１から、ジャンパー線を使用し、回路基板３０上
の所定の位置に接続することで、ＩＣの追加作業は完了
する。図３においては、ＳＯＪ型ＩＣ２０の各Ｊ型端子
２２のうち、３番端子２２−３及び４番端子２２−４
が、４個あるＳＯＪ型ＩＣ２０（ＳＯＪ型ＩＣ２０ａ〜
ＳＯＪ型ＩＣ２０ｄ）の全てにおいて、信号が共通する
場合について示してある。よって、各ＳＯＪ型ＩＣ２０
の４番端子２２−４は、対応する各ＩＣパッド２と外部
端子部３−１とを、図示のように共通リード線３１によ
って接続することで、全て共通の信号線に接続されてい
る。３番端子２２−３についても同様である。
Ｃソケット１０ａを、ＳＯＪ型ＩＣ２０ａ上に被せるこ
とで（図の矢印方向）、前述したように、増設用ＩＣソ
ケットは基板上に安定的に設置されることになる。そし
て、必要に応じて、各増設用ＩＣソケット１０のＩＣパ
ッド２と外部端子部３−１とをリード線（共通リード線
３１）で接続する。または、各ＩＣパッド２や外部端子
部３−１から、ジャンパー線を使用し、回路基板３０上
の所定の位置に接続することで、ＩＣの追加作業は完了
する。図３においては、ＳＯＪ型ＩＣ２０の各Ｊ型端子
２２のうち、３番端子２２−３及び４番端子２２−４
が、４個あるＳＯＪ型ＩＣ２０（ＳＯＪ型ＩＣ２０ａ〜
ＳＯＪ型ＩＣ２０ｄ）の全てにおいて、信号が共通する
場合について示してある。よって、各ＳＯＪ型ＩＣ２０
の４番端子２２−４は、対応する各ＩＣパッド２と外部
端子部３−１とを、図示のように共通リード線３１によ
って接続することで、全て共通の信号線に接続されてい
る。３番端子２２−３についても同様である。
【００２７】一方、各ＳＯＪ型ＩＣ２０で信号が共通し
ない端子である１番端子２２−１及び２番端子２２−２
は、そのままの状態では非接続状態となっている。そし
て必要に応じて、上記非接続状態となっている各端子の
うちの幾つかを、ジャンパー線等を用いて回路基板３０
上の所定の位置に直接接続する。
ない端子である１番端子２２−１及び２番端子２２−２
は、そのままの状態では非接続状態となっている。そし
て必要に応じて、上記非接続状態となっている各端子の
うちの幾つかを、ジャンパー線等を用いて回路基板３０
上の所定の位置に直接接続する。
【００２８】例えば図示のように、ＳＯＪ型ＩＣ２０ｄ
の一番端子２２−１が実装されている、増設用ＩＣソケ
ット１０ｃのＩＣパッド２に、ジャンパー線３２の一端
を接続し、このジャンパー線３２の他端は、回路基板３
０上の所定の位置に接続する。
の一番端子２２−１が実装されている、増設用ＩＣソケ
ット１０ｃのＩＣパッド２に、ジャンパー線３２の一端
を接続し、このジャンパー線３２の他端は、回路基板３
０上の所定の位置に接続する。
【００２９】同様に、ＳＯＪ型ＩＣ２０ｃの１番端子２
２−１と導通している増設用ＩＣソケット１０ｃの外部
端子部３−１に、ジャンパー線３３の一端を接続し、こ
のジャンパー線３３の他端は、回路基板３０上の所定の
位置に接続する。
２−１と導通している増設用ＩＣソケット１０ｃの外部
端子部３−１に、ジャンパー線３３の一端を接続し、こ
のジャンパー線３３の他端は、回路基板３０上の所定の
位置に接続する。
【００３０】以上述べた作業を行うことで、ＳＯＪ型Ｉ
Ｃ２０を複数個追加することもできる。尚、上述した説
明においては、予め増設用ＩＣソケット１０を３段重ね
た状態にしてから、回路基板３０上に設置したが、勿論
一段ずつ順にＳＯＪ型ＩＣ２０ａ上に重ねていっても良
い。
Ｃ２０を複数個追加することもできる。尚、上述した説
明においては、予め増設用ＩＣソケット１０を３段重ね
た状態にしてから、回路基板３０上に設置したが、勿論
一段ずつ順にＳＯＪ型ＩＣ２０ａ上に重ねていっても良
い。
【００３１】また、上述した説明においては、使用時
に、信号が共通する端子同士を共通リード線３１を用い
て接続していたが、予め全ての端子に対応する位置に共
通リード線３１を接続してある増設用ＩＣソケットを用
いて、使用時に、信号が共通しない端子同士を接続して
いる共通リード線３１を切断するようにしてもよい。
に、信号が共通する端子同士を共通リード線３１を用い
て接続していたが、予め全ての端子に対応する位置に共
通リード線３１を接続してある増設用ＩＣソケットを用
いて、使用時に、信号が共通しない端子同士を接続して
いる共通リード線３１を切断するようにしてもよい。
【００３２】本発明の増設用ＩＣソケットは、上述した
一実施例の構成に限らない。例えば、ＤＲＡＭ等のメモ
リを増設する場合は、同一のＩＣを追加していく場合が
多いので、予め信号が共通する端子、共通しない端子が
分かっていることになる。このような場合、そのＩＣ専
用の増設用ＩＣソケットを用いることで、増設作業が更
に簡単になる。
一実施例の構成に限らない。例えば、ＤＲＡＭ等のメモ
リを増設する場合は、同一のＩＣを追加していく場合が
多いので、予め信号が共通する端子、共通しない端子が
分かっていることになる。このような場合、そのＩＣ専
用の増設用ＩＣソケットを用いることで、増設作業が更
に簡単になる。
【００３３】図４は、メモリ増設用ＩＣソケット４０の
構造図であり、（ａ）は斜視図、（ｂ）は断面図であ
る。同図において、増設用ＩＣソケット１０と同一の構
成には、同一符号を付してある。
構造図であり、（ａ）は斜視図、（ｂ）は断面図であ
る。同図において、増設用ＩＣソケット１０と同一の構
成には、同一符号を付してある。
【００３４】同図において、信号が共通しないことが分
かっている端子に対応する位置には、ＩＣパッド２と外
部端子部３−１の対が形成してある。一方、信号が共通
することが分かっている端子に対応する位置には、Ｊ型
ＩＣパッド４１が取り付けられている。Ｊ型ＩＣパッド
４１は、同図（ｂ）に示すように、ケース１の上面から
側面にかけては、ケース１に密着するように直線状の形
状であり、ケース１の側面から底面、更には内面にかけ
てはＪ型に湾曲した形状になっている。このＪ型ＩＣパ
ッド４１のＪ型に湾曲した部分は、板バネ３と同様にし
て、挿入されたＩＣの端子に対し弾性的に押圧するよう
にして接触する。更に、複数段重ねた場合には、下側の
増設用ＩＣソケットのＩＣパッドにも接触する。
かっている端子に対応する位置には、ＩＣパッド２と外
部端子部３−１の対が形成してある。一方、信号が共通
することが分かっている端子に対応する位置には、Ｊ型
ＩＣパッド４１が取り付けられている。Ｊ型ＩＣパッド
４１は、同図（ｂ）に示すように、ケース１の上面から
側面にかけては、ケース１に密着するように直線状の形
状であり、ケース１の側面から底面、更には内面にかけ
てはＪ型に湾曲した形状になっている。このＪ型ＩＣパ
ッド４１のＪ型に湾曲した部分は、板バネ３と同様にし
て、挿入されたＩＣの端子に対し弾性的に押圧するよう
にして接触する。更に、複数段重ねた場合には、下側の
増設用ＩＣソケットのＩＣパッドにも接触する。
【００３５】したがって、増設時に下側になるＩＣに、
メモリ増設用ＩＣソケット４０を被せるだけで、Ｊ型Ｉ
Ｃパッド４１が形成してある位置の上下の端子は接続状
態になる。
メモリ増設用ＩＣソケット４０を被せるだけで、Ｊ型Ｉ
Ｃパッド４１が形成してある位置の上下の端子は接続状
態になる。
【００３６】以上説明したように、予め接続すべき端子
の位置が分かっている場合には、増設時にメモリ増設用
ＩＣソケット４０をＩＣに被せていくだけでよく、リー
ド線による接続作業が必要なくなる。特にＤＲＡＭ等を
増設する場合は、信号が共通する端子が非常に多いの
で、簡単に増設できる。
の位置が分かっている場合には、増設時にメモリ増設用
ＩＣソケット４０をＩＣに被せていくだけでよく、リー
ド線による接続作業が必要なくなる。特にＤＲＡＭ等を
増設する場合は、信号が共通する端子が非常に多いの
で、簡単に増設できる。
【００３７】ここで、図５に、ＤＲＡＭによるメモリ回
路図例を示す。同図よりわかるように、ＤＲＡＭ５１、
５２は、チップの切り換えを行う信号であるＣＡＳ（Ｃ
ｏｌｕｍｎ Ａｄｄｒｅｓｓ Ｓｔｒｏｂｅ）信号を除
いて、全ての信号が共通する。よって、例えばＤＲＡＭ
５１上にＤＲＡＭ５２を増設する場合には、ＤＲＡＭ５
２を実装したメモリ増設用ＩＣソケット４０を、ＤＲＡ
Ｍ５１に被せて、その後ＣＡＳ信号に対応する端子につ
いて、ジャンパー線を用いて基板上の所定の位置に接続
する作業を行うだけで、増設作業が完了する。
路図例を示す。同図よりわかるように、ＤＲＡＭ５１、
５２は、チップの切り換えを行う信号であるＣＡＳ（Ｃ
ｏｌｕｍｎ Ａｄｄｒｅｓｓ Ｓｔｒｏｂｅ）信号を除
いて、全ての信号が共通する。よって、例えばＤＲＡＭ
５１上にＤＲＡＭ５２を増設する場合には、ＤＲＡＭ５
２を実装したメモリ増設用ＩＣソケット４０を、ＤＲＡ
Ｍ５１に被せて、その後ＣＡＳ信号に対応する端子につ
いて、ジャンパー線を用いて基板上の所定の位置に接続
する作業を行うだけで、増設作業が完了する。
【００３８】以上説明した実施例においては、増設する
ＩＣをＳＯＪ型ＩＣとして説明したが、本発明はこれに
限らず、他のパッケージのＩＣであっても増設できる。
ＩＣをＳＯＪ型ＩＣとして説明したが、本発明はこれに
限らず、他のパッケージのＩＣであっても増設できる。
【００３９】
【発明の効果】以上詳細に説明したように、本発明の増
設用ＩＣソケットを用いることで、ＩＣの追加を簡単か
つ安定的に行うことができる。更に複数のＩＣを追加す
る場合でも、増設用ＩＣソケットを垂直方向に積み重ね
ていくことで増設できる。
設用ＩＣソケットを用いることで、ＩＣの追加を簡単か
つ安定的に行うことができる。更に複数のＩＣを追加す
る場合でも、増設用ＩＣソケットを垂直方向に積み重ね
ていくことで増設できる。
【００４０】更に、メモリ等のＩＣに対しては、専用の
増設用ＩＣソケットを用いることで、ＩＣ追加作業が更
に簡単になる。
増設用ＩＣソケットを用いることで、ＩＣ追加作業が更
に簡単になる。
【図１】一実施例に係わる増設用ＩＣソケット１０の構
造図である。（ａ）は上面斜視図、（ｂ）は底面斜視
図、（ｃ）は板バネ周辺の断面図である。
造図である。（ａ）は上面斜視図、（ｂ）は底面斜視
図、（ｃ）は板バネ周辺の断面図である。
【図２】（ａ）はＳＯＪ型ＩＣ２０の斜視図、（ｂ）は
その断面図である。
その断面図である。
【図３】ＳＯＪ型ＩＣ２０を３個増設する場合の使用例
を示す図である。
を示す図である。
【図４】（ａ）はメモリ増設用ＩＣソケット４０の斜視
図、（ｂ）は断面図である。
図、（ｂ）は断面図である。
【図５】ＤＲＡＭによるメモリ回路図例である。
【図６】従来の方法によりＩＣを追加した場合の斜視図
である。
である。
１ ケース ２ ＩＣパッド ３ 板バネ ３−１ 外部端子部 ４ 角穴 ５ 孔 １０ 増設用ＩＣソケット ２０ ＳＯＪ型ＩＣ ２０ａ ＳＯＪ型ＩＣ（基板に実装済） ２０ｂ、２０ｃ、２０ｄ ＳＯＪ型ＩＣ（追加用） ２１ パッケージ部 ２２ Ｊ型端子 ２２−１ １番端子 ２２−２ ２番端子 ２２−３ ３番端子 ２２−４ ４番端子 ３０ 回路基板 ３１ 共通リード線 ３２、３３ ジャンパー線 ４０ メモリ増設用ＩＣソケット ４１ Ｊ型ＩＣパッド ５１、５２ ＤＲＡＭ ６１ ＤＩＰ型ＩＣ ６２ ＤＩＰ型ＩＣ ６１−１ ＩＣピン ６２−１、６２−２ ＩＣピン ６３ リード線 ６５ 半田
Claims (5)
- 【請求項１】 両側面に複数の接続ピンが突出した集積
回路チップを連結実装する増設用ＩＣソケットにおい
て、 前記集積回路チップを内部に挿入可能な枡型ケース部材
と、 該ケース部材内部に挿入される集積回路チップの各接続
ピンに、弾性的に接触可能となるように前記ケース部材
内面に配設され、その一部が前記ケース部材外面まで連
通した複数の導電接触部材と、 前記ケース部材の外側上面に前記集積回路チップを実装
可能に配設された複数の導電実装部材とを有することを
特徴とする増設用ＩＣソケット。 - 【請求項２】 前記導電接触部材と前記導電実装部材と
は通常は非接続状態にあり、前記ケース部材の外側にお
いて導電性の線材により互いに接続すること、あるいは
所定の位置に接続することが自在であることを特徴とす
る請求項１に記載の増設用ＩＣソケット。 - 【請求項３】 前記導電接触部材と前記導電実装部材と
は、前記集積回路チップの複数の接続ピンに対応する位
置に、対となって配設されることを特徴とする請求項２
に記載の増設用ＩＣソケット。 - 【請求項４】 前記集積回路チップは、ＳＯＪパッケー
ジのＩＣであることを特徴とする請求項３に記載の増設
用ＩＣソケット。 - 【請求項５】 両側面に複数の接続ピンが突出した複数
の集積回路チップを連結実装する増設用ＩＣソケットに
おいて、 前記集積回路チップを内部に挿入可能な枡型ケース部材
と、 該ケース部材内部に挿入される集積回路チップの各接続
ピンに、弾性的に接触可能となるように前記ケース部材
内面に配設され、その一部が前記ケース部材外面まで連
通した導電接触部材と、 前記ケース部材の外側上面に前記集積回路チップを実装
可能に配設された導電実装部材と、 前記ケース部材の外側上面から外側側面を経て内面まで
一体的に配設され、前記ケース部材の外側上面に実装さ
れる集積回路チップの接続ピンと前記ケース部材内部に
挿入される集積回路チップの接続ピンとを導電接続する
導電連結部材とを有することを特徴とする増設用ＩＣソ
ケット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34021994A JPH08185942A (ja) | 1994-12-29 | 1994-12-29 | 増設用ｉｃソケット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34021994A JPH08185942A (ja) | 1994-12-29 | 1994-12-29 | 増設用ｉｃソケット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08185942A true JPH08185942A (ja) | 1996-07-16 |
Family
ID=18334839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34021994A Withdrawn JPH08185942A (ja) | 1994-12-29 | 1994-12-29 | 増設用ｉｃソケット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08185942A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6196849B1 (en) | 1998-02-17 | 2001-03-06 | Thomas & Betts International, Inc. | Method and apparatus for aligning an integrated circuit chip |
| KR20020072110A (ko) * | 2001-03-09 | 2002-09-14 | 주식회사 글로텍 | 멀티플 라인 그리드용 소켓 구조 |
| JP2010002556A (ja) * | 2008-06-19 | 2010-01-07 | Konica Minolta Business Technologies Inc | 画像形成装置 |
| JP2015046265A (ja) * | 2013-08-27 | 2015-03-12 | 三菱電機株式会社 | 半導体ソケット及び半導体モジュール |
-
1994
- 1994-12-29 JP JP34021994A patent/JPH08185942A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6196849B1 (en) | 1998-02-17 | 2001-03-06 | Thomas & Betts International, Inc. | Method and apparatus for aligning an integrated circuit chip |
| KR20020072110A (ko) * | 2001-03-09 | 2002-09-14 | 주식회사 글로텍 | 멀티플 라인 그리드용 소켓 구조 |
| JP2010002556A (ja) * | 2008-06-19 | 2010-01-07 | Konica Minolta Business Technologies Inc | 画像形成装置 |
| JP2015046265A (ja) * | 2013-08-27 | 2015-03-12 | 三菱電機株式会社 | 半導体ソケット及び半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0157147B1 (en) | Stacked double density memory module using industry standard memory chips, double density memory board and method of forming a stacked double density memory module | |
| US6262895B1 (en) | Stackable chip package with flex carrier | |
| US6313998B1 (en) | Circuit board assembly having a three dimensional array of integrated circuit packages | |
| EP0767495A2 (en) | Surface-mounting type semiconductor device | |
| EP0408779B1 (en) | High density semiconductor memory module | |
| US5781415A (en) | Semiconductor package and mounting method | |
| JPH02239651A (ja) | 半導体装置およびその実装方法 | |
| US5387814A (en) | Integrated circuit with supports for mounting an electrical component | |
| JPH06302347A (ja) | Ｉｃソケット及びそのコンタクト | |
| US4629267A (en) | Circuit terminating device | |
| JPH01261849A (ja) | 半導体装置の製造方法 | |
| US20020055283A1 (en) | Multiple line grid connector | |
| JPH08185942A (ja) | 増設用ｉｃソケット | |
| US6798051B2 (en) | Connection of packaged integrated memory chips to a printed circuit board | |
| JP2571021B2 (ja) | 半導体装置の接続アダプタ及び実装構造 | |
| JP3159950B2 (ja) | 半導体パッケージ実装用ソケット | |
| JPS62104149A (ja) | 集積回路チツプ・モジユ−ル | |
| JPS63182845A (ja) | 半導体装置 | |
| US20020190367A1 (en) | Slice interconnect structure | |
| JPH0220847Y2 (ja) | ||
| CN117976638A (zh) | 一种芯片封装结构 | |
| KR20070082136A (ko) | 보조 기판을 갖는 반도체 모듈 | |
| JPH0677351A (ja) | 半導体実装基板 | |
| JPH0436110Y2 (ja) | ||
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020305 |