JPS62155545A - マイクロコンピユ−タモジユ−ル - Google Patents

マイクロコンピユ−タモジユ−ル

Info

Publication number
JPS62155545A
JPS62155545A JP60295702A JP29570285A JPS62155545A JP S62155545 A JPS62155545 A JP S62155545A JP 60295702 A JP60295702 A JP 60295702A JP 29570285 A JP29570285 A JP 29570285A JP S62155545 A JPS62155545 A JP S62155545A
Authority
JP
Japan
Prior art keywords
input
output terminals
substrate
microcomputer
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60295702A
Other languages
English (en)
Inventor
Giichi Miura
三浦　義一
Seiichi Kageyama
影山　精一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60295702A priority Critical patent/JPS62155545A/ja
Publication of JPS62155545A publication Critical patent/JPS62155545A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は基板を２段重ねた構造のマイクロコンピュータ
モジュールに関する。
［発明の技術的背景とその問題点］ 従来よりマイクロコンピュータモジュールとして、第３
図に示すように、基板１上にマイクロコンピュータ回路
２とメモリー回路３とをそれぞれ実装し、ソケットコネ
クタ４により外部との入出力を行うようにした構造のも
のが知られている。
しかし、このような構造のものはモジュール自体の面積
が大きく、このため製品価格も高くなるという難点があ
った。またこのようなモジュールは、システムの一部と
してしか使用することができず、単体での汎用性に欠け
るという難点があった。
［発明の目的］ 本発明はこのような難点を解消するためなされたもので
、小型で、しかも広い分野で使用可能なマイクロコンピ
ュータモジュールを提供することを目的とする。
［発明の概要］ すなわち本発明のモジュールは複数個のマイクロコンピ
ュータ回路か搭載された入出力端子を有する基板と、複
数個のメモリー回路が搭載された入出力端子を有する基
板とを重ね、一方の基板の入出力端子を他方の基板に電
気的に接続し、他方の基板の入出力端子を露出させた状
態でケース内に収納することにより、小型で、しかも広
い分野で使用可能としたものである。
［発明の実施例］ 次に本発明の一実施例を図面に基いて説明する。
この実施例のマイクロコンピュータモジュールは、第１
図に示すように、ミニフラットパッケージで構成された
マイクロコンピュータ回路１０が搭載された基板１１と
、メモリー回路１２が搭載された基板１３とを重ね合せ
て構成されている。
メモリー回路１２を搭載した基板１３の裏面には複数の
入出力端子１４．１４、・・・１４が垂直方向に突設さ
れ、またその表面の周辺部には、複数のスルーホール１
５．１５、・・・１５か形成されている。さらにマイク
ロコンピュータ回路１０を搭載した基板１１の裏面には
、基板１３のスルーホール１５と対応させて複数の入出
力端子１６．１６、・・・１６が突設されている。
そしてこれら側基板１１．１３は、基板１１０入出力端
子１６を、それぞれ基板１３のスルーホール１５に挿入
し、半田付けすることにより、電気的および機械的に接
続されている。
そして、第２図に示すように、この状態で入出力端子１
４を露出させて絶縁性ケース１７内に収納し使用に供さ
れる。なおメモリー回路１２は、メモリとアドレスデコ
ーダ等のメモリ制御用ＩＣをベアチップ状態でセラミッ
クス基板に搭載したハイブリッドＩＣ１２ａ、１２ｂお
よびメモリとメモリ制御用ＩＣ以外のＩＣをベアチップ
状態で搭載したハイブリッドＩＣ１２ｃの各ハイブリッ
ドＩＣにより構成されている。
なお以上の実施例では、側基板の入出力端子を基板に対
して垂直に立設させた例について説明したか、本発明は
このような実施例に限定されるものではなく、例えばフ
ラットパッケージのように基板に平行に設けることも可
能でおる。
［発明の効果］ 以上説明したように、本発明のマイクロコンピュータモ
ジュールは２段重ねた構造であるので小型化をはかるこ
とができこれによって汎用マイコンモジュールとして、
広範囲に使用でき、かつ製品コストも低減さＶることが
可能である。
【図面の簡単な説明】
第１図は本発明のマイクロコンピュータモジュールの基
板を一体化する前の状態を示す斜視図、第２図は本発明
の実施例の絶縁性ケースに収納された状態を示す斜視図
、第３図は従来のマイクロコンピュータモジュールを示
す斜視図である。 １０・・・・・・・・・・・・マイクロコンピュータ回
路１１．１３・・・基　　板 １２・・・・・・・・・・・・メモリー回路１４．１６
・・・入出力端子

Claims (3)

    【特許請求の範囲】
  1. （１）複数個のマイクロコンピュータ回路が搭載された
    入出力端子を有する基板と、複数個のメモリー回路が搭
    載された入出力端子を有する基板とを重ね合せ、一方の
    基板の入出力端子を他方の基板に電気的に接続し、他方
    の基板の入出力端子を露出させた状態でケース内に収納
    して成ることを特徴とするマイクロコンピュータモジュ
    ール。
  2. （２）マイクロコンピュータ回路はミニフラットパッケ
    ージで構成されていることを特徴とする特許請求の範囲
    第１項記載のマイクロコンピュータモジュール。
  3. （３）メモリー回路はＩＣをベアチップ状態でセラミッ
    ク基板上に搭載してなるハイブリッドＩＣで構成されて
    いることを特徴とする特許請求の範囲第１項または第２
    項記載のマイクロコンピュータモジュール。
JP60295702A 1985-12-27 1985-12-27 マイクロコンピユ−タモジユ−ル Pending JPS62155545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60295702A JPS62155545A (ja) 1985-12-27 1985-12-27 マイクロコンピユ−タモジユ−ル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60295702A JPS62155545A (ja) 1985-12-27 1985-12-27 マイクロコンピユ−タモジユ−ル

Publications (1)

Publication Number Publication Date
JPS62155545A true JPS62155545A (ja) 1987-07-10

Family

ID=17824056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60295702A Pending JPS62155545A (ja) 1985-12-27 1985-12-27 マイクロコンピユ−タモジユ−ル

Country Status (1)

Country Link
JP (1) JPS62155545A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62257785A (ja) * 1986-04-30 1987-11-10 イビデン株式会社 電子回路パツケ−ジ
JPH03174760A (ja) * 1990-03-29 1991-07-29 Sanyo Electric Co Ltd 混成集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62257785A (ja) * 1986-04-30 1987-11-10 イビデン株式会社 電子回路パツケ−ジ
JPH03174760A (ja) * 1990-03-29 1991-07-29 Sanyo Electric Co Ltd 混成集積回路装置

Similar Documents

Publication Publication Date Title
US6552910B1 (en) Stacked-die assemblies with a plurality of microelectronic devices and methods of manufacture
US6900529B2 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US20040108590A1 (en) Carrier-based electronic module
US20030193081A1 (en) Interdigitated leads-over-chip lead frame and device for supporting an integrated circuit die
JPH0679990A (ja) Ｉｃメモリカード
JP2000031617A (ja) メモリモジュールおよびその製造方法
US4629267A (en) Circuit terminating device
JPS62155545A (ja) マイクロコンピユ−タモジユ−ル
US4120041A (en) Semiconductor device for use in an electronic apparatus having a plurality of circuit boards
JP2737322B2 (ja) メモリモジュール
JP2821315B2 (ja) シングルインラインモジュール
JPH01144664A (ja) 半導体メモリ用集積回路装置
JPH09107067A (ja) 半導体装置
JP2571021B2 (ja) 半導体装置の接続アダプタ及び実装構造
JPS59175150A (ja) 電子部品の取付構造
JPH04355192A (ja) Ｉｃカード
JP2004031432A (ja) 半導体装置
JPH0969587A (ja) Ｂｇａ型半導体装置及びｂｇａモジュール
JPH09321218A (ja) 半導体装置およびその製造方法
JPH04267361A (ja) リードレスチップキャリア
JP3030879B2 (ja) Ｉｃメモリカード
JPH0419780Y2 (ja)
JPH04101452A (ja) 半導体パッケージ
JPH10163415A (ja) 半導体装置およびモジュール
JPS61232651A (ja) 半導体実装方法