JPH10163415A - 半導体装置およびモジュール - Google Patents

Abstract

(57)【要約】 【課題】 実装密度を向上することが可能なバンプ電極
を有する半導体装置および実装密度の向上されたモジュ
−ルを提供する。 【解決手段】 バンプ電極を有する半導体装置であっ
て、上面および下面を有するパッケ−ジ１００と、上面
および下面に突出して形成されたバンプ電極３とを備え
たことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体装置および
モジュ−ルに係わり、特にバンプ電極を有する半導体装
置および半導体装置が高密度実装されたモジュ−ルに関
する。

【０００２】

【従来の技術】図２２は、例えば特開平５−８２５８２
号公報（以下、これを従来技術１と称する。）に開示さ
れた従来のバンプ電極を有する半導体装置を示す部分断
面図である。この図２２において、１００１は半導体基
板、１００２は半導体基板１００１上に配置されたボン
ディングパッド、１００３はボンディングパッド１００
２上に形成されたバンプ電極、また、１００４はモ−ル
ド樹脂である。この従来のバンプ電極を有する半導体装
置では、外部回路と接続されるバンプ電極１００３が半
導体基板１００１に配置されたボンディングパッド１０
０２の鉛直上に形成され、半導体装置の外形寸法を半導
体基板１００１の寸法程度まで小さくすることができ
る。尚、本明細書において、「半導体装置」とは、基本
的には、「半導体チップ及び電気的に配線された電極
（例えばバンプ電極）等を樹脂封止し、パッケージング
して形成される１個の電子部品」を指し、「モジュー
ル」とは、基本的には、「１個または複数個の電子部品
が基板に実装された後の実装完了製品」指すものとす
る。また、「パッケージ」とは、基本的には、「１個の
電子部品の形成方法または形成されたそのものの形態」
を言うものとする。

【０００３】そして、上述のようなバンプ電極を備えた
半導体装置（例えば図２３参照）を実装基板に搭載する
場合、例えば図２４に示すように、実装基板１１００上
に配置されたボンディングパッド１１５２に対して、バ
ンプ電極１１５３をそれぞれ例えば半田付け等により接
合する（以下、これを従来技術２と称する。）のが、従
来、一般的である。この場合には、半導体装置１１５０
は実装基板１１００の表面に直接に搭載されるので、半
導体装置を１個ずつ、リード端子を介して基板上に実装
する場合に比べて、実装密度を高めることができる。

【０００４】一方、例えば特開平６−１８８３６２号公
報（以下、これを従来技術３と称する。）では、２個の
半導体装置を重ね合わせて接合し、この一体化された２
個の半導体装置をリード端子を介して実装基板に固定す
ることにより、実装密度を高めるようにした半導体装置
の実装構造が開示されている。この従来技術３によれ
ば、１個の半導体装置を実装するのに要する面積で２個
の半導体装置を実装することができる。

【０００５】また、例えば特開平６−５７７８号公報
（以下、これを従来技術４と称する。）では、複数の半
導体チップを立体的に配置した半導体装置において、金
属バンプを用いることにより、絶縁性、放熱性および接
合強度を向上させるとともに、各半導体チップの位置合
わせを容易に行うことができるようにしたものが、開示
されている。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来技術１,２及び４ではいずれも、実装基板上での半導
体装置の実装密度の向上については、基本的には、バン
プ電極を用いることによる一般的な効果について記載さ
れているのみで、バンプ電極を有する半導体装置の実装
密度をより一層向上させる構成については、何ら開示さ
れていない。すなわち、上記上記従来技術１では、バン
プ電極を用いることによって半導体装置の外形寸法を小
さくできること、また、従来技術２では、バンプ電極を
用いることにより半導体装置を実装基板に対し直接に搭
載できること、更に、従来技術４では、バンプ電極を用
いた半導体チップの立体的な配置構造が、それぞれ開示
されているだけである。

【０００７】また、従来技術３の場合には、実装基板上
に２個の半導体装置を重ね合わせて搭載することによ
り、確かに、基板の単位面積当たりの半導体装置の実装
密度をある程度向上させることができるものの、それ以
上の高密度化を達成することはできず、また、２個の半
導体装置はリード端子を介して宙吊り状態で基板の上方
に保持されるので、基板上方により高く張り出すことと
なり、モジュールの小型化を図る上で不利になるという
難点もある。

【０００８】そこで、この発明は、実装密度を向上する
ことが可能なバンプ電極を有する半導体装置および実装
密度の向上されたモジュ−ルを得ることを目的としてな
されたものである。

【０００９】

【課題を解決するための手段】このため、この発明の第
１の態様に係る半導体装置は、上面および下面を有する
パッケ−ジと、上面および下面に突出して形成されたバ
ンプ電極と、を備えたものである。

【００１０】また、本願発明の第２の態様に係る半導体
装置は、上面に突出して形成されたバンプ電極が複数存
在し、下面に突出して形成されたバンプ電極は上面に突
出して形成された複数のバンプ電極と鏡面対称に配置さ
れていることを特徴としたものである。

【００１１】更に、本願発明の第３の態様に係るモジュ
ールは、上面および下面を有するパッケ−ジと、上面に
突出して形成された複数の第１のバンプ電極と、下面に
突出して形成され、第１のバンプ電極と鏡面対称に配置
された複数の第２のバンプ電極とを有する第１および第
２の半導体装置と、第１の半導体装置の第１のバンプ電
極に接続される第１の実装基板と、一方および他方の主
面と一方および他方の主面の間に形成されたスル−ホ−
ルを有し、一方の主面側に第１の半導体装置の第２のバ
ンプ電極が接続されるとともに他方の主面側に第２の半
導体装置の第１のバンプ電極が接続され、第１の半導体
装置の第２のバンプ電極と第２の半導体装置の第１のバ
ンプ電極のうちの同じ信号を受ける対応した電極どうし
がスル−ホ−ルを介して接続される第２の実装基板と、
第２の半導体装置の第２のバンプ電極に接続される第３
の実装基板と、を備えたものである。

【００１２】また、更に、本願発明の第４の態様に係る
半導体装置は、第１および第２の主面を有するパッケ−
ジと、第１および第２の主面に突出して形成されたバン
プ電極と、パッケ−ジ内に形成され、一方および他方の
主面を有し、一方の主面にパッケ−ジの第１の主面に突
出したバンプ電極に接続される内部回路を有する第１の
半導体基板と、パッケ−ジ内に形成され、一方および他
方の主面を有し、他方の主面が第１の半導体基板の他方
の主面に接合され、一方の主面に前記パッケ−ジの第２
の主面に突出したバンプ電極に接続される内部回路を有
する第２の半導体基板とを備えたものである。

【００１３】また、更に、本願発明の第５の態様に係る
モジュールは、上面および下面を有し、上面および下面
にバンプ電極が突出して形成された半導体装置と、上面
に突出したバンプ電極に接続される第１の実装基板と、
下面に突出したバンプ電極に接続される第２の実装基板
とを備えたものである。

【００１４】また、更に、本願発明の第６の態様に係る
モジュールは、モジュ−ルがＩＣカ−ドを含み、第１の
実装基板はＩＣカ−ドにおけるパネルとしたものであ
る。

【００１５】また、更に、本願発明の第７の態様に係る
半導体装置は、パッケ−ジが、さらに第１の主面を含む
面および第２の主面を含む面と交わる面に含まれる側面
を有し、側面に突出して形成されたバンプ電極と、パッ
ケ−ジ内に形成され、パッケ−ジの側面に突出したバン
プ電極に接続される内部回路が形成された主面を有する
第３の半導体基板と、をさらに備えたものである。

【００１６】また、更に、本願発明の第８の態様に係る
モジュールは、一主面からつながる対向した第１および
第２の側面を含む凹部を有する実装基板と、第１の側面
に接続される第１の電極および第２の側面に接続される
第２の電極を有する半導体装置と、を備えたものであ
る。

【００１７】また、更に、本願発明の第９の態様に係る
半導体装置は、実装基板上の凹部に挿入するための凸部
が形成された一主面を有するパッケ−ジと、該パッケ−
ジの一主面に突出して形成されたバンプ電極とを備えた
ものである。

【００１８】また、更に、本願発明の第１０の態様に係
るモジュールは、凹部が形成された主面を有する実装基
板と、実装基板の主面に実装され、凹部に挿入される凸
部が形成された一主面を有するパッケ−ジと、該パッケ
−ジの一主面に突出して形成され、実装基板上の一主面
に接続されるバンプ電極と、を有する半導体装置を備え
たものである。

【００１９】また、更に、本願発明の第１１の態様に係
るモジュールは、所定の半導体装置を収納し得る穴部が
設けられた実装基板と、パッケージの一主面に突出して
形成されたバンプ電極および該バンプ電極に電気的に接
続されたリード端子を有する第１の半導体装置と、該第
１の半導体装置のバンプ電極と組み合わされるバンプ電
極を有し前記穴部に収納可能な第２の半導体装置とを備
え、該第２の半導体装置が前記穴部に収納される一方、
前記第１の半導体装置は、そのバンプ電極が第２の半導
体装置のバンプ電極に対応して重なる位置で、前記リー
ド端子を介して前記実装基板に支持されており、前記両
半導体装置のバンプ電極どうしが通電可能に接合されて
いることを特徴としたものである。

【００２０】また、更に、本願発明の第１２の態様に係
るモジュールは、所定の半導体装置を収納し得る穴部が
設けられた実装基板と、パッケージの上面および下面に
突出して形成された上下のバンプ電極とこれらバンプ電
極に電気的に接続されたリード端子とを有する第１の半
導体装置と、該第１の半導体装置の上下のバンプ電極の
いずれか一方と組み合わされるバンプ電極を有し前記穴
部に収納可能な第２の半導体装置と、前記第１の半導体
装置の上下のバンプ電極のいずれか他方と組み合わされ
るバンプ電極を有する第３の半導体装置とを備え、前記
第２の半導体装置が前記穴部に収納される一方、前記第
１の半導体装置は前記一方のバンプ電極が第２の半導体
装置のバンプ電極に対応して重なる位置で前記リード端
子を介して前記実装基板に支持され、前記第３の半導体
装置はそのバンプ電極が第１の半導体装置の他方のバン
プ電極に対応して重なる位置に配置されており、前記第
１の半導体装置の一方のバンプ電極と第２の半導体装置
のバンプ電極および第１の半導体装置の他方のバンプ電
極と第３の半導体装置のバンプ電極が、それぞれ通電可
能に互いに接合されていることを特徴としたものであ
る。

【００２１】また、更に、本願発明の第１３の態様に係
るモジュールは、前記第１および第２の半導体装置の少
なくともいずれか一方が、パッケージの上面および下面
に突出して形成された上下のバンプ電極を有しており、
更に少なくとも一つの他の半導体装置が積み重ねて実装
されていることを特徴としたものである。

【００２２】

【発明の実施の形態】

実施の形態１．以下、この発明の実施の形態１に係る半
導体装置について説明する。図１は、本実施の形態に係
る、例えば偶数個のバンプ電極を設置した半導体装置の
部分断面斜視図である。図１に示すように、この半導体
装置は半導体基板１ａと、後述するように、これと信号
的に鏡面対称に設定したリバ−ス型の半導体基板１ｂを
有し、各々の半導体基板１ａ，１ｂ上に偶数個のボンデ
ィングパッド２が配置されている。そして、この偶数個
のボンディングパッド２の上に、それぞれバンプ電極３
を設置して、これらの一部を露出するように全体を樹脂
でモ−ルドした構造となっている。尚、偶数個のバンプ
電極３の内にはダミ−としての役割に使用されるものが
あってもよい。

【００２３】図２は、上記図１に示された半導体装置を
上面から見た図である。この図２において、パッケ−ジ
１００の上面に配置されたバンプ電極３ａ〜３ｊは、半
導体基板１ａの内部回路からの正規の信号に対応するよ
うに設定されている。このときパッケ−ジ１００の上面
に配置されたバンプ電極３ａ〜３ｊの信号をＡ〜Ｊとす
る。また、図３は、上記図１に示された半導体装置を下
面から見た図である。図３において、パッケ−ジ１００
の下面に配置されたバンプ電極３ａ〜３ｊを、半導体基
板１ｂの内部回路からの信号に対応させて、半導体基板
１ａと鏡面対称であるリバ−ス型に設定している。すな
わち、半導体基板１ｂのバンプ電極３ａ〜３ｊは、半導
体基板１ａのバンプ電極３ａ〜３ｊに対応して、平面視
で重なるように位置設定されている。そして、このとき
パッケ−ジ１００の下面に配置されたバンプ電極３ａ〜
３ｊの信号は正規の信号Ａに対してＡとなり、ＢはＢ
に、以下順次、ＪはＪにそれぞれ対応している。

【００２４】次に、図４は上述の半導体基板１ａ及び１
ｂの部分回路図である。この図４に示すように、半導体
基板１ａ及び１ｂには、内部回路９ａ，９ｂと、内部回
路９ａの信号を取り込むトランスファゲ−ト８ａ，８ｂ
と、内部回路９ｂの信号を取り込むトランスファゲ−ト
８ｃ，８ｄが設けられ、トランスファゲ−ト８ａ，８ｃ
の出力信号は、例えばボンディングパッド２ａに出力さ
れるように設置され、トランスファゲ−ト８ｂ，８ｄの
出力信号は、例えばボンディングパッド２ｊに出力され
るように設置されている。また、トランスファゲ−ト８
ａ，８ｂのゲ−トの一方はノ−ドＢで接続し、トランス
ファゲ−ト８ｃ，８ｄのゲ−トの一方はノ−ドＣで接続
している。これら、ノ−ドＢ，Ｃには、インバ−タ回路
７ｂを介して信号が入力される。更に、トランスファゲ
−ト８ａ，８ｃのゲ−トの他方およびトランスファゲ−
ト８ｂ，８ｄのゲ−トの他方はノ−ドＡで接続し、イン
バ−タ回路７ａを介して信号が入力される。一方、イン
バ−タ回路７ａ，７ｂも互いに接続し、さらにインバ−
タ回路７ａはボンディングパッド２ｄに接続されてい
る。このボンディングパッド２ｄにアセンブリ工程等で
導電層が形成され、ワイヤリングできる電源電位Ｖｃｃ
が与えられた電源パッド２ｅまたは接地電位ＧＮＤが与
えられた接地パッド２ｆが設けられている。

【００２５】次に、動作について説明する。まず、ボン
ディングパッド２ｄを接地電位ＧＮＤが与えられる接地
パッド２ｆにアセンブリ工程で導電層を形成し、ワイヤ
リングした半導体基板１ａの場合、ロウレベルの電位が
インバ−タ回路７ａ，７ｂを介して、ノ−ドＢ，Ｃに与
えられると、トランスファゲ−ト８ａ，８ｂのゲ−トの
一方およびトランスファゲ−ト８ｃ，８ｄのゲ−トの一
方はロウレベルとなる。また、ノ−ドＡを介して、トラ
ンスファゲ−ト８ａ，８ｂのゲ−トの他方およびトラン
スファゲ−ト８ｃ，８ｄのゲ−トの他方はハイレベルと
なる。このときトランスファゲ−ト８ａ，８ｄは導通状
態となり、トランスファゲ−ト８ｂ，８ｃは非導通状態
となる。そして、内部回路９ａの信号はトランスファゲ
−ト８ａを介してボンディングパッド２ａに出力され、
内部回路９ｂの信号はトランスファゲ−ト８ｄを介して
ボンディングパッド２ｊに出力される。

【００２６】また、ボンディングパッド２ｄを電源電位
Ｖｃｃが与えられる電源パッド２ｅにアセンブリ工程等
で導電層を形成し、ワイヤリングした半導体基板１ｂの
場合ではハイレベルの電位がインバ−タ回路７ａ，７ｂ
を介して、ノ−ドＢ，Ｃに与えられると、トランスファ
ゲ−ト８ａ，８ｂのゲ−トの一方およびトランスファゲ
−ト８ｃ，８ｄのゲ−トの一方はハイレベルとなる。ま
た、ノ−ドＡを介し、トランスファゲ−ト８ａ，８ｂの
ゲ−トの他方およびトランスファゲ−ト８ｃ，８ｄのゲ
−トの他方はロウレベルとなる。このときトランスファ
ゲ−ト８ａ，８ｄは非導通状態となり、トランスファゲ
−ト８ｂ，８ｃは導通状態となる。そして、内部回路９
ａの信号はトランスファゲ−ト８ｂを介してボンディン
グパッド２ｊに出力され、内部回路９ｂの信号はトラン
スファゲ−ト８ｃを介してボンディングパッド２ａに出
力される。従って、内部回路からの正規の信号とは逆の
信号をボンディングパッドに出力することができる。

【００２７】次に、図５は、図２におけるV−V線に沿っ
た部分断面図である。これはアセンブリ工程等によって
図４におけるボンディングパッド２ｄと接地パッド２ｆ
をワイヤリングした状態を表す。図５に示すように、半
導体基板１ａ上のボンディングパッド２ｄと接地パッド
２ｆの間およびボンディングパッド２ｄと電源パッド２
ｅの間に絶縁層１０を配置する。ボンディングパッド２
ｄと接地パッド２ｆの絶縁層１０上に導電層１１ａを形
成し、ボンディングパッド２ｄと接続する。そして導電
層１１ａ上に導電層１２を形成する。また、ボンディン
グパッド２ｄと電源パッド２ｅの間の絶縁層１０上にも
導電層１２を形成する。さらに、それぞれの導電層１２
上に導電層１３を形成して、その導電層１３上にバンプ
電極３ａ〜３ｊを形成する。そして、全体を樹脂４でモ
−ルドする。即ち、導電層１１ａによってボンディング
パッド２ｄと接地パッド２ｆはワイヤリングされてい
る。

【００２８】また、図６は、図３におけるVI−VI線に沿
った部分断面図である。これはアセンブリ工程等によっ
て図４におけるボンディングパッド２ｄと電源パッド２
ｅをワイヤリングした状態を表す。図６に示すように、
半導体基板１ｂ上のボンディングパッド２ｄと接地パッ
ド２ｆの間およびボンディングパッド２ｄと電源パッド
２ｅの間に絶縁層１０が配置されている。ボンディング
パッド２ｄと電源パッド２ｅの絶縁層１０上に導電層１
１ａを形成し、ボンディングパッド２ｄと接続する。そ
して、導電層１１ａ上に導電層１２を形成する。また、
ボンディングパッド２ｄと接地パッド２ｆの間の絶縁層
１０上にも導電層１２を形成する。さらに、それぞれの
導電層１２上に導電層１３を形成して、その導電層１３
上にバンプ電極３ａ，３ｊを形成する。そして、全体を
樹脂４でモ−ルドする。即ち、導電層１１ａによってボ
ンディングパッド２ｄと電源パッド２ｅはワイヤリング
されている。

【００２９】次に、図７はこの発明に係る、例えば奇数
個のバンプ電極を設置した半導体装置の部分断面斜視図
である。図７に示すように、半導体基板２０１ａおよ
び、これと信号的に鏡面対称に設定したリバ−ス型の半
導体基板２０１ｂが備えられ、各々の半導体基板２０１
ａ，２０１ｂ上に単数あるいは複数のボンディングパッ
ド２０２が配置されている。この単数あるいは複数のボ
ンディングパッド２０２の上に、奇数個のバンプ電極２
０３を設置して、これらの一部を露出するように全体を
樹脂でモ−ルドした構造である。尚、奇数個のバンプ電
極２０３の内にはダミ−としての役割に使用されるもの
があってもよい。

【００３０】図８は、図７に示されたパッケ−ジ２００
の上面から見た図である。図８において、パッケ−ジ２
００の上面に配置されたバンプ電極２０３ａ〜２０３ｏ
は、半導体基板１ａの内部回路からの正規の信号に対応
するように設定されている。このときパッケ−ジ２００
の上面に配置されたバンプ電極２０３ａ〜２０３ｏの信
号をＡ〜Ｏとする。また、図９は図７に示されたパッケ
−ジ２００を下面から見た図である。図９において、パ
ッケ−ジ２００の下面に配置されたバンプ電極２０３ａ
〜２０３ｏを、半導体基板２０１ｂの内部回路からの信
号に対応させて、半導体基板２０１ａと信号的に鏡面対
称であるリバ−ス型に設定している。すなわち、半導体
基板２０１ｂのバンプ電極２０３ａ〜２０３ｏは、半導
体基板２０１ａのバンプ電極２０３ａ〜２０３ｏに対応
して、平面視で重なる位置となるように設定されてい
る。そして、このときパッケ−ジ１００の下面に配置さ
れたバンプ電極２０３ａ〜２０３ｏの信号は正規の信号
Ａに対してＡとなり、ＢはＢに、以下順次、０は０にそ
れぞれ対応している。

【００３１】また、図１０は、半導体基板２０１ａおよ
び２０１ｂの部分回路図である。この図１０に示すよう
に、半導体基板２０１ａおよび２０１ｂは、内部回路２
０９ａ，２０９ｂの信号を取り込むトランスファゲ−ト
２０８ａ，２０８ｂを有し、内部回路２０９ａ，２０９
ｂの出力信号は、例えばボンディングパッド２０２ａに
出力されるように設置されている。また、トランスファ
ゲ−ト２０８ａ，２０８ｂのゲ−トの一方はノ−ドＢで
接続し、また、ノ−ドＢはインバ−タ回路２０７ｂを介
して信号が入力される。また、トランスファゲ−ト２０
８ａ，２０８ｂのゲ−トの他方はノ−ドＡで接続し、イ
ンバ−タ回路２０７ａを介して信号が入力される。ま
た、インバ−タ回路２０７ａ，２０７ｂも互いに接続
し、さらにインバ−タ回路２０７ａはボンディングパッ
ド２０２ｄに接続され、このボンディングパッド２０２
ｄとアセンブリ工程等で導電層を形成し、ワイヤリング
できる電源電位Ｖｃｃが与えられる電源パッド２０２ｅ
または接地電位ＧＮＤが与えられる接地パッド２０２ｆ
を備えている。

【００３２】次に、動作について説明する。まず、ボン
ディングパッド２０２ｄを接地電位ＧＮＤが与えられる
接地パッド２０２ｆにアセンブリ工程等で導電層を形成
し、ワイヤリングした半導体基板２０１ａの場合、ロウ
レベルの電位がインバ−タ回路２０７ａ，２０７ｂを介
して、ノ−ドＢに与えられると、トランスファゲ−ト２
０８ａ，２０８ｂのゲ−トの一方はロウレベルとなる。
また、ノ−ドＡを介して、トランスファゲ−ト２０８
ａ，２０８ｂのゲ−トの他方はハイレベルとなる。この
ときトランスファゲ−ト２０８ｂは導通状態となる。そ
して、内部回路２０９ｂの信号はトランスファゲ−ト２
０８ｂを介してボンディングパッド２０２ａに出力され
る。

【００３３】また、ボンディングパッド２０２ｄを電源
電位Ｖｃｃが与えられる電源パッド２０２ｅにアセンブ
リ工程等で導電層を形成し、ワイヤリングした半導体基
板２０１ｂの場合、ハイレベルの電位がインバ−タ回路
２０７ａ，２０７ｂを介して、ノ−ドＢに与えられる
と、トランスファゲ−ト２０８ａ，２０８ｂのゲ−トの
一方はハイレベルとなる。また、ノ−ドＡを介して、ト
ランスファゲ−ト２０８ａ，２０８ｂのゲ−トの他方は
ロウレベルとなる。このときトランスファゲ−ト２０８
ａは導通状態となる。そして、内部回路２０９ａの信号
はトランスファゲ−ト２０８ａを介してボンディングパ
ッド２０２ａに出力される。従って、内部回路からの正
規の信号とは逆の信号をボンディングパッドに出力する
ことができる。さらに、アセンブリ工程等で導電層を形
成し、接地パッドあるいは電源パッドをワイヤリングし
た状態は図５、図６と同様である。

【００３４】この実施の形態１によると、従来の正規の
信号に対応した半導体装置とリバ−ス型の半導体装置を
別々に、重ねて設けるよりはコンパクトで薄型、また、
剛性が高く、実装密度を向上することが可能な半導体装
置を得ることができる。

【００３５】実施の形態２．図１１は、この発明の実施
の形態２を示すモジュ−ルである。図１１を参照して、
パッケ−ジ１００の上面に存在し、半導体基板の内部回
路からの正規の信号に対応させるように設定した偶数個
のバンプ電極３を実装基板５０ａの裏面に実装し、その
パッケ−ジ１００の下面に存在し、半導体基板の内部回
路からの正規の信号に対して鏡面対称に設定した偶数個
のバンプ電極３を他の実装基板５０ｂの表面に実装す
る。また、実装基板５０ｂの裏面に上述同様の、他の半
導体装置を実装する。

【００３６】即ち、パッケ−ジ１００の上面に存在し、
半導体基板の内部回路からの正規の信号に対応させるよ
うに設定した偶数個のバンプ電極３を実装基板５０ｂの
裏面に実装し、そのパッケ−ジ１００の下面に存在し、
半導体基板の内部回路からの正規の信号に対して鏡面対
称に設定した偶数個のバンプ電極３を他の実装基板５０
ｃの表面に実装する。さらに、実装基板５０ｂは表面か
ら裏面に繋がる、バンプ電極３０３の数に応じたスル−
ホ−ル５１を有し、その表面に実装される一方のパッケ
−ジ１００の下面に存在し、半導体基板の内部回路から
の正規の信号に対して鏡面対称に設定した偶数個のバン
プ電極３と、実装基板５０ｂの裏面に実装される他方の
パッケ−ジ１００の上面に存在し、半導体基板の内部回
路からの正規の信号に対応させるように設定した偶数個
のバンプ電極３を電気的に接続している。この実施例で
はパッケ−ジ１００を使って説明したが、パッケ−ジ２
００でも同様である。

【００３７】この実施の形態２によると多段実装が可能
なモジュ−ルが得られ、また、実装基板のスル−ホ−ル
でパッケ−ジ間の電気的導通がとれるので、半導体基板
の容量が倍になるとともに配線引き回し領域に要する面
積が少なくてすみ、実装密度が向上し、ノイズの影響を
受けにくいモジュ−ルを得ることができる。

【００３８】実施の形態３．図１２は、この発明の実施
の形態３を示す半導体装置の部分断面斜視図である。図
１２を参照して、この半導体装置は表面および裏面を有
し、どちらが表面になってもよいパッケ−ジ３００と、
そのパッケ−ジ３００の表面から突出した単数あるいは
複数のバンプ電極３０３と、表面および裏面を有する各
々の半導体基板３０１ａで構成する。また、各々の半導
体基板３０１ａの表面には単数あるいは複数のボンディ
ングパッド３０２が配置されている。このボンディング
パッド３０２は半導体基板３０１ａの内部回路と接続さ
れ、この上に単数あるいは複数のバンプ電極３０３が設
置される。そして、各々の半導体基板３０１ａの裏面は
例えば銀エポキシやはんだ等で接合されている。さら
に、これら単数あるいは複数のバンプ電極３０３の一部
を露出するように全体を樹脂でモ−ルドした構造となっ
ている。尚、単数あるいは複数のバンプ電極３０３の内
にはダミ−としての役割に使用されるものがあってもよ
い。

【００３９】この実施の形態３では、実施の形態１にお
ける信号的に鏡面対称に設定した半導体基板が必要ない
ので、同一半導体基板で製造が可能である。また、パッ
ケ−ジ３００に設置されたバンプ電極３０３がパッケ−
ジ３００の表面および裏面とも信号的に同一なので、実
装する場合パッケ−ジ３００の表面で行ってもよく、反
転させて裏面で行ってもよい。その他は実施の形態１と
同様の効果である。

【００４０】実施の形態４．図１３は、この発明の実施
の形態４を示すモジュ−ルである。図１３を参照して、
パッケ−ジ３００の表面から突出し、一方の半導体基板
の内部回路からの正規の信号に対応させるように設定し
た単数あるいは複数のバンプ電極３０３を実装基板３５
０ａの裏面に実装する。また、そのパッケ−ジ３００の
裏面から突出し、他方の半導体基板の内部回路からの正
規の信号に対応させるように設定した単数あるいは複数
のバンプ電極３０３を他の実装基板３５０ｂの表面に実
装した構造となっている。この実施の形態４では、モジ
ュ−ル自体を薄型にでき、かつ、剛性を高くすることが
できる。

【００４１】実施の形態５．図１４は、この発明の実施
の形態５を示すＩＣカ−ドの部分側面図である。この実
施の形態５は、実施の形態４におけるモジュ−ルをＩＣ
カ−ドに応用したものである。図１４を参照して、パッ
ケ−ジ３００の表面から突出し、一方の半導体基板の内
部回路からの正規の信号に対応させるように設定した単
数あるいは複数のバンプ電極３０３を、電気的配線処理
したパネル３３０ａの裏面に実装する。また、そのパッ
ケ−ジ３００の裏面から突出し、他方の半導体基板の内
部回路からの正規の信号に対応させるように設定した単
数あるいは複数のバンプ電極３０３を他の電気的配線処
理したパネル３３０ｂの表面に実装し、カ−ド筐体３１
０に取り付けた構造となっている。この実施の形態５で
は、限られた空間を有効に利用することが可能となり、
実装密度が向上し、かつ薄型化できる。

【００４２】実施の形態６．図１５は、この発明の実施
の形態６を示す半導体装置の部分断面斜視図である。こ
の実施の形態６は、実施の形態３において、パッケ−ジ
５００の側面にバンプ電極５０３を形成したものであ
る。図１５を参照して、この半導体装置は表面と裏面お
よび側面を有するパッケ−ジ５００と、そのパッケ−ジ
５００の各面から突出した単数あるいは複数のバンプ電
極５０３と、表面および裏面を有する各々の半導体基板
５０１ａと、それらの相対向する側面に設けた各々の半
導体基板５０１ｂと５０１ｃで構成する。

【００４３】また、各々の半導体基板５０１ａ，５０１
ｂ，５０１ｃの表面には単数あるいは複数のボンディン
グパッド５０２が配置されている。これらのボンディン
グパッド５０２は各々半導体基板５０１ａ，５０１ｂ，
５０１ｃの内部回路と接続され、この上に単数あるいは
複数のバンプ電極５０３が設置される。そして、各々の
半導体基板５０１ａの裏面および５０１ｂ，５０１ｃは
例えば銀エポキシやはんだ等で接合されている。この実
施の形態６の効果は実施の形態３とほぼ同様であるが、
異なる点は、パッケ−ジの任意の面にバンプ電極を設置
することが可能であるため、任意の面を用いて実装がで
きることである。

【００４４】実施の形態７．図１６は、この発明の実施
の形態７を示すモジュ−ルの部分断面図である。図１６
を参照して、実装基板５５０の表面に溝部５５０ａを設
ける。この溝部５５０ａの対向する両側面に電気的配線
５５１を形成している。そして、この電気的配線５５１
にパッケ−ジ５００から突出した単数あるいは複数のバ
ンプ電極５０３が電気的に繋がるように実装されてい
る。この実施の形態７では、片面だけに溝部を設けた実
装基板を使用することが可能である。また、溝部５５０
ａがバンプ電極５０３の位置ずれを防止する役目をして
いるのでテストあるいは実装が行い易くなる。さらに、
溝部の中に半導体装置を入れるので、モジュ−ル自体を
薄型化できる。

【００４５】実施の形態８．図１７は、この発明の実施
の形態８を示すモジュ−ルの部分断面斜視図である。図
１７を参照して、実装基板５５０の表面に溝部５５０ａ
を設ける。この溝部５５０ａの対向する両側面に電気的
配線５５１を形成している。また、溝部５５０ａの中
に、パッケ−ジ５１０の縦横の寸法比を変化させた半導
体装置を設置する。そして、この電気的配線５５１にパ
ッケ−ジ５１０から突出した単数あるいは複数のバンプ
電極５１３が電気的に繋がるように実装する。この実施
の形態８では溝部５５０ａの幅を狭く形成できるので、
さらにバンプ電極５１３の位置ずれを防止することが可
能となる。その他の効果は実施の形態７と同様である。

【００４６】実施の形態９．図１８は、この発明の実施
の形態９による半導体装置を示す部分断面斜視図であ
る。図１８を参照して、この半導体装置はパッケ−ジ６
００のある面に単数あるいは複数のバンプ電極６０３を
設け、その一部を露出するように全体を樹脂でモ−ルド
し、さらにバンプ電極の取り付け面において、半導体装
置の角部に、位置決め用の突部６３０を互いに対抗し合
う方向に設けている。一般にバンプ電極は球形状であ
り、接触は点接触で不安定である。また、バンプ電極の
高さは均一ではなく、コプラナリティを保ち難い場合が
ある。そのようなとき、この実施の形態９によると、位
置ずれが生じ難い半導体装置を得ることができる。ま
た、実装時において、半導体装置の上面からはバンプ電
極と実装基板との接触状況が目視できないため、このよ
うな位置決めが必要である。尚、位置決め用の突部６３
０の形状および、本数については半導体装置自体が位置
ずれを起こさなければ目的を達するので、この実施の形
態に限らない。

【００４７】実施の形態１０．図１９は、この発明の実
施の形態１０を示すモジュ−ルの部分断面図である。こ
の図１９を参照して、実装基板６５０の表面に溝部６５
１を設け、半導体装置６００に設置した位置決め用の突
部６３０を、その溝部６５１に挿入して実装する。この
実施の形態１０によれば、モジュ−ルのテスト時あるい
は実装時において、上記半導体装置６００に設けた単数
あるいは複数のバンプ電極６０３と実装基板６５０との
位置ずれを防止することができ、テストあるいは実装が
行いやすくなる。

【００４８】実施の形態１１．図２０は、本発明の実施
の形態１０を示すモジュ−ルの部分断面図である。この
図に示すように、本実施の形態に係るモジュールは、所
定の半導体装置（第２の半導体装置７６０）を収納し得
る穴部７０１ａが設けられた実装基板７０１と、パッケ
ージの一主面に突出して形成されたバンプ電極７５３お
よび該バンプ電極７５３に電気的に接続された少なくと
も一対のリード端子７０７を有する第１の半導体装置７
５０と、該第１の半導体装置７５０のバンプ電極７５３
と組み合わされるバンプ電極７６３を有し前記穴部７０
１ａに収納可能な第２の半導体装置７６０とを備えてい
る。

【００４９】そして、まず、第１および第２の半導体装
置７５０,７６０のバンプ電極７５３,７６３どうしを、
例えばはんだ付けにより通電可能に接合する。このバン
プ電極７５３,７６３どうしの接合に際しては、より好
ましくは、各バンプ電極７５３,７６３の球面の頂部を
ある程度平坦にした上で、例えば、フラックス性を有す
る接着剤を用いて仮止めし、その後に、はんだ付けが行
われる。次に、第１の半導体装置７５０を前記穴部７０
１ａに対応する例えば上方に配置する。これにより、第
２の半導体装置７６０が穴部７０１ａに収納される。

【００５０】次に、この状態で、第１の半導体装置７５
０の各リード端子７０７を実装基板７０１上の各ランド
７０６にそれぞれ接合することにより、第１の半導体装
置７５０がリード端子７０７を介して実装基板７０１に
支持される。この場合、各リード端子７０７と各ランド
７０６とは、例えばはんだ付けにより通電可能に接合さ
れる。このとき、第２の半導体装置７６０は、バンプ電
極７５３,７６３どうしが接合されているので、穴部７
０１ａに収納された状態で、第１の半導体装置７５０に
よって支持される。尚、各リード端子の実装基板への接
合工程と各バンプ電極どうしの接合工程とを、逆の順序
で行うようにしてもよい。

【００５１】このように、第１および第２の半導体装置
７５０,７６０のバンプ電極７５３,７６３どうしが通電
可能に接合されているので、第２の半導体装置７６０は
第１の半導体装置７５０によって支持される。そして、
第１の半導体装置７５０を穴部７０１ａに対応した位置
に配置し、各リード端子７０７を介して該第１の半導体
装置７５０を実装基板７０１に支持することにより、第
２の半導体装置７６０を穴部７０１ａ内に収納した状態
で、その上方に第１の半導体装置７５０を実装すること
ができる。つまり、実装基板７０１の肉厚を利用して二
段重ねで半導体装置７５０,７６０を実装することがで
き、比較的コンパクトで、かつ、実装密度がより高いモ
ジュールを得ることができるのである。

【００５２】実施の形態１２．図２１は、本発明の実施
の形態１１を示すモジュ−ルの部分断面図である。この
図に示すように、本実施の形態に係るモジュールは、所
定の半導体装置（第２の半導体装置８６０）を収納し得
る穴部８０１ａが設けられた実装基板８０１と、パッケ
ージの上面および下面に突出して形成された上下のバン
プ電極８５３Ａ,８５３Ｂとこれらバンプ電極８５３Ａ,
８５３Ｂの少なくともいずれか一方に電気的に接続され
た少なくとも一対のリード端子８０７とを有する第１の
半導体装置８５０とを備えている。この第１の半導体装
置８５０は、バンプ電極８５３Ａに電気的に接続された
半導体基板８５１Ａと、バンプ電極８５３Ｂに電気的に
接続された半導体基板８５１Ｂとを有している。また、
上記モジュールは、第１の半導体装置８５０の上下のバ
ンプ電極８５３Ａ,８５３Ｂのいずれか一方（本実施の
形態では下側のバンプ電極８５３Ｂ）と組み合わされる
バンプ電極８６３を有し、前記穴部８０１ａに収納可能
な第２の半導体装置８６０と、第１の半導体装置８５０
の上下のバンプ電極８５３Ａ,８５３Ｂのいずれか他方
（本実施の形態では上側のバンプ電極８５３Ａ）と組み
合わされるバンプ電極８７３を有する第３の半導体装置
８７０とを備えている。

【００５３】そして、まず、第１の半導体装置８５０の
下側のバンプ電極８５３Ｂと第２の半導体装置８６０の
バンプ電極８６３どうし、および第１の半導体装置８５
０の上側のバンプ電極８５３Ａと第３の半導体装置８７
０のバンプ電極８７３どうしを、例えばはんだ付けによ
りそれぞれ通電可能に接合する。このバンプ電極どうし
の接合に際しては、より好ましくは、各バンプ電極８５
３Ａ,８５３Ｂ,８６３,８７３の球面の頂部をある程度
平坦にした上で、例えば、フラックス性を有する接着剤
を用いて仮止めし、その後に、はんだ付けが行われる。

【００５４】次に、第１の半導体装置８５０を前記穴部
８０１ａに対応する例えば上方に配置する。これによ
り、第２の半導体装置８６０が穴部８０１ａに収納され
る。そして、この状態で、第１の半導体装置８５０の各
リード端子８０７を実装基板８０１上の各ランド８０６
にそれぞれ接合することにより、第１の半導体装置８５
０がリード端子８０７を介して実装基板８０１に支持さ
れる。この場合、各リード端子８０７と各ランド８０６
とは、例えばはんだ付けにより通電可能に接合される。
このとき、第２の半導体装置８６０は、バンプ電極８５
３Ｂ,８６３どうしが接合されているので、前記穴部８
０１ａに収納された状態で、第１の半導体装置８５０に
よって支持される。また、第３の半導体装置８７０は、
バンプ電極８５３Ａ,８７３どうしが接合されているの
で、第１の半導体装置８５０によってその上方に支持さ
れる。尚、各リード端子の実装基板への接合工程と各バ
ンプ電極どうしの接合工程とを、逆の順序で行うように
してもよい。

【００５５】このように、第１の半導体装置８５０の一
方のバンプ電極８５３Ｂと第２の半導体装置８６０のバ
ンプ電極８６３および第１の半導体装置８５０の他方の
バンプ電極８５３Ａと第３の半導体装置８７０のバンプ
電極８７３がそれぞれ通電可能に互いに接合されている
ので、第２および第３の半導体装置８６０,８７０は共
に第１の半導体装置８５０によって支持される。そし
て、第１の半導体装置８５０を穴部８０１ａに対応した
位置に配置し、各リード端子８０７を介して該第１の半
導体装置８５０を実装基板８０１に支持することによ
り、第２の半導体装置８６０を穴部８０１ａ内に収納し
た状態で、その上方に第１の半導体装置８５０を、更に
その上に第３の半導体装置８７０を実装することができ
る。つまり、実装基板８０１の肉厚を利用して三段重ね
で半導体装置８５０,８６０,８７０を実装することがで
き、比較的コンパクトで、かつ、実装密度がより一層高
いモジュールを得ることができるのである。

【００５６】また、この実施の形態１２において、前記
第２および第３の半導体装置８６０,８７０の少なくと
もいずれか一方を、パッケージの上面および下面に突出
して形成された上下のバンプ電極を有する半導体装置と
し、更に少なくとも一つの他の半導体装置を積み重ねて
実装するようにすることもできる。この場合には、更に
一層高い実装密度を達成することができる。

【００５７】尚、本発明は、以上の実施の形態に限定さ
れるものではなく、その要旨を逸脱しない範囲におい
て、種々の改良あるいは設計上の変更等を行い得るもの
であることは、言うまでもない。

【００５８】

【発明の効果】本願の請求項１の発明によれば、上面お
よび下面を有するパッケ−ジと、上面および下面に突出
して形成されたバンプ電極とを備えたことにより、コン
パクトで薄型の半導体装置を得ることができる。

【００５９】また、本願の請求項２の発明によれば、基
本的には、請求項１の発明と同様の効果を奏することが
できる。その上、上面に突出して形成されたバンプ電極
が複数存在し、下面に突出して形成されたバンプ電極
は、上面に突出して形成された複数のバンプ電極と鏡面
対称に配置されているので、コンパクトで薄型、しかも
剛性が高く、また、実装密度を向上することが可能な半
導体装置を得ることができる。

【００６０】更に、本願の請求項３の発明によれば、上
面および下面を有するパッケ−ジと、上面に突出して形
成された複数の第１のバンプ電極と、下面に突出して形
成され、第１のバンプ電極と鏡面対称に配置された複数
の第２のバンプ電極とを有する第１および第２の半導体
装置と、第１の半導体装置の第１のバンプ電極に接続さ
れる第１の実装基板と、一方および他方の主面と一方お
よび他方の主面の間に形成されたスル−ホ−ルを有し、
一方の主面側に第１の半導体装置の第２のバンプ電極が
接続されるとともに他方の主面側に第２の半導体装置の
第１のバンプ電極が接続され、第１の半導体装置の第２
のバンプ電極と第２の半導体装置の第１のバンプ電極の
うちの同じ信号を受ける対応した電極どうしがスル−ホ
−ルを介して接続される第２の実装基板と、第２の半導
体装置の第２のバンプ電極に接続される第３の実装基板
とを備えるモジュ−ルとしたことにより、実装密度が高
く、ノイズの影響を受けにくいモジュ−ルを得ることが
できる。

【００６１】また更に、本願の請求項４の発明によれ
ば、第１および第２の主面を有するパッケ−ジと、第１
および第２の主面に突出して形成されたバンプ電極と、
パッケ−ジ内に形成され、一方および他方の主面を有
し、一方の主面にパッケ−ジの第１の主面に突出したバ
ンプ電極に接続される内部回路を有する第１の半導体基
板と、パッケ−ジ内に形成され、一方および他方の主面
を有し、他方の主面が第１の半導体基板の他方の主面に
接合され、一方の主面に前記パッケ−ジの第２の主面に
突出したバンプ電極に接続される内部回路を有する第２
の半導体基板を備える半導体装置としたことにより、パ
ッケ−ジのどちらの主面を下に向けても実装ができる半
導体装置を得ることができる。

【００６２】また更に、本願の請求項５の発明によれ
ば、上面および下面を有し、上面および下面にバンプ電
極が突出して形成された半導体装置と、上面に突出した
バンプ電極に接続される第１の実装基板と、下面に突出
したバンプ電極に接続される第２の実装基板とを備える
モジュ−ルとしたことにより、薄型にでき、かつ、剛性
の高いモジュ−ルを得ることができる。

【００６３】また更に、本願の請求項６の発明によれ
ば、基本的には、請求項５の発明と同様の効果を奏する
ことができる。特に、上記モジュ−ルはＩＣカ−ドを含
み、第１の実装基板はＩＣカ−ドにおけるパネルとした
ことにより、限られた空間を有効に利用でき、実装密度
が向上し、かつ薄型のＩＣカ−ドを得ることができる。

【００６４】また更に、本願の請求項７の発明によれ
ば、基本的には、請求項４の発明と同様の効果を奏する
ことができる。その上、前記パッケ−ジは、さらに第１
の主面を含む面および第２の主面を含む面と交わる面に
含まれる側面を有し、側面に突出して形成されたバンプ
電極と、パッケ−ジ内に形成され、パッケ−ジの側面に
突出したバンプ電極に接続される内部回路が形成された
主面を有する第３の半導体基板をさらに備える半導体装
置としたことにより、任意の面を用いて実装ができる半
導体装置を得ることができる。

【００６５】また更に、本願の請求項８の発明によれ
ば、一主面からつながる対向した第１および第２の側面
を含む凹部を有する実装基板と、第１の側面に接続され
る第１の電極および第２の側面に接続される第２の電極
とを有する半導体装置を備えるモジュ−ルとしたことに
より、薄型のモジュ−ルを得ることができる。

【００６６】また更に、本願の請求項９の発明によれ
ば、実装基板上の凹部に挿入するための凸部を有する一
主面をもつパッケ−ジと、パッケ−ジの一主面に突出し
て形成されたバンプ電極とを備える半導体装置としたこ
とにより、位置ずれが生じ難い半導体装置を得ることが
できる。

【００６７】また更に、本願の請求項１０の発明によれ
ば、凹部が形成された主面を有する実装基板と、該実装
基板の主面に実装され、凹部に挿入された凸部が形成さ
れた一主面を有するパッケ−ジと、該パッケ−ジの一主
面に突出して形成され、実装基板上の一主面に接続され
るバンプ電極とを有する半導体装置とを備えるモジュ−
ルとしたことにより、テストあるいは実装がしやすいモ
ジュ−ルを得ることができる。

【００６８】また更に、本願の請求項１１の発明によれ
ば、第１および第２の半導体装置のバンプ電極どうしが
通電可能に接合されているので、第２の半導体装置は第
１の半導体装置によって支持される。そして、第１の半
導体装置を穴部に対応した位置に配置し、リード端子を
介して該第１の半導体装置を実装基板に支持することに
より、第２の半導体装置を穴部内に収納した状態で、そ
の上方に第１の半導体装置を実装することができる。つ
まり、実装基板の肉厚を利用して二段重ねで半導体装置
を実装することができ、比較的コンパクトで、かつ、実
装密度がより高いモジュールを得ることができる。

【００６９】また更に、本願の請求項１２の発明によれ
ば、第１の半導体装置の一方のバンプ電極と第２の半導
体装置のバンプ電極および第１の半導体装置の他方のバ
ンプ電極と第３の半導体装置のバンプ電極がそれぞれ通
電可能に互いに接合されているので、第２および第３の
半導体装置は共に第１の半導体装置によって支持され
る。そして、第１の半導体装置を穴部に対応した位置に
配置し、リード端子を介して該第１の半導体装置を実装
基板に支持することにより、第２の半導体装置を穴部内
に収納した状態で、その上方に第１の半導体装置を、更
にその上に第３の半導体装置を実装することができる。
つまり、実装基板の肉厚を利用して三段重ねで半導体装
置を実装することができ、比較的コンパクトで、かつ、
実装密度がより一層高いモジュールを得ることができ
る。

【００７０】また更に、本願の請求項１３の発明によれ
ば、基本的には、請求項１２の発明と同様の効果を奏す
ることができる。その上、前記第２および第３の半導体
装置の少なくともいずれか一方が、パッケージの上面お
よび下面に突出して形成された上下のバンプ電極を有し
ており、更に少なくとも一つの他の半導体装置が積み重
ねて実装されているので、更に一層高い実装密度を達成
することができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１を示す偶数個のバン
プ電極を設置した半導体装置の部分断面斜視図である。

【図２】 上記実施の形態１を示す偶数個のバンプ電極
を設置した半導体装置を上面から見た図である。

【図３】 上記実施の形態１を示す偶数個のバンプ電極
を設置した半導体装置を下面から見た図である。

【図４】 上記実施の形態１を示す偶数個のバンプ電極
を設置した半導体装置における半導体基板の部分回路図
である。

【図５】 図２におけるV−V線に沿った部分断面図であ
る。

【図６】 図３におけるVI−VI線に沿った部分断面図で
ある。

【図７】 上記実施の形態１を示す奇数個のバンプ電極
を設置した半導体装置の部分断面斜視図である。

【図８】 上記実施の形態１を示す奇数個のバンプ電極
を設置した半導体装置を上面から見た図である。

【図９】 上記実施の形態１を示す奇数個のバンプ電極
を設置した半導体装置を下面から見た図である。

【図１０】 上記実施の形態１を示す奇数個のバンプ電
極を設置した半導体装置における半導体基板の部分回路
図である。

【図１１】 この発明の実施の形態２を示すモジュ−ル
の部分断面図である。

【図１２】 この発明の実施の形態３を示す半導体装置
の部分断面斜視図である。

【図１３】 この発明の実施の形態４を示すモジュ−ル
の部分断面図である。

【図１４】 この発明の実施の形態５を示すＩＣカ−ド
の部分断面斜視図である。

【図１５】 この発明の実施の形態６を示す半導体装置
の部分断面斜視図である。

【図１６】 この発明の実施の形態７を示すモジュ−ル
の部分断面図である。

【図１７】 この発明の実施の形態８を示すモジュ−ル
の部分断面斜視図である。

【図１８】 この発明の実施の形態９を示す半導体装置
の斜視図である。

【図１９】 この発明の実施の形態１０を示すモジュ−
ルの部分断面図である。

【図２０】 この発明の実施の形態１１を示すモジュ−
ルの部分断面図である。

【図２１】 この発明の実施の形態１２を示すモジュ−
ルの部分断面図である。

【図２２】 従来の半導体装置の部分断面図である。

【図２３】 従来の半導体装置の側面図である。

【図２４】 従来の半導体装置の実装基板への搭載状態
を示す部分断面図である。

【符号の説明】

１ａ,１ｂ,２０１ａ,２０１ｂ,３０１ａ,５０１ａ,５０
１ｂ,５０１ｃ 半導体基板、３,２０３,３０３,５０
３,５１３,６０３,７５３,７６３,８５３Ａ,８５３Ｂ,
８６３,８７３ バンプ電極、５０ａ,５０ｂ,５０ｃ,３
５０ａ,３５０ｂ,５５０,６５０,７０１,８０１ 実装
基板、５１ スル−ホ−ル、１００,２００,３００,５
００,５１０,６００ パッケ−ジ、３３０ａ,３３０ｂ
パネル、５５０ａ,６５１ 溝部、５５１ 電気的配
線、６３０ 突部、７０１ａ,８０１ａ 穴部、７０７,
８０７ リード端子、７５０,７６０,８５０,８６０,８
７０半導体装置。

Claims (13)

【特許請求の範囲】
1. 【請求項１】 上面および下面を有するパッケ−ジと、
   前記上面および下面に突出して形成されたバンプ電極
   と、を備えたことを特徴とする半導体装置。
2. 【請求項２】 上面に突出して形成されたバンプ電極が
   複数存在し、下面に突出して形成されたバンプ電極は前
   記上面に突出して形成された複数のバンプ電極と鏡面対
   称に配置されていることを特徴とする請求項１記載の半
   導体装置。
3. 【請求項３】 上面および下面を有するパッケ−ジと、
   前記上面に突出して形成された複数の第１のバンプ電極
   と、前記下面に突出して形成され、前記第１のバンプ電
   極と鏡面対称に配置された複数の第２のバンプ電極とを
   有する第１および第２の半導体装置と、 前記第１の半導体装置の第１のバンプ電極に接続される
   第１の実装基板と、 一方および他方の主面とこれら一方および他方の主面の
   間に形成されたスル−ホ−ルを有し、一方の主面側に前
   記第１の半導体装置の第２のバンプ電極が接続されると
   ともに他方の主面側に前記第２の半導体装置の第１のバ
   ンプ電極が接続され、前記第１の半導体装置の第２のバ
   ンプ電極と前記第２の半導体装置の第１のバンプ電極の
   うちの同じ信号を受ける対応した電極どうしが前記スル
   −ホ−ルを介して接続される第２の実装基板と、 前記第２の半導体装置の第２のバンプ電極に接続される
   第３の実装基板と、を備えたことを特徴とするモジュ−
   ル。
4. 【請求項４】 第１および第２の主面を有するパッケ−
   ジと、 前記第１および第２の主面に突出して形成されたバンプ
   電極と、 前記パッケ−ジ内に形成され、一方および他方の主面を
   有し、一方の主面に前記パッケ−ジの第１の主面に突出
   したバンプ電極に接続される内部回路を有する第１の半
   導体基板と、 前記パッケ−ジ内に形成され、一方および他方の主面を
   有し、他方の主面が前記第１の半導体基板の他方の主面
   に接合され、一方の主面に前記パッケ−ジの第２の主面
   に突出したバンプ電極に接続される内部回路を有する第
   ２の半導体基板と、を備えたことを特徴とする半導体装
   置。
5. 【請求項５】 上面および下面を有し、前記上面および
   下面にバンプ電極が突出して形成された半導体装置と、 前記上面に突出したバンプ電極に接続される第１の実装
   基板と、 前記下面に突出したバンプ電極に接続される第２の実装
   基板と、を備えたことを特徴とするモジュ−ル。
6. 【請求項６】 前記モジュ−ルはＩＣカ−ドを含み、前
   記第１の実装基板は前記ＩＣカ−ドにおけるパネルであ
   ることを特徴とする請求項５記載のモジュ−ル。
7. 【請求項７】 第１および第２の主面を有するパッケ−
   ジと、 前記第１および第２の主面に突出して形成されたバンプ
   電極と、 前記パッケ−ジ内に形成され、一方および他方の主面を
   有し、一方の主面に前記パッケ−ジの第１の主面に突出
   したバンプ電極に接続される内部回路を有する第１の半
   導体基板と、 前記パッケ−ジ内に形成され、一方および他方の主面を
   有し、他方の主面が前記第１の半導体基板の他方の主面
   に接合され、一方の主面に前記パッケ−ジの第２の主面
   に突出したバンプ電極に接続される内部回路を有する第
   ２の半導体基板と、を備え 前記パッケ−ジは、前記第１の主面を含む面および第２
   の主面を含む面と交わる面に含まれる側面を有し、 該側面に突出して形成されたバンプ電極と、 前記パッケ−ジ内に形成され、前記パッケ−ジの側面に
   突出したバンプ電極に接続される内部回路が形成された
   主面を有する第３の半導体基板と、をさらに備えたこと
   を特徴とする半導体装置。
8. 【請求項８】 一主面に、該主面からつながる対向した
   第１および第２の側面を含む凹部を有する実装基板と、 前記第１の側面に接続される第１の電極と、前記第２の
   側面に接続される第２の電極とを有する半導体装置と、
   を備えたことを特徴とするモジュ−ル。
9. 【請求項９】 実装基板上の凹部に挿入するための凸部
   が形成された一主面を有するパッケ−ジと、該パッケ−
   ジの前記一主面に突出して形成されたバンプ電極と、を
   備えたことを特徴とする半導体装置。
10. 【請求項１０】 凹部が形成された主面を有する実装基
    板と、 該実装基板の主面に実装され、前記凹部に挿入される凸
    部が形成された一主面を有するパッケ−ジと、該パッケ
    −ジの前記一主面に突出して形成され、前記実装基板上
    の一主面に接続されるバンプ電極とを有する半導体装置
    と、を備えたことを特徴とするモジュ−ル。
11. 【請求項１１】 所定の半導体装置を収納し得る穴部が
    設けられた実装基板と、 パッケージの一主面に突出して形成されたバンプ電極お
    よび該バンプ電極に電気的に接続されたリード端子を有
    する第１の半導体装置と、 該第１の半導体装置のバンプ電極と組み合わされるバン
    プ電極を有し前記穴部に収納可能な第２の半導体装置と
    を備え、 該第２の半導体装置が前記穴部に収納される一方、前記
    第１の半導体装置は、そのバンプ電極が第２の半導体装
    置のバンプ電極に対応して重なる位置で、前記リード端
    子を介して前記実装基板に支持されており、前記両半導
    体装置のバンプ電極どうしが通電可能に接合されている
    ことを特徴とするモジュール。
12. 【請求項１２】 所定の半導体装置を収納し得る穴部が
    設けられた実装基板と、 パッケージの上面および下面に突出して形成された上下
    のバンプ電極とこれらバンプ電極に電気的に接続された
    リード端子とを有する第１の半導体装置と、 該第１の半導体装置の上下のバンプ電極のいずれか一方
    と組み合わされるバンプ電極を有し前記穴部に収納可能
    な第２の半導体装置と、 前記第１の半導体装置の上下のバンプ電極のいずれか他
    方と組み合わされるバンプ電極を有する第３の半導体装
    置とを備え、 前記第２の半導体装置が前記穴部に収納される一方、前
    記第１の半導体装置は前記一方のバンプ電極が第２の半
    導体装置のバンプ電極に対応して重なる位置で前記リー
    ド端子を介して前記実装基板に支持され、前記第３の半
    導体装置はそのバンプ電極が第１の半導体装置の他方の
    バンプ電極に対応して重なる位置に配置されており、前
    記第１の半導体装置の一方のバンプ電極と第２の半導体
    装置のバンプ電極および第１の半導体装置の他方のバン
    プ電極と第３の半導体装置のバンプ電極が、それぞれ通
    電可能に互いに接合されていることを特徴とするモジュ
    ール。
13. 【請求項１３】 前記第２および第３の半導体装置の少
    なくともいずれか一方が、パッケージの上面および下面
    に突出して形成された上下のバンプ電極を有しており、
    更に少なくとも一つの他の半導体装置が積み重ねて実装
    されていることを特徴とする請求項１２記載のモジュー
    ル。