TW388112B - Semiconductor device and module - Google Patents

Semiconductor device and module Download PDF

Info

Publication number
TW388112B
TW388112B TW086114258A TW86114258A TW388112B TW 388112 B TW388112 B TW 388112B TW 086114258 A TW086114258 A TW 086114258A TW 86114258 A TW86114258 A TW 86114258A TW 388112 B TW388112 B TW 388112B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
protruding
electrode
package
main surface
Prior art date
Application number
TW086114258A
Other languages
English (en)
Inventor
Katsunori Ochi
Tetsuro Washida
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW388112B publication Critical patent/TW388112B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

第86!〗4258號說明書修正頁 A7 B7 i 曰期:88.01.19 五 '發明説明()γ 囷1係表示本發明之實施例1之例如設置了偶數個 突起電極之半導艘裝置之部分剖面立趙圖。如圖1所 示’該半導艘裝置具有半導體基板U、和如後述所示設 定成與其在信號上成鏡面對稱之反向型半導想基板ib, 在各自的半導體基板la、半導體基板lb上配置偶數個焊 片的固定層2,即圈5及圖6的導電層。 而且在構造上在該偶數個焊片的固定層2上各自設 置突起電極3,用樹脂將整體模製成露出一部分。此外, 在偶數個突起電極3之中有的用於虛設物作用也可。 圖2係上述圖1所示半導體裝置之上視圖。在圖2, 配置於封裝100之上面之突起電極3a〜3j設定成和來自 半導體基板la之内部電路之正常信號對應。此時將配置 於封裝100之上面之突起電極3a〜3j之信號設為a〜J。 囷3係上述圖1所示半導體裝置之底視圖。在圖3, 使配置於封裝1〇〇之下面之突起電極3a〜3j和來自半導 體基板la之内部電路之信號對應,設定成和半導艘基板 lb鏡面對稱之反向型。即,半導體基板2〇lb之突起電 極203 a〜203〇和半導趙基板20 la之突起電極203 a〜203〇 對應設定成在上視圖重眷的位置。而且,此時將配置於 封裝100之下面之突起電極3a〜3j之信號對於正常信號 A對應A ’對於B對應B,以下依次對於C〜J對應C〜J。 其次,圖4係上述半導體基板la及lb之部分電路 圖。如囷4所示,在半導體基板ia及lb設置内部電路 9a、9b、取入内部電路9a之信號之傳輸閘8a ' 8b及取 入内部電路牝之信號之傳輸閘8c、8d,傳輸閘8a、肋之 本紙张尺度適/flt國國家標率(CNS ) A4規格(210X297公釐) (誚先閱讀背面之注意事項存硝寫本頁) • 11 · '裝. 、訂 4 鐘濟部中夬標牟工消费合作社印家 A7 B7 五'發明説明(1) 發明所屬技術領域 本發明係關於半導體裝置及模组,尤其係關於具有 突起電極之半導體裝置及高密度組裝了半導體裝置之模 組。 習知技術 圖22係表示例如在特開平5_82582號公報(以下將其 稱為習知技術1)公開之習知之具有突起電極之半導體裝 置之部分剖面囷》在圖22,1〇〇1係半導體基板、1〇〇2 係配置在半導體基板1001上之焊片、1〇〇3係在焊片 1002上所形成的突起電極、1004係模製樹脂。在該習知 之具有突起電極之半導體裝置,在配置於半導體基板 1001之焊片1002之垂直線上形成和外部電路連接之突 起電極1003,半導體裝置之外形尺寸可縮小到半導體基 板1001之尺寸的程度。 此外,在本說明書,「半導體裝置」基本上意指用 樹脂密封「半導體晶元及在電氣上配線之電極(例如突起 電極)等後封裝而成之1個電子零件」,「模組」基本上 意指「將1個或複數個電子零件組裝在基板後之組裝完 之產品J。而「封裝」基本上意指「丨個電子零件之形 成方法或所形成的本身的形態J 。 而’將具有如上述之突起電極之半導艚裝置(例如參 照圖23)裝在組裝用基板上時,例如如圓24所示,對於 配置在組裝用基板1100上之焊片1152,分別利用例如 焊料等和突起電極接合(以下將其稱為習知技術2)之作 4 本紙張尺度適用中國國家標準(CNS)A4規格(210X29*7公着) -1f 裝丨,--.I---訂 •*> (請先閲讀背面之注項再填寫本頁) A7
經濟部中夬標準局貝工消费合作社印聚 法係習知的一般方法。此時,因半導體裝置115〇直接裝 在組裝用基板1100之表面,和將半導體裝置一個一個地 經由導線端子組裴在基板上之情況相比,可提高組裝密 度。 而例如在特開平6-188362號公報上(以下將其稱為 習知技術3)所公開之半導體裝置之組裝構造,重疊接合2 個半導體裝置,將該一體化之2個半導體裝置經由導線 端子固定在組裝用基板,以提高組裝密度。利用該習知 技術3時,可在組裝丨個半導體裝置所需的面積組裝2 個半導體裝置。 又’例如在特開平6-5778號公報上(以下將其稱為習 知技術4)所公開的,係在將複數個半導體晶元立體配置 之半導體裝置’藉著使用金屬突起,提高絕熱緣性、散 熱性及接合強度,而且可容易地進行各半導體晶元之位 置對準的。 發明要解決之課題 可是,在上述習知技術1、2及4,都對於在提高在 組裝用基板上之半導«裝置之組裝密度,基本上只記載 使用突起電極之一般性效果,而對於更加提高半導體裝 置之組裝密度之構造,則絲毫未公開。 即,在上述習知技術1上只公開,藉著使用突起電 極可縮小半導體裝置之外形尺寸;又,在習知技術2上 只公開,藉著使用突起電極可將半導體裝置直接裝在組 裝用基板;此外在習知技術4上只公開使用突起電極之 5 本纸張尺度適用中國國家揉準(CNS ) A4規格(210X297公嫠) (請先閲讀背面之注意事項再填寫本頁)
鐘濟部中夬橾率局ΛΧ消费合作社印It Α7 Β7 五、發明説明(3 ) 半導體晶元之立體性配置構造。 又’在習知技術3時,藉著將2個半導體裝置重合 裝在組裝用基板上,雖然可確實提高基板之平均單位面 積之半導體裝置之組裝密度某種程度,但是無法達成更 高的組裝密度’而且也有在模組之小型化上不利之缺 點,因2個半導體裝置經由導線端子以吊在空中之狀態 保持在基板之上方,變成比基板上方突出β 因此’本發明之目的在於得到具有可提高組裝密度 之突起電極之半導體裝置及提高了度之模組。 解決課題之手段 因而,本發明之第1形式之半導體裝置包括具有上 面及下面之封裝和在上面及下面凸出而形成之突起電 極。 本發明之第2形式之半導體裝置,其特徵在於在上 面凸出而形成之突起電極有複數個,而在下面凸出而形 成之突起電極和該在上面凸出而形成之突起電極配置成 鏡面對稱。 本發明之第3形式之模組’包括:第1及第2半導體 裝置’包括具有上面及下面之封裝、在該上面凸出而形 成之複數個第1突起電極及在該下面凸出而形成並和該 第1突起電極配置成銳面對稱之第2突起電極;第1組裝 用基板’和該第1半導艘裝置之第1突起電極連接;第2 組裝用基板,具有在一側之主面、另一側之主面及這些 一側和另一側之主面之間形成之貫穿孔,在一側之主面 6 本紙張尺度逋用中國國家標率(CNS ) A4規格(210X297公釐) ----.~ --Γ裝 I.--^---訂 : 二 (請先閲讀背面之注$項再填寫本頁) 鐘濟部中*標準局貝工消费合作社印It A7 ----— ____ B7_ 五、發明説明(4 ) 側連接該第1半導體裝置之第2突起電極而且在另一側 之主面側連接該第2半導體裝置之第1突起電極,該第1 半導艘裝置之第2突起電極和該第2半導體裝置之第1 突起電極之中之接受相同信號之對應的電極彼此經由貫 穿孔連接;第3組裝用基板,和該第2半導體裝置之第2 突起電極連接。 本發明之第4形式之半導體裝置,包括:封裝,具 有第1及第2主面; 突起電極’在該第1及第2主面凸出而形成;第i 半導艘基板’在該封裝内形成’具有一側及另一側之主 面’在一側之主面具有和在該封裝之第丨主面凸出之突 起電極連接之内部電路;第2半導體基板,在該封裝内 形成’具有一側及另一側之主面,另一侧之主面和該第i 半導想基板之另一側之主面接合,在另一側之主面具有 和在該封裝之第2主面凸出之突起電極連接之内部電 路。 本發明之第5形式之模組,包括:半導體裝置,具 有上面及下面並在該上面及下面凸出形成突起電極;第i 組裝用基板,和在該上面凸出之突起電極連接;第2組 裝用基板’和在該下面凸出之突起電極連接。 本發明之第6形式之模組係模組包含1C卡,第1組 裝用基板係作為在該1C卡之面板的。 本發明之第7形式之半導體裝置中,封裝還具有在 和包含該第1主面之面及包含該第2主面之面交又之面 7 本紙張尺度遑用中國國家揉準(CNS >八4规格(WOX2^7公釐) 一 (請先聞讀背面之注$項再填寫本頁) 裝. 訂 鍾濟部中夾標率Λ貝工消费合作社印裝 A7 B7 五、發明説明(5 ) 所包含的側面;還包括:突起電極,在該側面凸出而形 成;第3半導體基板,在該封裝内形成,具有形成和在 該封裝之側面凸出之突起電極連接之内部電路之主面。 本發明之第8形式之模組,包括:組裝用基板,在 一主面具有包含自該主面相連並相向之第i及第2側面 之凹部;半導體裝置’具有和該第1侧面連接之第1電 極及和該第2側面連接之第2電極。 本發明之第9形式之半導體裝置,包括:封裝,具 有形成了用以插入組裝用基板上之凹部之凸部之一主 面’突起電極,在該封裝之該一主面凸出而形成。 本發明之第10形式之模組,包括:組裝用基板,具 有形成了凹部之主面,·半導體裝置,具有在該組裝用基 板之主面組裝並形成了用以插入該凹部之凸部之一主面 之封裝及在該封裝之該一主面凸出而形成並和該組裝用 基板上之一主面連接之突起電極。 本發明之第11形式之模組,包括··組裝用基板,設 置了可收藏指定的半導體裝置之孔部;第1半導體裝置, 具有在封裝之一主面凸出而形成之突起電極及和該突起 電極在電氣上導通之導線端子;第2半導體裝置,具有 和該第1半導體裝置之突起電極組合之突起電極並可收 藏在該孔部;其特徵在於將該第2半導體裝置收藏在該 孔部’而該第1半導體裝置’在其突起電極和第2半導 II裝置之突起電極對應而重疊的位置,經由該導線端子 由該組裝用基板支推,該兩半導體裝置之突起電極彼此 8 本纸張尺度適用中國國家橾準(CNS ) Α4規格(2丨ΟΧΜ7公釐) Γ^ίΗ_--装 ΙΊ (請先聞讀背面之注意^項再填寫本頁) 訂 經濟部中夬樣率局貞工消费合作社_製 A7 B7 五、發明説明(6) 接合成可通電。 本發明之第12形式之模組’包括:組裝用基板,設 置了可收藏指定的半導體裝置之孔郜;第1半導體裝置, 具有在封裝之上面及下面凸出而形成之上下突起電極及 和這些突起電極在電氣上導通之導線端子;第2半導體 裝置’具有和該第1半導艘裝置之上下突起電極之中之 一側組合之突起電極並可收藏在該孔部;第3半導體裝 置,具有和該第1半導體裝置之上下突起電極之中之另 一側組合之突起電極;其特徵在於將該第2半導體裝置 收藏在該孔部,而該第1半導體裝置,在該一側之突起 電極和第2半導體裝置之突起電極對應而重疊的位置, 經由該導線端子由該組裝用基板支撐,該第3半導體裝 置配置在其突起電極和第1半導體裝置之另一側之突起 電極對應而重疊的位置,該第1半導體裝置之一側之突 起電極和第2半導體裝置之突起電極及第1 ^導體裝置 之另一側之突起電極和第3半導體裝置之突起電極分別 彼此接合成可通電。 本發明之第13形式之模組,其特徵在於該該第2及 第3半導艎裝置之至少一方具有在封裝之上面及下面凸 出而形成之上下的突起電極,還重疊組裝至少一個別的 半導體裝置。 發明之實施例 實施例1 以下說明本發明之實施例1之半導«裝置。 9 本紙張尺度適用中國國家標準(CNS > Α4規格(210Χ297公釐) —f τ JJ,—Γ裝 ——^---訂 (請先閲讀背面之注意事項再填寫本頁) 第86!〗4258號說明書修正頁 A7 B7 i 曰期:88.01.19 五 '發明説明()γ 囷1係表示本發明之實施例1之例如設置了偶數個 突起電極之半導艘裝置之部分剖面立趙圖。如圖1所 示’該半導艘裝置具有半導體基板U、和如後述所示設 定成與其在信號上成鏡面對稱之反向型半導想基板ib, 在各自的半導體基板la、半導體基板lb上配置偶數個焊 片的固定層2,即圈5及圖6的導電層。 而且在構造上在該偶數個焊片的固定層2上各自設 置突起電極3,用樹脂將整體模製成露出一部分。此外, 在偶數個突起電極3之中有的用於虛設物作用也可。 圖2係上述圖1所示半導體裝置之上視圖。在圖2, 配置於封裝100之上面之突起電極3a〜3j設定成和來自 半導體基板la之内部電路之正常信號對應。此時將配置 於封裝100之上面之突起電極3a〜3j之信號設為a〜J。 囷3係上述圖1所示半導體裝置之底視圖。在圖3, 使配置於封裝1〇〇之下面之突起電極3a〜3j和來自半導 體基板la之内部電路之信號對應,設定成和半導艘基板 lb鏡面對稱之反向型。即,半導體基板2〇lb之突起電 極203 a〜203〇和半導趙基板20 la之突起電極203 a〜203〇 對應設定成在上視圖重眷的位置。而且,此時將配置於 封裝100之下面之突起電極3a〜3j之信號對於正常信號 A對應A ’對於B對應B,以下依次對於C〜J對應C〜J。 其次,圖4係上述半導體基板la及lb之部分電路 圖。如囷4所示,在半導體基板ia及lb設置内部電路 9a、9b、取入内部電路9a之信號之傳輸閘8a ' 8b及取 入内部電路牝之信號之傳輸閘8c、8d,傳輸閘8a、肋之 本紙张尺度適/flt國國家標率(CNS ) A4規格(210X297公釐) (誚先閱讀背面之注意事項存硝寫本頁) • 11 · '裝. 、訂 4 鍾濟部中失樣率爲貝工消费合作社印«. A7 B7 五、發明説明(8 ) 輸出信號設置成例如向焊片2a輸出,傳輸閘8c、8<1之 輸出信號設置成例如向焊片2j輸出。 又,傳輸閘8a、8b之閘極之一側用節點B連接, 傳輸閘8c、8d之閘極之一側用節點c連接。在這些節 點B、C經由反相電路7b輸入信號。此外,傳輸閘8&、 8c之閘極另一側及傳輸閘8b、8d之閘極另一侧用節點a 連接,經由反相電路7a輸入信號》而,反相電路7a、 7b也彼此連接,反相電路7a再和焊片2d連接。在該焊片 2d用組裝製程形成導電層,設置可接線之給與電源電位 Vcc之電源焊片2e或給與接地電位GND之接地焊片2f。 其次,說明動作。首先,在該焊片2d用組裝製程形 成導電層並連接給與接地電位GND之接地焊片2f之半 導體基板1 a時,低位準電位經由反相電路7a、7b供給 知點B、C後,傳輸閘8a、8b之閘極之一側及傳輸閘 8c、8d之閘極之一側變成低位準。又,經由節點a,傳 輸閘8a、8b之閘極之另一側及傳輸閘8C、8d之閘極之 另一侧變成高位準。此時,傳輸閘8a、8d變成導通狀態, 傳輸閘8b、8c變成非導通狀態。然後,内部電路9a之 信號經由傳輸閘8a向焊片2a輸出,内部電路9b之信號 經由傳輸閘8d向焊片2j輸出。 又’在該焊片2d用組裝製程形成導電層並連接給與 電源電位VCC之電源焊片2e之半導體基板lb時,高位準 電位經由反相電路7a、7b供給節點B、C後,傳輸閘 8a、8b之閘極之一側及傳輸閘8c、8d之閘極之一側變 11 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ' "~ I----Ί ---广裝-- - m <請先閲讀背面之注意事項再填寫本頁) 訂 i..,v 輕濟?央樣準局貝工消费合作社印掣 A7 B7 五、發明説明(9) 成高位準。又,經由節點A,傳輸閘8a、扑之閘極之 另一側及傳輸閘8c、8d之閘極之另一側變成低位準。此 時,傳輸閘8a、8d變成非導通狀態,傳輸閘肋、&變 成導通狀態。然後,内部電路9a之信號經由傳輸閘訃 向焊片2j輸出,内部電路9b之信號經由傳輸閘8c向烊 片2a輸出。因此,可向焊片輸出和來自内部電路之正常 信號相反之信號。 其次,圖5係沿著在圓2之v_v線之部分剖面圓。 這表示利用組裝製程等連接了在囷4之焊片2〇1和接地焊 片2f之狀態。如圖5所示,在半導體基板u上之焊片2d 和接地焊片2f之間及焊片2d和電源焊片2e之間配置絕 緣層10。在焊片2d和接地焊片2f之間之絕緣層1〇上形 成導電層11a,和焊片2d連接。然後,在導電層Ua上 形成導電層12。又,在焊片2d和電源悍片26之間之絕 緣層10上也形成導電層12。此外,在各導電層12上形 成導電層13,在該導電層13上形成突起電極3a〜3j。然 後,用樹脂將整體模製。 即’利用導電層11a連接焊片2d和接地焊片2f。 又’圖ό係沿著在圖3之VI-VI線之部分剖面圓。這 表示利用組裝製程等連接了在圖4之焊片2d和接地焊片 2e之狀態。如圖6所示,在半導體基板lb上之焊片2d 和接地焊片2f之間及焊片2d和電源焊片2e之間配置絕 緣層10。在焊片2d和接地焊片2e之間之絕緣層1〇上形 成導電層11a,和焊片2d連接。然後,在導電層113上 - ----Γ-Γ:----·---訂 Γ * Λ {請先閲讀背面之注f項再填寫本頁) 12 Μ濟部中夬樣率為貝工消费合作社印* A7 B7 五、發明説明(ίο) 形成導電層12。又’在焊片2d和電源焊片2f之間之絕 緣層10上也形成導電層12。此外,在各導電層π上形 成導電層13 ’在該導電層13上形成突起電極3a〜3j。然 後,用樹脂將整體模製《即,利用導電層lla連接焊片 2d和接地焊片2e » 其次’圖7係表示本發明之實施例1之例如設置了 奇數個突起電極之半導體裝置之部分剖面立體圖。如圖7 所示’該半導體裝置具有半導體基板201a、和設定成與 其在信號上成鏡面對稱之反向型半導艘基板201b,在各 自的半導體基板201a、201b上配置單數或複數焊片 202。在構造上在該單數或複數焊片202上各自設置奇數 個突起電極203 ’用樹脂將整體模製成露出一部分。此 外,在奇數個突起電極3之中有的用於虛設物作用也可。 圖8係圖7所示封裝200之上視圓》在圖8,配置於 封裝200之上面之突起電極203a~203o設定成和來自半 導體基板la之内部電路之正常信號對應。此時將配置於 封裝200之上面之突起電極203a〜203〇之信號設為 A〜Ο。 圈9係圈7所示封裝200之底視圖。在圖9,使配置 於封裝200之下面之突起電極203a〜203〇和來自半導體 基板201b之内部電路之信號對應,設定成和半導體基板 201a銳面對稱之反向型。即,半導艘基板201b之突起電 極203a~203o和半導體基板201a之突起電極203a〜203〇 對應設定成在上視圈重疊的位置。而且,此時將配置於 13 本纸張又度璁用中國困家#準(CNS > Α4規格(2丨0X25)7公釐) ------1Η--Γ裝! - I - ~ (請先閲讀背面之注意事項再填寫本頁) 、·ιτ
-IL 魍濟部中央標準局男工消费合作社印策 A7 B7 五 '發明説明(11 ) 封裝200之下面之突起電極203a~203o之信號對於正常 信號A對應A,對於B對應B,以下依次對於C〜Ο對應 C〜〇。 又,圖10係上述半導體基板2013及201b之部分電 路圖。如圖10所示,在半導體基板2〇la及201b具有取 入内部電路2〇9a、209b之信號之傳輸閘208a、208b, 内部電路209a、209b之輸出信號設置成例如向焊片 202a輸出。又’傳輸閘208a、208b之閘極之一侧用節 點B連接’而節點B經由反相電路207b輸入信號。此外, 傳輪閘208a、208b之閘極另一側用節點A連接,經由 反相電路207a輸入信號。而,反相電路207a、207b也 彼此連接,反相電路207a再和焊片202d連接。在該焊片 202d用組裝製程形成導電層,設置可接線之給與電源電 位Vcc之電源焊片202e或給與接地電位GND之接地焊 片 202f 。 其次’說明動作。首先,在焊片202d用組裝製程形 成導電層並連接給與接地電位GND之接地焊片202f之 半導雄基板201a時,低位準電位經由反相電路207a、 207b供給節點B後,傳輸閘208a、208b之閘極之一側 變成低位準。又,經由節點A,傳輸閘208a、208b之 閘極之另一側變成高位準。此時,傳輸閘208b變成導通 狀態。然後,内部電路209b之信號經由傳輸閘208b向 焊片202a輸出。 又’在焊片202d用組裝製程形成導電層並連接給與 14 本紙張尺度逍用中國國家橾準(CNS > μ规格(210Χ297公釐) (請先閲讀背面之注^κ項再填寫本頁) 裝- 經濟部中夬標隼局貝工消费合作社印策 A7 B7 五、發明説明(12) 電源電位Vcc之電源焊片202e之半導艘基板2〇ib時,高 位準電位經由反相電路207a、207b供給節點B後,傳 輸閘208a、208b之閘極之一侧變成高位準。又,經由節 點A,傳輪閘208a、208b之閘極之另一側變成低位準。 此時,傳輸閘8a導通狀態。然後,内部電路209a之信號 經由傳輸閘208a向焊片202a輸出》因此,可向焊片輸出 和來自内部電路之正常信號相反之信號。此外,用組裝 製程形成導電層並連接了接地焊片或電源焊片之狀態和 圖5、圖6 —樣。 利用實施例1時,藉著分別設重疊設置對應於習知 之正常信號之半導體裝置和反向型半導體裝置,可得到 小型、薄型且剛性高、可提高組裝密度之半導體裝置。 實施例2 圖11係表示本發明之實施例2之模組。參照圖11, 將位於封裝100之上面而設定成和來自内部電路之正常 信號對應之偶數個突起電極3組裝在組裝用基板50a之 背面,而將位於該封裝100之下面而設定成和來自内部 電路之正常信號銳面對稱之偶數個突起電極3組裝在別 的組裝用基板50b之表面。又,在組裝用基板50b之背 面組裝和上述一樣之別的半導艎裝置。 即,將位於封裝100之上面而設定成和來自内部電 路之正常信號對應之偶數個突起電極3組裝在組裝用基 板50b之背面,而將位於該封裝10〇之下面而設定成和 來自内部電路之正常信號銳面對稱之偶數個突起電極3 15 本纸張尺度適用中國國家揉牟(CNS > M规格(2丨〇><297公釐> (諳先閲讀背面之注$項再填寫本頁) 訂 «濟部中央#準局-C工消费合作社印¾ A7 B7 五、發明説明(13 ) 組裝在別的組裝用基板5〇c之表面。此外,組裝用基板 50b具有表面和背面相通之按照突起電極3〇3之個數之 貫穿孔51,在電氣上連接在組裝用基板5〇b表面組裝之 位於一側之封裝100之下面並設定成和來自内部電路之 正常信號鏡面對稱之偶數個突起電極3 、和在組裝用基 板50b背面組裝之位於另一侧之封裝1 之上面並設定 成和來自内部電路之正常信號對應之偶數個突起電極 3。在本實施例使用封裝1 〇〇說明,但是封裝2〇0也一樣。 利用實施例2時,可得到可多段組裝之模組,又, 因用組裝用基板之貫穿孔可取得封裝間之電氣導通,半 導體基板之容量增倍,而且拉線區域所需面積少,提高 組裝密度,可得到不易受到雜訊影響之模組。 貧施例3 囷12係表示本發明之實施例3之半導體裝置之部分 剖面立體圖。參照圖12,該半導體裝置由具有表面及背 面而不管那一面是表面都可之封裝300、自該封裝300 之表面凸出之單數或複數突起電極303及各自具有表面 及背面之半導艘基板301a構成。又,在各半導想基板3〇la 之表面配置單數或複數突起電極302。該突起電極302 和半導艏基板30 la之内部電路連接,在其上面設置單數 或複數突起電極303。然後,各半導體基板301a之背面 例如用銀膠或焊錫等接合。此外,在構造上用樹脂將整 髖模製成這些單數或複數突起電極303之一部分露出》 此外,在單數或複數突起電極303之中有的用於虚設物 16 本纸張尺度適用中國國家橾準(CNS ) A4規格(2丨0X297公釐) (請先閲讀背面之注f項再填寫本頁) 訂 鍰濟部中央橾準局負工消费合作社印製 A7 B7 五、發明説明(14 ) 作用也可。 在實施例3 ’因不需要在實施例1之在信號上設定 成鏡面對稱之半導體基板,可用同一半導體基板製造。 又’設置於封裝300之突起電極3〇3 ,因封裝3〇〇之表面 及背面在信號上都相同,組裝時不管在封裝3〇〇之表面 或是反轉後在背面進行都可'其他和實施例之效果一 樣。 實施例4 圖13係表示本發明之實施例4之模組。參照圖13, 在構造上將自封裝300之表面凸出並設定成和來自一側 之半導體基板之内部電路之正常信號對應之單數或複數 突起電極303組裝在組裝用基板350a之背面。又,將自 該封裝300之背面凸出並設定成和來自另一側之半導體 基板之内部電路之正常信號對應之單數或複數突起電極 303組裝在別的組裝用基板350b之表面。 在實施例4 ’模組本體可薄型化,而且可提高剛性。 實施例5 圈14係表示本發明之實施例5之1C卡之部分側視 圖。本實施例5係將在實施例4之模組應用於1C卡的。 參照圖14 ’在構造上將自封裝300之表面凸出並設定成 和來自一側之半導體基板之内部電路之正常信號對應之 單數或複數突起電極303組裝在已進行電氣配線處理之 面板330a之背面。又,將自該封裝300之背面凸出並設 定成和來自另一側之半導艘基板之内部電路之正常信號 17 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) —1T--ΊΗ—r'.装.I—.—訂 (讀先閲讀背面之注項再填寫本頁) M濟部中央樣率局員工消费合作社印簟 A7 B7 五、發明説明(15 ) 對應之單數或複數突起電極303組裝在已進行電氣配線 處理之別的面板330b之表面後,裝在卡之框體31〇。在 實施例5 ,可有效利用有限的空間,可提高組裝密度而 且可薄型化。 實施例6 囷15係表示本發明之實施例6之半導體裝置之部分 剖面立體圖。本實施例6係在實施例3中在封裝500之側 面形成突起電極503的。參照圖15,本半導體裝置由具 有表面和背面及側面之封裝500、自該封裝500之各面 凸出之單數或複數突起電極503、各自具有表面及背面 之之半導體基板501a及在這些相向之側面設置之半導體 基板501b和501c構成。 又’在各半導親基板501a、50 lb及501c之表面配 置單數或複數之焊片502。這些焊片502和各半導體基 板50 la、50 lb及501c之内部電路連接,在其上面設置 單數或複數突起電極503。然後,各半導體基板501&之 背面及501b、501c例如用銀膠或焊錫等接合。 本實施例6之效果和實施例3大致相同,但是不同 點係’因可在封裝之任何一面設置突起電極,可使用任 何一面組裝。 實施例7 围16係表示本發明之實施例7之模組之部分剖面 圖。參照圖16,在组裝用基板550之表面設置槽部550a。 在該槽部550a之相向的兩側面形成電氣配線551。然 18 本紙張尺度逋用中國國家橾準(CNS > A4規格(210X297公釐) 1T~~:Γ---\ 裝-- -.f -;- (請先聞讀背面之注$項再填寫本頁) 訂 A7
齷濟部t央標率局貝工消费合作社印掣 A7 B7 五、發明説明(17) 置。又,在組裝時需要這種定位,因為由半導體裝置之 上面無法看到突起電極和組裝用基板之接觸狀況。此 外’關於定位用凸部630之形狀及個數不限本實施例, 因只要半導體裝置本身不發生位置偏差就達到目的。 實施例10 圖19係表示本發明之實施例1〇之模組之部分剖面 圖。參照圓19,在組裝用基板650之表面設置槽部651, 將設於半導體裝置600之定位用凸部630插入該槽部651 後組裝。 利用本實施例10時,在測試或組裝模組時,可防止 設於該半導體裝置600之單數或複數突起電極603和組 裝用基板650之位置偏差,測試或組裝變得容易。 實施例11 圖20係表示本發明之實施例u之模組之部分剖面 圖。 如圖20所示,本實施例之模組包括設置了可收藏指 定的半導體裝置(第2半導體裝置760)之孔部701a之組裝 用基板701 、具有在封裝之一主面凸出而形成+突起電 極753及在電氣上和該突起電極753導通之至少一對的 導線端子707之第1半導體裝置750、及具有和該第1 半導體裝置750之突起電極753組合之突起電極763並可 收藏在該孔部70 la之第2半導體裝置760。 然後,首先’例如用焊料將第1及第2半導體裝置 750、760之突起電極753、763相接合成可通電。在相 20 本紙張尺度適用中國ϋ家鮮(CNS ) A4規格(2丨0X297公羞) (請先聞讀背面之注意事項再填寫本頁) V裝.
、1T 經濟言央輮ίΛ工消费合作社印掣 A7 B7 五、發明説明(18 ) 接合該突起電極753、763時,最好將各突起電極753、 763之球面之頂部平坦化到某種程度後,例如使用具有助 焊性之黏接劑暫時固定後焊接。 其次’將第1半導體裝置750配置於和該孔部701a 對應之例如上方。藉此’將第2半導體裝置760收藏在 孔部701a。 其次,在此狀態’藉著將第1半導體裝置75〇之各 導線端子707分別和組裝用基板7〇1上之各接線座7〇6 接合’經由導線端子7〇7由組裝用基板701支撐第1半導 艘裝置750❶此時,例如用焊料將各導線端子707及各 接線座706相接合成可通電。此時,第2半導體裝置760, 因突起電極753、763相接合,在收藏在孔部701a之狀 態下,由第1半導體裝置750支撐。 此外,也可按照相反的順序進行各導線端子在組裝 用基板之接合製程和各突起電極彼此之接合製程。 於是’因第1及第2半導體裝置750、760之突起電 極753、763相接合成可通電,第2半導體裝置760由第 1半導體裝置750支撐。然後,藉著將第1半導體裝置750 配置於和孔部701a對應之位置,並經由各導線端子7〇7 由組裝用基板701支撐第1半導體裝置750,在將第2 半導體裝置760收藏在孔部701a之狀態下,可在其上方 組裝第1半導體裝置750。 即’利用組裝用基板701之厚度能以二段重疊組裝 半導體裝置兮50、760,可得到比較小型且組裝密度更 21 !Λ--1.^---裝-- -- * - (請先閲讀背面之注項再填寫本頁) -訂 本紙張^^適用中8|國家揉準([阳)六峨^(21()\297公釐) "~" ---- 鍾濟部中央橾率局貝工消费合作社印製 A7 B7 五、發明説明(19 ) 高之模組。 實施例12 圖21係表示本發明之實施例12之模組之部分剖面 圖。 如圖21所示,本實施例之模組包括設置了可收藏指 定的半導體裝置(第2半導體裝置860)之孔部801a組裝用 基板801 、具有在封裝之上面及下面凸出而形成之上下 突起電極853A、853B及在電氣上和這些突起電極 853A、853B之至少其中之一導通之至少一對的導線端 子807之第1半導體裝置850。該第1半導體裝置850具 有在電氣上和突起電極853 A導通之半導體基板851A及 在電氣上和突起電極853B導通之半導體基板851B。 又,該模組具有和該第1半導體裝置850之上下突 起電極853A、853B其中一側(在本實施例為下側之突起 電極853B)組合之突起電極863並可收藏在該孔部801a 之第2半導體裝置860、及和該第1半導體裝置850之上 下突起電極853A、853B其中一側(在本實施例為上側之 突起電極853A)組合之突起電極873之第3半導體裝置 870 ° 然後,首先,例如用焊料分別將第1半導體裝置850 之下側之突起電極853B和第2半導體裝置860之突起電 極863、及第1半導體裝置850之上側之突起電極853A 和第3半導體裝置870之突起電極873相接合成可通電。 在相接合該突起電極時,最好將各突起電極853A、 22 本纸ϋ度適用中國國家橾準(CNS > A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 經濟部中央標準局貝工消费合作社印掣 A7 B7 五、發明説明(20 ) 853B、863、873之球面之頂部平坦化到某種程度後, 例如使用具有助焊性之黏接劑暫時固定後焊接。 其次,將第1半導體裝置850配置於和該孔部801a 對應之例如上方。藉此,將第2半導體裝置860收藏在 孔部801a。然後,在此狀態,藉著將第1半導體裝置850 之各導線端子807分別和組裝用基板801上之各接線座 806接合,經由導線端子807由組裝用基板801支撐第1 半導體裝置850。此時,例如用焊料將各導線端子807 及各接線座806相接合成可通電。此時,第2半導體裝 置860,因突起電極853B、863相接合,在收藏在孔部 801a之狀態下,由第1半導體裝置850支撐。又,第3 半導體裝置870,因突起電極853A、873相接合,利用 第1半導體裝置850在其上方支撐。 此外,也可按照相反的順序進行各導線端子在組裝 用基板之接合製程和各突起電極彼此之接合製程。 於是,因第1半導體裝置850之一側之突起電極853B 和第2半導體裝置860之突起電極863及第1半導體裝置 850之另一側之突起電極853 A和第3半導體裝置870之 突起電極873相接合成可通電,第2及第3半導體裝置 860、870都由第1半導體裝置850支撐。然後,藉著將 第1半導體裝置850配置於和孔部801a對應之位置’並 經由各導線端子807由組裝用基板801支撐第1半導體裝 置850,在將第2半導體裝置860收藏在孔部801a之狀 態下,可在其上方組裝第1半導體裝置850,再在其上 23 本纸張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) --1ΜΊ ---\ 裝---.---訂 -τ' ·--. - (請先閲讀背面之注意事項再填寫本頁) 鍾濟部中央#率局貝工消>合作社印«. A7 B7 五、發明説明(21 ) 方組裝第3半導體裝置870。 即’利用組裝用基板801之厚度能以三段重疊組裝 半導體裝置850、860、870,可得到比較小型且組裝密 度更高之模組》 又,在本實施例12,也可將該第2及第3半導體裝 置860、870之至少某一方設為具有在封裝之上面及下 面凸出而形成之上下的突起電極之半導體裝置,使得可 再重疊組裝至少一個別的半導體裝置。 在此情況,可達到更高的組裝密度。 此外’本發明當然未限定為上述的實施例,只要在 未超出其要旨之範圍内可進行各種改良或設計上之變更 等。 發明之效果 利用如申請專利範圍第1項之發明時,藉著具有上 面及下面之封裝和在上面及下面凸出而形成之突起電 極,可得到小且薄型之半導體裝置。 利用如申請專利範圍第2項之發明時,基本上可產 生和申請專利範圍第1項之發明相同的效果。此外,因 在上面凸出而形成之突起電極有複數個,而在下面凸出 而形成之突起電極和該在上面凸出而形成之突起電極配 置成鏡面對稱,可得到小型、薄型而且剛性高、可提高 組裝密度之半導體裝置。 利用如申請專利範面第3項之發明時,藉著模組包 括: 24 本紙飧从通用中困鬮家樣準(CNS) (2)ox297公釐) (請先閲讀背面之注$項再填寫本頁)
鍾濟部中央橾準局属工消费合作社印家 A7 B7 五、發明説明(22) 第1及第2半導體裝置,具有上面及下面之封裝、 在該上面凸出而形成之複數個第丨突起電極及在該下面 凸出而形成並和該第丨突起電極配置成鏡面對稱之第2 突起電極; 第1組裝用基板,和該第1半導體裝置之第丨突起電 極連接; 第2組裝用基板’具有在一侧之主面、另一側之主 面及這些一側和另一側之主面之間形成之貫穿孔,在一 側之主面側連接該第丨半導體裝置之第2突起電極而且 在另一側之主面側連接該第2半導體裝置之第丨突起電 極’該第1半導體裝置之第2突起電極和該第2半導體裝 置之第1突起電極之中之接受相同信號之對應的電極彼 此經由貫穿孔連接; 第3組裝用基板,和該第2半導體裝置之第2突起電 極連接; 可得到組裝密度高、不易受到雜訊影響之模組。 利用如申請專利範圍第4項之發明時,藉著半導體 裝置包括: 封裝,具有第1及第2主面; 突起電極,在該第1及第2主面凸出而形成; 第1半導體基板,在該封裝内形成,具有一側及另 一側之主面,在一側之主面具有和在該封裝之第1主面 凸出之突起電極連接之内部電路; 第2半導體基板,在該封裝内形成,具有一側及另 25 本紙張尺度it财家鱗(CNS )从胁 (210X297公釐) (請先聞讀背面之注f項再填寫本頁) 訂
=側之主面,另—側之主面和該第1半導體基板之另一 側之主面接合’在另—側之主面具有和在該封裝之第2 主面凸出之突起電極連接之内部電路; 可得到封裝之任一主面朝下都可組裝之半導體裝 置 括 利用如申請專利範圍第5項之發明時,藉著模組包 經濟部中央標车局貝工消费合作社印簟 半導艘裝置’具有上面及下面並在該上面及下面凸 出形成突起電極; 第1组裝用基板,和在該上面凸出之突起電極連接; 第2組裝用基板,和在該下面凸出之突起電極連接; 可得到薄型且剛性高之模組。 利用如申請專利範圍第6項之發明時,基本上可產 生和申請專利範圍第5項之發明相同的效果。尤其藉著 該模組係模組包含丨〇:卡、將第i組裝用基板作為在該IC 卡之面板’可得到有效地利用有限的空間、提高組裝密 度且薄型之1C卡。 利用如申請專利範圍第7項之發明時,基本上可產 生和申請專利範圍第4項之發明相同的效果。此外,藉 著該封裝還具有在和包含該第1主面之面及包含該第2 主面之面交叉之面所包含的側面; 還包括 突起電極,在該側面凸出而形成; 第3半導體基板,在該封裝内形成’具有形成和在 26 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) {請先閲讀背面之注意事項再填寫本頁) -裝- 訂 A7 A7
該封裝之側面凸出之突起電極連接之内部電路之主面; 五、發明説明(24 ) 可得到可使用任何一面組裝之半導體裝置。 利用如中請專利範圍第8項之發料,藉著模组包 括: ’ 組裝用基板’在-主面具有包含自該主面相連並相 向之第1及第2侧面之凹部; 半導體裝置,具有和該第丨側面連接之第丨電極及 和該第2側面連接之第2電極; 可得到薄型的模組。 利用如申請專利範圍第9項之發明時,藉著半導艘 裝置包括: 封裝,具有形成了用以插入組裝用基板上之凹部之 凸部之一主面; 突起電極’在該封裝之該一主面凸出而形成; 可得到不易發生位置偏差之半導體裝置。 利用如申請專利範圍第1〇項之發明時,藉著模組包 括: 組裝用基板,具有形成了凹部之主面; 半導體裝置,具有在該组裝用基板之主面組裝並形 成了用以插入該凹部之凸部之一主面之封裝及在該封裝 之該一主面凸出而形成並和該組裝用基板上之一主面連 接之突起電極; 可得到易測試或組裝之模組。 利用如申請專利範面第11項之發明時,因第1及第 27 本纸張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐〉 --ti — J---_厂、裝! (請先閲讀背面之注$項再填寫本頁) -訂 V:. 鐘濟部中央橾率局貝工消费合作社印製 經濟部中央標率為貝工消费合作社印掣 A7 B7 五、發明説明(25) 2半導體裝置之突起電極彼此接合成可通電,第2半導體 裝置由第1半導體裝置支撐。而且,藉著將第1半導體 裝置配置於和孔部對應之位置,並經由導線端子由組裝 用基板支撐第1半導體裝置,在將第2半導體裝置收藏 在孔部之狀態下,可在其上方組裝第1半導體裝置。即, 利用組裝用基板之厚度能以二段重疊組裝半導體裝置, 可得到比較小型且組裝密度更高之模組。 利用如申請專利範圍第12項之發明時,因第1半導 體裝置之一側之突起電極和第2半導體裝置之突起電極 及第1半導體裝置之另一側之突起電極和第3半導體裝 置之突起電極相接合成可通電,第2及第3半導體裝置 都由第1半導體裝置支撐。而且,藉著將第i半導體裝 置配置於和孔部對應之位置’並經由導線端子由組裝用 基板支撐該第1半導《裝置,在將第2半導體裝置收藏 在孔部之狀態下’可在其上方組裝第1半導體裝置,再 在其上方組裝第3半導體裝置。即,利用組裝用基板之 厚度能以三段重疊組裝半導體裝置,可得到比較小型且 組裝密度更高之模組。 利用如申請專利範圍第13項之發明時,基本上可產 生和如申請專利範圍第12項之發明相同的效果。此外, 因該第2及第3半導艎裝置之至少一方具有在封裝之上 面及下面凸出而形成之上下的突起電極,還重疊組裝至 少一個別的半導艘裝置,可達成更高的組裝密度。 圈面之簡單說明 28 本紙張尺度適用中S®家標準(CNS >八4腳》( 21GX297公嫠) 一一": 一— I- ^^^1 Lr4_— 1_1 In A 11 d • v>;- (請先閲讀背面之注意事項再填寫本頁)
、1T C. 鐘濟部中央樣率局霣工消费合作社印家 A7 B7 五、發明説明(26 ) 声1係表示本發明之實施例1之設置了-偶個突起 電極i半導想裝置之部分剖面立體圖《> 圓2係表示實施例1之設置了偶數個突起電極之半 導體裝置之上視圖。 圖3係表示實施例1之設置了偶數個突起電極之半 ¥體裝置之底視圏。 圖4係在表示實施例1之設置了偶數個突起電極之 半導k裝置之基板之部分電路圖》 圈5係沿著在圖2之V-V線之部分剖面圓。 圓6係沿著在圓3之VI-VI線之部分剖面圖。 圖7係表示本發明之實施例1之設置了奇數個突起 電極之半導體裝置之部分剖面立體圖。 _ 8係表示實施例1之設置了奇數個突起電極之半 導體裝金之上視圖。 圓9係表示實施例1之設置了奇數個突起電極之丰 導體裝置之底視圖。 圖10係在表示實施例i之設置了奇數個突起電極之 半導體裝置之基板之部分電路圖。 ,圖11係表示本發明之實施例2之模組之部分剖面 圓。 圖12係表示本發明之實施例3之半導體裝置之部分 剖面立體圖》 圖13係表示本發明之實施例4之模組之部分剖面 圓。 f靖先閲讀背面之注f項再填寫本頁} -訂 ivj. 29 A7 五、發明説明(27 ) 圖14係表示本發明之實施例5之扣卡之部分剖面立 體圓〇 圈15係表示本發明之實施例6之半導體裝置之部分 剖面立體圓。 圖16係表示本發明之實施例7之模組之部分剖面 圖。 圖17係表示本發明之實施例8之模組之部分剖面立 體圖。 圖18係表示本發明之實施例9之半導體裝置之立體 圓0 --111^---*Γ裝 Ί· (請先Μ讀背面之注$項再填寫本頁 圖 圖 圖19係表示本發明之實施例1〇之模組之部分剖 面 圖20係表示本發明之實施例n之模組之部分剖面 訂 經濟部中央標率局貝工消费合作社印*. 面21係表示本發明之實施例12,之模組之部分剖面 圖。 圖22係表示習知之半導體裝置之部分剖面圖。 5 23係表示習知之半導體裝置之側視圖。 圖24係表示對習知之半導體裝置之组裝用基板之裝 載狀態之部分剖面圖。 符號說明 la ' lb ' 201a、201b、301a、501a、501b ' 501c 半導體基板 3、203、303、503、513、603、 753、763、853A、853B、863、873 突起電極 30 本纸張尺度適用中國國家標準(CNS ) Α4規格(2丨〇><297公釐) A7 B7五、發明説明(28 ) 50a 、 50b 、 50c ' 350a 、 350b 、 550 、 650 、 701 、 801組裝用基板 51貫穿孔 100、200、300、500、 510、600 封裝 330a、330b 面板 550a、651 槽部 551電氣配線 630突部 導線端子 750、760、 701a、801a 孔部 707、807 850、860、870半導體裝置 (請先閲讀背面之注意事項再填寫本頁) '裝. -訂
W M濟部中央樣率局負工消费合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐〉

Claims (1)

  1. M濟部中央樣率為舅工消费合作社印*. A8 B8 C8 D8 六、申請專利範圍 1. 一種半導體裝置,包括: 封裝’具有上面及下面;以及 、突起電極―,形成在該上面及下面而凸出。 2. 如申請專利範圍第1項之半導體裝置,其中在上面 凸出而形成之突起電極有複數個,而在下面凸出而形成 之突起電極_和該在上面凸出—雨形成之突起電極配置成鏡 面對稱。 3. —種模組,包括: 第1及第2半導體裝置,包括具有上面及下面之封 裝、·在該上面凸出而形成之複數個第i突起電極及在該 下面凸出价形成並和該第!突起電極配置成鏡面對稱之 第2突起電極; 第1組裝用基板,和該第1半導體裝置之第1突起電 極連接; 第2組裝用基槔’具有在一側之主面、另一側之主 面及這些一側和另一側之主面之間形成之貫穿孔,在一 側之主面側連接該第1半導想裝置之第2突起電極而且 #另一側之主面側連接該第2半導體裝置之第1突起電 華,該第1半導體裝置之第2突起電極和該第2半導體裝 置之第1突起電極之中之接受相同信號之對應的電極彼 此經由貫穿孔連接;以及 /第3組裝用基板,和該第2半導體裝置之第2突起電 極連接。 4.一種半導髏裝置,包括: 32 卜纸張尺度適用中國國家揉率(CNS ) A4規格(2丨0X297公羡) ------^--------^---..id).--------訂------W----!---1__1__1__ (請先閱讀背面之注$項再旗寫本頁) 鍰濟部中夬鏢率局Λ工消费合作社印氧 A8 B8 C8 D8 六'申請專利範圍 封裝’具有第1及第2主面; 美起電極’在該第1及第2主面凸出而形成; 索1半導艘基板’在該封裝内形成,具有一側及另 一側之主面’在一側之主面具有和在該封裝之第1主面 凸出之突起電極連接之内部電路;以及 第2半導難基板’在該封裝内形成,具肩一側及另 一側之主面’另一側之主面和該第i半導體基板之另一 側之主面織合,在另一側之主面具有和在該封裝之第2 主面亞出H起電極連接之内部電路《>- 5. —種模組,包括: 半導艘裝置,具直上面及下面並在該上面及下面凸 出形成突起電極; 第1組裝用基板,和在該上面凸出之突起電極連接; 以及 第2組裝用基板,和在該下面凸出之突起電極連接。 6. 如申請專利範圍第5項之模組,其中該模組包含1C 卡’該第1組裝用基板係在該LC卡之面板。 7. —種半導體裝置,其特徵在於包括: 封裝,具有第1及第2主面; 突起電極,在該第1及第2主面凸出而形成; 第]_半導體基板,在該封裝内形成,具有一側及另 一側之主面,在一侧之主面具有和在該封裝之第1主面 凸出之突起電極連接之内部電路;以及 ,第2半導體基板,在該封裝内形成,具有一側及另 33 本紙張尺度逍用中國國家揉準(CNS )八4規格(210X297公釐) J— N 訂-----w (請先聞讀背面之注$項再填寫本頁) 、申請專利範圍 一側之主面’另一側之主面和—該第i半導體基板之另7 側之主面接合,在另一側之主面具有和在該封裝之第2 主面凸、出之突起電極連接之内部電路; •Bit封裝具有在和包含該第1主面之面及包含該第 2主面之面交叉之面所包含的側面; 還包括: 突起電極…在該側面凸出而形成;以及 第3半導艘基板’在該封裝内形成,具有形成和在 該封裝之側面凸出之突起電極連接之内部電路之主面。 8. —種模組,包括: 組裝用基板’在一主面具有包含自該主卧相連並相 向之^第1及第2側面之凹部;以及 ,_.半導艘裝曼’具有和該第1側面連接之第1電極及 和該孝2側面連接之第2電極。 9 一種半導體裝置,包括: 封裝’具有形成了用以插入組裝用基-板上之凹部之 凸部之一主面;以及 參起電極,在該封裝之該一主面凸出而形成。 1分一種模組,包括: 央 訂 組裝用基板,具有形成了凹部之主面;以及 半導體裝置,具有在該組裝用基板之主面組裝並形 成了用以插入該凹部之凸部之一主面之封裝及在該封濃 之該一主两凸出而形成並和該組裝用基板上之一主面連 接之突起電極。 34 X 經濟部中央標率局Λ工消费合作社印裝 A8 B8 C8 D8 六、申請專利範圍 11.一種模組,包括 Λ裝用基板,敦置了可收藏指定的半導艘裝置之孔 部; 第1半導體裝置,具有在封裝之一主面凸出而形成 之突起-電極及和該突起電極在電氣上導通支專線端子; 以及 第2半導艎裝置,具有和該第1半導體裝置之突起. 電極組合之突起電極並可收藏在該孔部; 其特徵在於: 將該第2半導體裝置收藏在該孔部,而該第1半導 體裝置,在篇突起電極和第2半導體裝置之突起電極對 應而ϋ的位置,經由該導線端子由該組裝用基板支 撐,談,半導體裝置之突起電極彼此接合成可通電。 12·—釋模組,包括: 組裝用基板,設置了可收藏指定的半導體裝置之孔 部;, 第1半導體裝置,具有在封裝之上面及下面凸出乱 形成之上下突起電極及和這些突起電極在電氣上導通之 導線端子; 第2半導體裝置,具有和該弟1半導體裝置之上下 突起電極之中之一側組合之突起電極並可收藏在該1 部;以及 第3半導體裝置,具有和該第1半導ι截裝置之上下 突起電極之中之另一側組合之突起電極; 35 本紙張尺度適用中國國家標準(CNS > Α4規格(210Χ297公釐) — IJ-ί4-I (請先閲讀背面之注意事項再填寫本頁) 、1T' A8 B8 C8 D8 申請專利範圍 其特徵在於/ 將該第2半導艘裝置收藏在該孔部,而該第1半導 體裝置,在該一側之突起電極和第2半導體裝置之突起 電極對應而重綦的位置’經由該導線端子由該组裝用基 板支樓’該第.3..半導體裝置配置在其.突起電極和第1半 導體裝置之另一側之突起電極對應而重疊的位置,該第1 半導體裝置之一側之突起電極和第2半導體裝置之突起 電極及第1半導艘裝置.之再一侧之突起電極和第3半導 聲裝置之突秦電―極分別彼此接合成可通電。 13.如申請專利範圍第12項之模組,其中該該第2及 第3半導體裝置之至少一方县有在封裝之上面及下面凸 出而形成之Ji下的突起電極,還重疊組裝至少一個別的 半導體裝置。 J m»·.....J— - ,I -i- --1·'· I (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中夬樣率Λ貝工消费合作社印裝 J. 36
TW086114258A 1996-10-04 1997-09-30 Semiconductor device and module TW388112B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26435296 1996-10-04
JP9190031A JPH10163415A (ja) 1996-10-04 1997-07-15 半導体装置およびモジュール

Publications (1)

Publication Number Publication Date
TW388112B true TW388112B (en) 2000-04-21

Family

ID=26505822

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086114258A TW388112B (en) 1996-10-04 1997-09-30 Semiconductor device and module

Country Status (2)

Country Link
JP (1) JPH10163415A (zh)
TW (1) TW388112B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6707970B2 (ja) * 2016-04-20 2020-06-10 株式会社村田製作所 Icチップ実装基板

Also Published As

Publication number Publication date
JPH10163415A (ja) 1998-06-19

Similar Documents

Publication Publication Date Title
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
TW527711B (en) Semiconductor device and method of manufacturing the same
CN100539135C (zh) 立体电路装置、使用它的电子机器及其制造方法
US3772776A (en) Method of interconnecting memory plane boards
US6869825B2 (en) Folded BGA package design with shortened communication paths and more electrical routing flexibility
TW472330B (en) Semiconductor device and the manufacturing method thereof
TW445551B (en) Semiconductor device, its manufacture, circuit board, and electronic apparatus
US8653653B2 (en) High density three dimensional semiconductor die package
JP2002203939A (ja) 集積型電子部品及びその集積方法
TW396473B (en) Ball grid array package
JP2953899B2 (ja) 半導体装置
JP2000031614A (ja) メモリモジュールおよびメモリモジュールの積層体ならびにメモリモジュールを具備するメモリカードおよびコンピュータ
WO1999041699A1 (en) Ic card and its frame
JPH1064946A (ja) 半導体装置及びその製造方法
TW388112B (en) Semiconductor device and module
JP2638758B2 (ja) 積層型の半導体パッケージ及び積層型のパッケージソケット
TW462095B (en) Semiconductor device and its manufacturing method
JP2581532B2 (ja) 半導体装置
KR970007848B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JPH02229461A (ja) 半導体装置
JPS6283196A (ja) Icカ−ド
KR100649864B1 (ko) 반도체 패키지 및 그 제조방법
JPH04267361A (ja) リードレスチップキャリア
TW301785B (en) Failure analysis method applied on IC chip package and device thereof
JP2001024139A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent