JP3173890B2 - ハイブリッドic - Google Patents
ハイブリッドicInfo
- Publication number
- JP3173890B2 JP3173890B2 JP28275192A JP28275192A JP3173890B2 JP 3173890 B2 JP3173890 B2 JP 3173890B2 JP 28275192 A JP28275192 A JP 28275192A JP 28275192 A JP28275192 A JP 28275192A JP 3173890 B2 JP3173890 B2 JP 3173890B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- metal substrate
- molding
- circuit element
- hybrid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
改良したハイブリッドICに関するものである。
に示すように、リードフレーム11上にパワーIC1
2,制御用IC13等の回路素子を実装すると共に、リ
ードフレーム11の下面に放熱体14を重ね合わせ、こ
れらをモールド樹脂15でモールドした構成のものがあ
る。或は、図6に示すように、リードフレーム16上に
セラミック基板17を重ね合わせ、このセラミック基板
17上に制御用IC18や印刷抵抗19を設けると共
に、リードフレーム16上にパワーIC20を実装し、
これらをモールド樹脂21でモールドした構成のものも
ある(この構成の公知例として例えば特開平3−428
46号公報がある)。
いずれの構成のハイブリッドICも、モールド樹脂1
5,21でモールドした後の工程で、リードフレーム1
1,16のフレーム部11a,16aを切断して、リー
ド11b,16bを形成するようにしている。従って、
モールド前の段階では、各リード11b,16bがフレ
ーム部11a,16aで一体化されているので、通電を
必要とする回路の調整・検査を行うことは不可能であ
る。このため、モールド後にしか検査を行うことができ
ず、結果的に不良品発生率が高くなってしまうと共に、
モールド前に調整を必要とする回路構成にすることがで
きず、回路設計の自由度が小さいという欠点がある。
ブリッドICも、放熱対策として、放熱体14若しくは
セラミック基板17を設けているが、前者は、リードフ
レーム11と放熱体14との間にモールド樹脂が侵入し
て、放熱性(伝熱性)が低下する欠点があり、後者は、
セラミック基板17の高い部品コストや組付工数の増加
が問題となり、製造コストが高くなってしまう欠点があ
る。
たもので、その目的は、モールド前の回路の調整・検査
を可能ならしめると共に、十分な放熱性と低コスト化と
を両立でき、しかもモールド後に特性調整を行うことが
できるようにしたハイブリッドICを提供することにあ
る。
Cは、金属基板に回路素子を実装してこれらをモールド
樹脂でモールドすると共に、前記金属基板の一部に導体
パターンでリードを形成して、このリード形成部分を前
記モールド樹脂から突出させると共に、前記金属基板の
一部を前記モールド樹脂から突出させて、その突出部分
に前記回路素子に対する特性調整用の外付け回路素子を
実装したものである。
板の一部に導体パターンでリードを形成するものである
から、モールド前でも、各リード間は電気的に分断され
た状態となっている。これにより、モールド前でもリー
ドに通電して回路の調整・検査が可能になる。しかも、
回路素子を実装する金属基板が、放熱板としても機能す
るようになり、従来の放熱対策部品である放熱体やセラ
ミック基板が不要となる。
ら突出させて、その突出部分に前記回路素子の特性調整
用の外付け回路素子を実装する構成とすることで、モー
ルド後にも回路の調整が可能となる。
基づいて説明する。なお、図1及び図2には本実施例の
基本構成を示し、図3には本実施例の実施形態を示して
おり、図4にはその使用形態の一態様を示している。図
1において、金属基板31は例えばアルミ板により形成
され、その上面に酸化膜若しくはエポキシ樹脂系の絶縁
膜(図示せず)が形成され、この絶縁膜上に複数本のリ
ード32と配線パターン33が導体パターンにより形成
されている。この金属基板31上には、パワーIC3
4,制御用IC35,チップ抵抗36,チップコンデン
サ37等の回路素子が実装され、これらの回路素子がワ
イヤボンディング又は銀ペースト等の導電性接着剤によ
り配線パターン33に電気的に接続されている。上記制
御用IC35には主要抵抗が内蔵されており、必要な外
付け抵抗は回路の調整に必要なチップ抵抗36のみであ
り、その数は少ない。
素子が実装された回路部31aは、モールド樹脂38に
よりモールドされ、導体パターンでリード32が形成さ
れたターミナル部31bがモールド樹脂38から突出さ
れている。このターミナル部31bのリード32は、耐
腐食性・電気接触性を保つためにSn メッキ・Auメッ
キ等の処理が施されている。また、モールド樹脂38
は、金属基板31の熱膨張率やパワーIC34の放熱性
を考慮して、低応力高熱伝導性のエポキシ樹脂を使用す
るものとする。
する場合には、図2に示すように、1枚の金属板素材に
多数の金属基板31を横一列に連ねて形成した多数個取
り素材39を使用する。この様な多数個取り素材39を
使用して、素子実装・調整・検査・モールド・多数個取
り素材39の切断までの一連の工程を一括してトランス
ファーラインで行う。
1の一部(ターミナル部31b)に導体パターンでリー
ド32が形成されているため、モールド前でも、各リー
ド32間は電気的に分断された状態となっている。これ
により、モールド前でもリード32に通電して回路の調
整・検査が可能になる。従って、この調整・検査時にチ
ップ抵抗36やチップコンデンサ37等の定数を変える
ことで、機種(車種)に応じた回路設計が可能になり、
機種(車種)毎に専用の基板を準備する必要がなくな
り、製造現場における在庫管理や工程管理が容易になる
利点がある。しかも、モールド前に回路の調整・検査を
行えば、不良品発生率も低減できると共に、モールド前
に調整を必要とする回路も設計可能となり、回路設計の
自由度を大きくできるという利点もある。
が、放熱板としても機能するようになるので、従来の放
熱対策部品である放熱体やセラミック基板が不要とな
り、1枚の金属基板31によって放熱体,リード32
(ターミナル部31b)及び回路部31aの一体化が可
能となる。このため、前述した従来構造のものに比し
て、部品点数削減・組付工数削減が可能になると共に、
高価なセラミック基板を使用せずに済み、極めて安いコ
ストでハイブリッドICを製造可能である。
31を横一列に連ねて形成した多数個取り素材39を使
用すれば、素子実装・調整・検査・モールド・多数個取
り素材39の切断までの一連の工程を一括してトランス
ファーラインで行うことができ、大きな量産効果(コス
ト低減効果)を得ることができる。
明の実施例を示したものであり、上述した基本構成と相
違する点についてのみ説明する。金属基板31のターミ
ナル部31bを除く三辺部に前述の基本構成における回
路素子パワーIC34,制御用IC35,チップ抵抗3
6,チップコンデンサ37等の回路素子に対する特性調
整用の外付け回路素子実装部31cを一体に形成して、
この外付け回路素子実装部31cをモールド樹脂38か
ら突出させ、この外付け回路素子実装部31c上に抵抗
41やコンデンサ42等の外付け回路素子を実装したも
のである。この場合、モールド後に、外付け回路素子の
実装を行うものとする。尚、外付け回路素子実装部31
c上に形成された配線パターン43は、無電解Ni メッ
キ・Snメッキ等の処理が施され、この配線パターン4
3と外付け回路素子との接続は、抵抗溶接,半田付け,
導電性接着剤等で行われている。
が可能となり、例えば、ノイズ対策で大容量のコンデン
サが必要な場合や、他のシステムと組み合わせたときに
回路の調整が必要な場合に有効である。この場合、金属
基板31の回路部31a上に実装された回路素子は、モ
ールド樹脂38でモールドされているので、モールド後
に回路素子の特性調整用の外付け回路素子を実装する際
に、回路部31a上の回路素子はモールド樹脂38によ
って保護されるようになり、外付け回路素子の実装工程
の管理が容易になる。
熱を金属基板31を通して放熱させるものであるが、パ
ワーIC34の発熱量が大きい場合には、図4に示すよ
うに構成しても良い。
板31の裏面をモールド樹脂38から露出させ、この金
属基板31の裏面に外部放熱フィン46を密着させてね
じ47により締付固定している。更に、金属基板31の
ターミナル部31bを放熱フィン46から浮かせるよう
に屈曲させ、このターミナル部31bをカードエッジタ
イプのコネクタ48に差し込み接続している。このカー
ドエッジタイプのコネクタ48は、コンピュータのバス
スロットルによく使用されており、信頼性は高い。この
コネクタ48は放熱フィン46に接着等により固定され
ている。
路部31aと絶縁されているため、外部放熱フィン46
との間に絶縁シート等を介在させる必要はなく、金属基
板31と外部放熱フィン46とを密着させて両者間の伝
熱抵抗を小さくすることができ、極めて高い放熱効果を
得ることができる。また、金属基板31のターミナル部
31bを屈曲させることによって、コネクタ48との接
続性も良くすることができる。
片面に回路素子を実装した構成となっているが、金属基
板31の両面に回路素子を実装する構成としても良い
等、本発明は要旨を逸脱しない範囲内で種々の変更して
実施できることは言うまでもない。
によれば、回路素子を実装する金属基板の一部に導体パ
ターンでリードを形成したので、モールド前でもリード
に通電して回路の調整・検査が可能になり、不良品発生
率を低減できると共に、モールド前に調整を必要とする
回路も設計可能となり、回路設計の自由度を大きくでき
る。しかも、回路素子を実装する金属基板が、放熱板と
しても機能するようになり、従来の放熱対策部品である
放熱体やセラミック基板が不要となり、十分な放熱性と
低コスト化とを両立できる。
ら突出させて、その突出部分に回路素子の特性調整用の
外付け回路素子を実装する構成としているので、モール
ド後にも回路の調整が可能となり、例えば、ノイズ対策
で大容量のコンデンサが必要な場合や、他のシステムと
組み合わせたときに回路の調整が必要な場合に有効であ
る。
ールド前のハイブリッドICの斜視図
連ねて形成した多数個取り素材の平面図
部(リード形成部分)、31c…外付け回路素子実装
部、32…リード、33…配線パターン、34…パワー
IC(回路素子)、35…制御用IC(回路素子)、3
6…チップ抵抗(回路素子)、37…チップコンデンサ
(回路素子)、38…モールド樹脂、41…抵抗(回路
素子の特性調整用の外付け回路素子)、42…コンデン
サ(回路素子の特性調整用の外付け回路素子)、46…
外部放熱フィン、48…コネクタ。
Claims (1)
- 【請求項1】 金属基板に回路素子を実装してこれらを
モールド樹脂でモールドすると共に、前記金属基板の一
部に導体パターンでリードを形成して、このリード形成
部分を前記モールド樹脂から突出させると共に、前記金
属基板の一部を前記モールド樹脂から突出させてその突
出部分に前記回路素子に対する特性調整用の外付け回路
素子を実装したことを特徴とするハイブリッドIC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28275192A JP3173890B2 (ja) | 1992-10-21 | 1992-10-21 | ハイブリッドic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28275192A JP3173890B2 (ja) | 1992-10-21 | 1992-10-21 | ハイブリッドic |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06132473A JPH06132473A (ja) | 1994-05-13 |
JP3173890B2 true JP3173890B2 (ja) | 2001-06-04 |
Family
ID=17656588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28275192A Expired - Fee Related JP3173890B2 (ja) | 1992-10-21 | 1992-10-21 | ハイブリッドic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3173890B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102109929B1 (ko) * | 2018-04-30 | 2020-05-12 | 목포대학교산학협력단 | 이동식 선반 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE244981T1 (de) * | 1999-05-31 | 2003-07-15 | Tyco Electronics Logistics Ag | Intelligentes leistungsmodul |
JP2002359349A (ja) * | 2001-03-30 | 2002-12-13 | Yazaki Corp | 車載用電装ユニット、半導体リレーモジュール及びそれに用いられるリードフレーム |
JP5018624B2 (ja) * | 2008-05-06 | 2012-09-05 | アンデン株式会社 | 負荷駆動用半導体装置 |
-
1992
- 1992-10-21 JP JP28275192A patent/JP3173890B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102109929B1 (ko) * | 2018-04-30 | 2020-05-12 | 목포대학교산학협력단 | 이동식 선반 |
Also Published As
Publication number | Publication date |
---|---|
JPH06132473A (ja) | 1994-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3157362B2 (ja) | 半導体装置 | |
JPS6333320B2 (ja) | ||
JPH07288309A (ja) | 半導体装置及びその製造方法並びに半導体モジュール | |
JPH0550134B2 (ja) | ||
JP2850606B2 (ja) | トランジスタモジュール | |
JP3173890B2 (ja) | ハイブリッドic | |
JP3104749B2 (ja) | 回路装置及びその製造方法 | |
US7466016B2 (en) | Bent lead transistor | |
JP3396541B2 (ja) | 混成集積回路装置を搭載した回路基板 | |
JPH09298344A (ja) | 接続端子付配線基板 | |
JP2789563B2 (ja) | 集積回路装置 | |
JPH04316897A (ja) | Icカード | |
JPS6329413B2 (ja) | ||
JP2576531B2 (ja) | ハイブリッドic | |
JP2778790B2 (ja) | 半導体装置の実装構造及び実装方法 | |
JP3284604B2 (ja) | 放熱板付樹脂封止半導体装置の製造方法 | |
JP2979637B2 (ja) | 半導体装置 | |
JP2522583Y2 (ja) | 放熱フイン付きジヤンパ線ユニツト | |
JP2700253B2 (ja) | 電子部品装置 | |
JP2771575B2 (ja) | 混成集積回路 | |
JP2766401B2 (ja) | 表面実装型半導体装置 | |
JP3100833B2 (ja) | プラスティック・パッケージ | |
JP2771567B2 (ja) | 混成集積回路 | |
JP2822446B2 (ja) | 混成集積回路装置 | |
JP2879503B2 (ja) | 面実装型電子回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |