JP3284604B2 - 放熱板付樹脂封止半導体装置の製造方法 - Google Patents

放熱板付樹脂封止半導体装置の製造方法

Info

Publication number
JP3284604B2
JP3284604B2 JP24936592A JP24936592A JP3284604B2 JP 3284604 B2 JP3284604 B2 JP 3284604B2 JP 24936592 A JP24936592 A JP 24936592A JP 24936592 A JP24936592 A JP 24936592A JP 3284604 B2 JP3284604 B2 JP 3284604B2
Authority
JP
Japan
Prior art keywords
heat sink
resin
semiconductor device
mounting
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24936592A
Other languages
English (en)
Other versions
JPH06104353A (ja
Inventor
豊 福田
健治 近藤
幸夫 都築
伸一 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP24936592A priority Critical patent/JP3284604B2/ja
Publication of JPH06104353A publication Critical patent/JPH06104353A/ja
Application granted granted Critical
Publication of JP3284604B2 publication Critical patent/JP3284604B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、放熱板付樹脂封止半導
体装置の製造方法に関する。
【0002】
【従来の技術】特開平2−58243号公報は、ICが
実装された樹脂基板を封止樹脂部により樹脂モールドす
るとともに、封止樹脂部の一面にインサート成形により
放熱板を被着した放熱板付樹脂封止半導体装置を開示し
ている。
【0003】
【発明が解決しようとする課題】例えば上記した従来の
放熱板付樹脂封止半導体装置(以下、単に装置ともい
う)において、ICなどの実装回路部品に入力できる最
大電力はその発生熱量に比例する。近時、装置の大電力
化又は大集積化が要望されているが、それは発生熱量の
増大を招くので装置の放熱抵抗により制限される。上記
した公報の放熱板は簡単な構成を有し、また材料費用及
び工程増加費用の点で負担は軽いものの、放熱抵抗低減
効果は充分とはいえなかった。
【0004】また、封止樹脂部の一面に放熱板を張りつ
けているため、放熱板と封止樹脂部との熱膨張率の差に
より、温度の上昇、下降につれて放熱板側の封止樹脂部
にストレスが加わり、封止樹脂部に密着するICチップ
や抵抗器などの特性が変動(例えば抵抗値の変動)する
などの問題が生じた。本発明は、以上の問題点に鑑みな
されたものであり、放熱性の向上が可能であるにもかか
わらず簡素な製造工程で製造可能で、かつ、封止樹脂部
へのストレスを低減可能な放熱板付樹脂封止半導体装
製造方法を提供することを、その目的としている。
【0005】
【課題を解決するための手段】 本発明の放熱板付樹脂封
止半導体装置の製造方法は、回路素子を搭載する搭載部
及びリード部からなる領域が多連に設定された状態で、
断面コ字状に曲げ加工された放熱板を、前記リード部が
延出されない位置にて前記搭載部の搭載面をその表面及
び裏面から挟むように金型内に配置し、前記放熱板の互
いに平行な二つの面をキャビティの互いに平行な二つの
面に個別に密着させて保持した状態かつ前記放熱板が前
記金型内で前記リード部に重なって接触しない状態で
記回路素子、搭載部及びリード部とともに前記放熱板を
一体的に樹脂封止することを特徴としている。好適な実
施態様において、前記放熱板は、前記領域に対応した多
数の領域がタイバーにより連結されてなり、前記樹脂封
止後、該タイバーを切断することで各前記樹脂封止半導
体装置に切り分けられる。ことを特徴としている。
【0006】
【作用及び発明の効果】封止樹脂部は半導体素子を含む
電子回路を封止し、保護するとともに、リード端子を固
定する。封止樹脂部の表面に被着された金属薄板からな
る放熱板は装置の伝熱特性を低減する。特に本発明で
は、放熱板をコ字状に曲げ加工して、封止樹脂部の上下
面及び少なくとも一側面に被着する。このように構成し
た本発明は、以下の効果を一挙に奏することができると
いう優れた利点を有する。
【0007】(a)放熱性を向上することができ、その
結果として、装置の大電力化、高集積化、長寿命化など
を実現できる。 (b)金属平板を曲げ加工するだけであり、従来の平板
状放熱板に代替しても作業、工程の増加は殆ど無視する
ことができる。 (c)封止樹脂部の両主面に放熱板を被着することがで
きるので、放熱板と封止樹脂部との熱膨張率の差により
封止樹脂部に加えられるストレスは、封止樹脂部の両主
面側でほぼ等しくなる。そのために、封止樹脂部の両主
面間のストレス差により封止樹脂部内の電子回路部品に
加えられる曲げ力などが低減され、封止樹脂部内の電子
回路の特性変動を低減し、信頼性を向上することができ
る。
【0008】(d)製造において、例えば封止樹脂部の
両側に別個の2枚の放熱板を被着する場合に比べて、金
型内にインサートされた放熱板の姿勢保持が簡単とな
り、かつ、封止樹脂部形成後において、封止樹脂部と金
型との接触面積が減少するので、装置を金型から取り出
しやすくなり、作業性が向上する。更に詳しく説明すれ
ば、本発明の放熱板付樹脂封止半導体装置の製造方法で
は、回路素子を搭載する搭載部(いわゆるアイランド)
とリード部(いわゆるリード端子)とからなる領域を多
連状態で金型内に配置し、断面コ字状の放熱板を金型内
に配置し、リード部が延出されない位置にてリード部に
重なって接触しないように搭載部の搭載面の両側に放熱
板の互いに平行な二つの面を個別に配置し、更に放熱板
の平行な二つの面をキャビティの互いに平行な二つの面
に個別に密着させる。したがって、本発明のコ字形放熱
板付き樹脂封入半導体装置の製造方法では、なんら放熱
板支持ピンや真空吸引手段などを採用することなく放熱
板を搭載部やリード部から確実に離隔しつつキャビティ
の所定位置に容易かつ正確に固定することができるとい
う効果を期待することが可能となる。
【0009】
【実施例】
(実施例1)本発明の放熱板付樹脂封止半導体装置の一
実施例を図1〜図3に示す。なお、図1は回路部品実装
済みのリードフレームを示す平面図、図2は本実施例の
特徴をなす放熱板の側面図、図3は封止樹脂部モールド
済の装置の断面図を示す。
【0010】この放熱板付樹脂封止半導体装置はハイブ
リッドICであって、図3に示すように、偏平直方体形
状の封止樹脂部1の内部にはパワートランジスタ2及び
厚膜基板又はプリント基板3が封止されており、封止樹
脂部1の側面11から複数のリード(リード端子)40
が突出している。また、封止樹脂部の上下面12、13
と、側面14にコ字状の放熱板5が被着されており、パ
ワートランジスタ2及び厚膜基板3の各ターミナル、及
びこれらとリードとは図示しないワイヤ6(図4参照)
により接続されている。なお図1ではワイヤの図示は省
略している。
【0011】パワートランジスタ2ははんだにより、厚
膜基板3はシリコン系の接着剤によりリードフレーム4
の長方形のアイランド部41上に接着されており、厚膜
基板3上には図示しない集積回路(IC)や受動回路素
子が実装されている。リードフレーム4は薄銅板を打ち
抜き、ニッケルめっきして形成され、図1に示すよう
に、各リード40及びアイランド部41をタイバー42
で接続して一列に配設したものである。
【0012】以下、この装置の樹脂モールド工程の一例
を図4及び図5に基づいて説明する。なお、図4は側面
図、図5は背面図(リード40側を正面とする)を示
す。この例では、リードフレーム4は下型7の上に載置
されており、コ字状の放熱板5は図4の右方向から左方
向へ下型7の上をスライドして所定のキャビティ位置に
挿入される。リードフレーム4を図5の右方向から左方
向へ1ピッチ送り、放熱板5を挿入した後、上型8を降
下させてキャビティSを密閉し、上型8に貫孔された注
入ゲートから液状樹脂を注入し、冷却固化後、タイバー
42を切断して、この装置を取り出す。
【0013】次に上記のように作製した本実施例の装置
Cと、リード側の一主面にだけ放熱板を被着した従来の
放熱板付樹脂封止半導体装置Bと、放熱板無しの樹脂封
止半導体装置Aとの放熱性能を比較した。ただし、封止
樹脂部1の寸法は、33×19×7.5mmであり、放
熱板5の厚さは1.5mmである。
【0014】Aの熱抵抗は約40Θj−a(℃/w)で
あり、Bの熱抵抗は約25Θj−a(℃/w)であり、
Cの熱抵抗は約17Θj−a(℃/w)であった。この
結果は、放熱板面積が2倍となると熱抵抗は約0.7倍
となるという経験則によく一致した。以上説明した実施
例の他の変形態様を図6に示す。
【0015】この態様は、図2などに示すコ字状の放熱
板5をDIP式の樹脂封止半導体装置に被着したもので
あり、放熱板5は図6に示すa方向から挿入される。リ
ード40は、回路基板の一端にかしめてもよい。多数の
放熱板5をタイバーなどによりリードフレーム4と同様
に一列に連結し、樹脂モールド後、タイバーを切断して
もよい。
【0016】金型構造はまったく自由であり、3個以上
の割り型を用いてもよい。放熱板5は少なくとも封止樹
脂部1の3面に被着されるがさらに他の面に被着されて
もよい。
【図面の簡単な説明】
【図1】実施例1のリードフレームを示す平面図、
【図2】実施例1の放熱板を示す背面図、
【図3】実施例1の装置の断面側面図、
【図4】樹脂モールド工程を示す側面図、
【図5】樹脂モールド工程を示す背面図、
【図6】変形態様のリードフレームを示す平面図。
【符号の説明】
1は封止樹脂部、2はパワートランジスタ(半導体素
子)、3は厚膜基板(電子回路)、4はリードフレー
ム、5は放熱板、40はリード(リード端子)。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 広瀬 伸一 愛知県刈谷市昭和町1丁目1番地 日本 電装株式会社内 (56)参考文献 特開 昭58−122759(JP,A) 特開 昭63−250846(JP,A) 特開 昭54−5569(JP,A) 特開 昭59−23549(JP,A) 特開 昭61−278156(JP,A) 実開 昭58−97844(JP,U) 特公 昭47−410754(JP,B1) (58)調査した分野(Int.Cl.7,DB名) H01L 23/28 H01L 23/40

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】回路素子を搭載する搭載部及びリード部か
    らなる領域が多連に設定された状態で、断面コ字状に曲
    げ加工された放熱板を、前記リード部が延出されない位
    置にて前記搭載部の搭載面をその表面及び裏面から挟む
    ように金型内に配置し、前記放熱板の互いに平行な二つ
    の面をキャビティの互いに平行な二つの面に個別に密着
    させて保持した状態で前記回路素子、搭載部及びリード
    部とともに前記放熱板を一体的に樹脂封止することを特
    徴とする放熱板付樹脂封止半導体装置の製造方法。
  2. 【請求項2】前記放熱板は、前記領域に対応した多数の
    領域がタイバーにより連結されてなり、前記樹脂封止
    後、該タイバーを切断することで各前記樹脂封止半導体
    装置に切り分けることを特徴とする請求項記載の放熱
    板付樹脂封止半導体装置の製造方法。
JP24936592A 1992-09-18 1992-09-18 放熱板付樹脂封止半導体装置の製造方法 Expired - Fee Related JP3284604B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24936592A JP3284604B2 (ja) 1992-09-18 1992-09-18 放熱板付樹脂封止半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24936592A JP3284604B2 (ja) 1992-09-18 1992-09-18 放熱板付樹脂封止半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06104353A JPH06104353A (ja) 1994-04-15
JP3284604B2 true JP3284604B2 (ja) 2002-05-20

Family

ID=17191945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24936592A Expired - Fee Related JP3284604B2 (ja) 1992-09-18 1992-09-18 放熱板付樹脂封止半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3284604B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380107B1 (ko) * 2001-04-30 2003-04-11 삼성전자주식회사 발열체를 갖는 회로 기판과 기밀 밀봉부를 갖는 멀티 칩패키지
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device

Also Published As

Publication number Publication date
JPH06104353A (ja) 1994-04-15

Similar Documents

Publication Publication Date Title
US5808359A (en) Semiconductor device having a heat sink with bumpers for protecting outer leads
US6198163B1 (en) Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US7439613B2 (en) Substrate based unmolded package
US5703398A (en) Semiconductor integrated circuit device and method of producing the semiconductor integrated circuit device
US4942454A (en) Resin sealed semiconductor device
US7772036B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US20040100772A1 (en) Packaged microelectronic component assemblies
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
EP0069390B1 (en) Lead frame for plastic encapsulated semiconductor device
CN107039368B (zh) 树脂密封型半导体装置
US5395800A (en) Method for assembling semiconductor devices with lead frame containing common lead arrangement
US6893898B2 (en) Semiconductor device and a method of manufacturing the same
US20020100963A1 (en) Semiconductor package and semiconductor device
JP3284604B2 (ja) 放熱板付樹脂封止半導体装置の製造方法
US20190355651A1 (en) Two sided bondable lead frame
US10840172B2 (en) Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package
JPH09312372A (ja) 半導体装置の製造方法
JP3097842B2 (ja) 樹脂封止型半導体装置用リードフレーム
JPS6329413B2 (ja)
US20230245942A1 (en) Semiconductor device package with integral heat slug
JPH1154685A (ja) 半導体装置およびそれに使用されるリードフレーム
KR100203936B1 (ko) 모듈 패키지
KR19990074110A (ko) 전력 반도체 모듈의 방열판 구조
JP2001250880A (ja) 金属ベース回路基板と電子モジュールの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110308

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees