JP2000174153A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JP2000174153A JP2000174153A JP10341502A JP34150298A JP2000174153A JP 2000174153 A JP2000174153 A JP 2000174153A JP 10341502 A JP10341502 A JP 10341502A JP 34150298 A JP34150298 A JP 34150298A JP 2000174153 A JP2000174153 A JP 2000174153A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- lands
- land
- pattern
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 実装面に格子状に電極を配置した電子部品を
搭載する多層回路基板の積層数を減らし、多層回路基板
の製造を容易にして製造歩留りを向上させる。 【解決手段】 格子状に配列されたランドと、該ランド
に一端が接続され、他端が前記ランドが配列された領域
から外側に引き出された配線パターン１０とが形成され
た配線層が、複数層設けられ、各々の配線層のランドピ
ッチｐ、ランド径ｄ、配線パターンのパターン幅ｗ、配
線パターンのパターン間スペースｓが、ｐ−ｄ＜２ｓ＋
ｗ および (√２) ｐ−ｄ≧２ｓ＋ｗの条件下にある多
層配線基板であって、前記格子状に配列されたランドに
一定周期ごとランドを配置しない空位２０を設け、各々
の配線層で最外周列のすべてのランドから配線パターン
を外側に引き出すとともに、前記空位２０によって生じ
た配線スペースに、前記最外周列よりも内側のランドに
接続する配線パターンを設ける。
搭載する多層回路基板の積層数を減らし、多層回路基板
の製造を容易にして製造歩留りを向上させる。 【解決手段】 格子状に配列されたランドと、該ランド
に一端が接続され、他端が前記ランドが配列された領域
から外側に引き出された配線パターン１０とが形成され
た配線層が、複数層設けられ、各々の配線層のランドピ
ッチｐ、ランド径ｄ、配線パターンのパターン幅ｗ、配
線パターンのパターン間スペースｓが、ｐ−ｄ＜２ｓ＋
ｗ および (√２) ｐ−ｄ≧２ｓ＋ｗの条件下にある多
層配線基板であって、前記格子状に配列されたランドに
一定周期ごとランドを配置しない空位２０を設け、各々
の配線層で最外周列のすべてのランドから配線パターン
を外側に引き出すとともに、前記空位２０によって生じ
た配線スペースに、前記最外周列よりも内側のランドに
接続する配線パターンを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は格子状に配列された
接続電極を有する半導体素子あるいはエリアアレイ状に
接続端子が配列された半導体装置等の電子部品を搭載す
るための多層配線基板に関する。
接続電極を有する半導体素子あるいはエリアアレイ状に
接続端子が配列された半導体装置等の電子部品を搭載す
るための多層配線基板に関する。
【０００２】
【従来の技術】図１３はフリップチップ接続により半導
体素子４を回路基板５に搭載した例を示す。この半導体
素子４は電極端子形成面の周縁部側に２列で電極端子６
を配列したもので、各々の電極端子６と回路基板５に設
けた配線パターン７とを電気的に接続するようにして回
路基板５に搭載される。図１４は半導体素子４を搭載す
る回路基板５に設けたランド８とランド８に接続する配
線パターン７の平面配置を示す。ランド８は半導体素子
４の電極端子６と同一の平面配置となるように形成され
ており、個々のランド８に各々配線パターン７が接続し
ている。
体素子４を回路基板５に搭載した例を示す。この半導体
素子４は電極端子形成面の周縁部側に２列で電極端子６
を配列したもので、各々の電極端子６と回路基板５に設
けた配線パターン７とを電気的に接続するようにして回
路基板５に搭載される。図１４は半導体素子４を搭載す
る回路基板５に設けたランド８とランド８に接続する配
線パターン７の平面配置を示す。ランド８は半導体素子
４の電極端子６と同一の平面配置となるように形成され
ており、個々のランド８に各々配線パターン７が接続し
ている。
【０００３】図示例では、電極端子６の配置に合わせて
ランド８は２列に配置されており、外側のランド８から
はそのまま外側に配線パターン７が引き出され、内側の
ランド８からはその外側のランド８の中間を通して配線
パターン７が引き出されている。このように、ランド８
の数がさほど多くない場合には、ランド８を配列した領
域内から配線パターン７を引き出すことは困難ではな
く、一つの平面内ですべてのランド８から配線パターン
７を引き出すことは可能である。しかしながら、半導体
素子４の電極端子６の配置数が多くなってくると、ラン
ド間隔やランド数にもよるが、一つの平面ですべてのラ
ンド８に配線パターン７を接続してランド８の配置領域
から配線パターン７を引き出すことができなくなってく
る。
ランド８は２列に配置されており、外側のランド８から
はそのまま外側に配線パターン７が引き出され、内側の
ランド８からはその外側のランド８の中間を通して配線
パターン７が引き出されている。このように、ランド８
の数がさほど多くない場合には、ランド８を配列した領
域内から配線パターン７を引き出すことは困難ではな
く、一つの平面内ですべてのランド８から配線パターン
７を引き出すことは可能である。しかしながら、半導体
素子４の電極端子６の配置数が多くなってくると、ラン
ド間隔やランド数にもよるが、一つの平面ですべてのラ
ンド８に配線パターン７を接続してランド８の配置領域
から配線パターン７を引き出すことができなくなってく
る。
【０００４】半導体素子４を搭載する回路基板５は、配
線パターン７を介して半導体素子４の電極端子６と外部
接続端子９との間を電気的に接続して設けられる。上記
のように、電極端子６の数がきわめて多くなってきたよ
うな場合には、図１５に示すように、配線パターン７を
多層に形成して半導体素子４のすべての電極端子６と外
部接続端子９とを電気的に接続するという方法がとられ
る。同図で７ａは内層の配線パターン、５ａ〜５ｄは多
層配線基板を構成する各配線層である。
線パターン７を介して半導体素子４の電極端子６と外部
接続端子９との間を電気的に接続して設けられる。上記
のように、電極端子６の数がきわめて多くなってきたよ
うな場合には、図１５に示すように、配線パターン７を
多層に形成して半導体素子４のすべての電極端子６と外
部接続端子９とを電気的に接続するという方法がとられ
る。同図で７ａは内層の配線パターン、５ａ〜５ｄは多
層配線基板を構成する各配線層である。
【０００５】
【発明が解決しようとする課題】回路基板を多層に形成
する場合でも、半導体素子４の電極端子６の数がそれほ
ど多くない場合は数層程度の配線層を形成すればよいの
であるが、３０×３０ピン、４０×４０ピンといったよ
うにきわめて多くの電極端子を有し、かつ端子間隔が密
に配置されているような場合には、６〜１０層といった
多層に配線層を形成しなければならなくなってくる。
する場合でも、半導体素子４の電極端子６の数がそれほ
ど多くない場合は数層程度の配線層を形成すればよいの
であるが、３０×３０ピン、４０×４０ピンといったよ
うにきわめて多くの電極端子を有し、かつ端子間隔が密
に配置されているような場合には、６〜１０層といった
多層に配線層を形成しなければならなくなってくる。
【０００６】半導体素子を搭載する多層配線基板を形成
する場合は、ビルドアップ法等の高密度に配線パターン
が形成できる方法が使用される。しかし、このような高
密度に配線パターンを形成して多層化する方法は、製品
の歩留り、信頼性、製造コストの点で問題がある。すな
わち、配線層を多層に形成する場合は、１層ごとに配線
パターンと層間の配線パターンを電気的に接続するビア
を形成して順次積み上げていくから、その製造プロセス
にはきわめて高精度が要求され、必ずしも製造プロセス
の信頼性は高くない。そして、すべての配線層で不良が
ないことが要求されるから、多層になればなるほど技術
的な困難さが増大する。
する場合は、ビルドアップ法等の高密度に配線パターン
が形成できる方法が使用される。しかし、このような高
密度に配線パターンを形成して多層化する方法は、製品
の歩留り、信頼性、製造コストの点で問題がある。すな
わち、配線層を多層に形成する場合は、１層ごとに配線
パターンと層間の配線パターンを電気的に接続するビア
を形成して順次積み上げていくから、その製造プロセス
にはきわめて高精度が要求され、必ずしも製造プロセス
の信頼性は高くない。そして、すべての配線層で不良が
ないことが要求されるから、多層になればなるほど技術
的な困難さが増大する。
【０００７】このような理由から、多層配線基板の配線
層の層数を減らすことは歩留りよく製造する上できわめ
て有効である。本発明は４０×４０ピンといった多ピン
に電極端子が形成されている半導体素子、あるいは実装
面側にエリアアレイ状に多数個の接続端子が配列されて
いる半導体装置等の電子部品を搭載するための多層配線
基板に関するものであり、これらの半導体素子あるいは
電子部品を搭載する多層配線基板として、配線層の層数
をできるだけ少なく抑え、これによって多層配線基板の
製造歩留りを向上させ、信頼性の高い製品として提供で
きるようにすることを目的としている。
層の層数を減らすことは歩留りよく製造する上できわめ
て有効である。本発明は４０×４０ピンといった多ピン
に電極端子が形成されている半導体素子、あるいは実装
面側にエリアアレイ状に多数個の接続端子が配列されて
いる半導体装置等の電子部品を搭載するための多層配線
基板に関するものであり、これらの半導体素子あるいは
電子部品を搭載する多層配線基板として、配線層の層数
をできるだけ少なく抑え、これによって多層配線基板の
製造歩留りを向上させ、信頼性の高い製品として提供で
きるようにすることを目的としている。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、格子状に配列さ
れたランドと、該ランドに一端が接続され、他端が前記
ランドが配列された領域から外側に引き出された配線パ
ターンとが形成された配線層が、複数層設けられ、各々
の配線層のランドピッチｐ、ランド径ｄ、配線パターン
のパターン幅ｗ、配線パターンのパターン間スペースｓ
が、ｐ−ｄ＜２ｓ＋ｗ および (√２) ｐ−ｄ≧２ｓ
＋ｗの条件下にある多層配線基板であって、前記格子状
に配列されたランドに一定周期ごとランドを配置しない
空位を設け、各々の配線層で最外周列のすべてのランド
から配線パターンを外側に引き出すとともに、前記空位
によって生じた配線スペースに、前記最外周列よりも内
側のランドに接続する配線パターンを設けたことを特徴
とする。
するため次の構成を備える。すなわち、格子状に配列さ
れたランドと、該ランドに一端が接続され、他端が前記
ランドが配列された領域から外側に引き出された配線パ
ターンとが形成された配線層が、複数層設けられ、各々
の配線層のランドピッチｐ、ランド径ｄ、配線パターン
のパターン幅ｗ、配線パターンのパターン間スペースｓ
が、ｐ−ｄ＜２ｓ＋ｗ および (√２) ｐ−ｄ≧２ｓ
＋ｗの条件下にある多層配線基板であって、前記格子状
に配列されたランドに一定周期ごとランドを配置しない
空位を設け、各々の配線層で最外周列のすべてのランド
から配線パターンを外側に引き出すとともに、前記空位
によって生じた配線スペースに、前記最外周列よりも内
側のランドに接続する配線パターンを設けたことを特徴
とする。
【０００９】
【発明の概要】本発明は３０×３０ピン、４０×４０ピ
ンといったように、多数個の電極端子を有する半導体素
子あるいは多数個の接続端子を有する半導体装置等の電
子部品を搭載する多層配線基板に関するものであり、多
層配線基板を構成する各配線層での配線パターンの配置
を工夫することによって、より少ない配線層の積層数で
多層配線基板を構成することを目的とする。なお、多層
配線基板を形成するための製造方法はとくに限定される
ものではなく、ビルドアップ法等の種々の製法が適用で
きる。
ンといったように、多数個の電極端子を有する半導体素
子あるいは多数個の接続端子を有する半導体装置等の電
子部品を搭載する多層配線基板に関するものであり、多
層配線基板を構成する各配線層での配線パターンの配置
を工夫することによって、より少ない配線層の積層数で
多層配線基板を構成することを目的とする。なお、多層
配線基板を形成するための製造方法はとくに限定される
ものではなく、ビルドアップ法等の種々の製法が適用で
きる。
【００１０】半導体素子あるいは半導体装置等の電子部
品の電極端子あるいは接続端子はふつう正規格子状に配
列されている。多層配線基板の配線層を減らす際に問題
となるのは、電極端子あるいは接続端子が格子状に配列
されている場合に配線パターンの引き出し方法をどのよ
うに設計すれば配線層の数をもっとも少なくして効率的
な配線パターンの引き出しができるかということであ
る。
品の電極端子あるいは接続端子はふつう正規格子状に配
列されている。多層配線基板の配線層を減らす際に問題
となるのは、電極端子あるいは接続端子が格子状に配列
されている場合に配線パターンの引き出し方法をどのよ
うに設計すれば配線層の数をもっとも少なくして効率的
な配線パターンの引き出しができるかということであ
る。
【００１１】配線パターンを引き出す場合はふつう隣接
するランド間を通すようにして引き出すから、配線パタ
ーンの設計にあたっては、あらかじめ決められているラ
ンドピッチ、ランド径、パターン幅、パターン間スペー
スの条件にしたがって配線パターンを設計することにな
る。本発明に係る多層配線基板はランドピッチｐ、ラン
ド径ｄ、パターン幅ｗ、パターン間スペースｓの関係が
以下の、の２式をともに満足する条件下にある場合
で、この条件下でもっとも効率的に配線パターンを引き
出す方法に関するものである。図１６にランドピッチ
ｐ、ランド径ｄ、パターン幅ｗ、パターン間スペースｓ
を示す。ランドピッチｐとはランドの中心間距離、パタ
ーン間スペースｓとは隣接する配線パターン間に設けな
ければならない最小間隔である。 ｐ−ｄ＜２ｓ＋ｗ (√２) ｐ−ｄ≧２ｓ＋ｗ
するランド間を通すようにして引き出すから、配線パタ
ーンの設計にあたっては、あらかじめ決められているラ
ンドピッチ、ランド径、パターン幅、パターン間スペー
スの条件にしたがって配線パターンを設計することにな
る。本発明に係る多層配線基板はランドピッチｐ、ラン
ド径ｄ、パターン幅ｗ、パターン間スペースｓの関係が
以下の、の２式をともに満足する条件下にある場合
で、この条件下でもっとも効率的に配線パターンを引き
出す方法に関するものである。図１６にランドピッチ
ｐ、ランド径ｄ、パターン幅ｗ、パターン間スペースｓ
を示す。ランドピッチｐとはランドの中心間距離、パタ
ーン間スペースｓとは隣接する配線パターン間に設けな
ければならない最小間隔である。 ｐ−ｄ＜２ｓ＋ｗ (√２) ｐ−ｄ≧２ｓ＋ｗ
【００１２】、の条件式は、半導体素子の電極端子
あるいは電子部品の接続端子を接合するランドがかなり
接近して、最近接位置にあるランド間には配線を１本で
も通すことができず、対角線方向（４５°方向）で最近
接位置にあるランド間には少なくとも１本の配線を通す
ことができる条件である。本願発明はこのような条件下
で効率的に配線パターンを引き出す設計方法を示す。
あるいは電子部品の接続端子を接合するランドがかなり
接近して、最近接位置にあるランド間には配線を１本で
も通すことができず、対角線方向（４５°方向）で最近
接位置にあるランド間には少なくとも１本の配線を通す
ことができる条件である。本願発明はこのような条件下
で効率的に配線パターンを引き出す設計方法を示す。
【００１３】なお、配線パターンを多層に形成する場合
は、特定の配線層で配線を引き出したランドについては
次層では配線を引き出す必要がないから、次層では前層
で引き出したランドが配置されていないランド配列の下
で配線を引き出すことを考えればよい。したがって、配
線パターンを設計する際には、前層でランドを引き出し
た場合、次の層でどのように配線を引き出せるかが問題
になる。配線を引き出す場合に基本となる考え方は以下
のとおりである。すなわち、正規格子状にランドが配列
されている場合、列方向のｎ個のランドに対して両端の
ランド以外の中間の（ｎ−２）個のランドを取り去った
ときに、両端のランドを除いて両端のランド間に通すこ
とができる配線の数をｍとすると、ｍは次式で与えられ
る。 ｍ＝｛ｐ×（ｎ−１) −ｄ−ｓ÷（ｗ＋ｓ）｝ ｐはランドピッチ、ｄはランド径、ｗはパターン幅、ｓ
はパターン間スペースである。
は、特定の配線層で配線を引き出したランドについては
次層では配線を引き出す必要がないから、次層では前層
で引き出したランドが配置されていないランド配列の下
で配線を引き出すことを考えればよい。したがって、配
線パターンを設計する際には、前層でランドを引き出し
た場合、次の層でどのように配線を引き出せるかが問題
になる。配線を引き出す場合に基本となる考え方は以下
のとおりである。すなわち、正規格子状にランドが配列
されている場合、列方向のｎ個のランドに対して両端の
ランド以外の中間の（ｎ−２）個のランドを取り去った
ときに、両端のランドを除いて両端のランド間に通すこ
とができる配線の数をｍとすると、ｍは次式で与えられ
る。 ｍ＝｛ｐ×（ｎ−１) −ｄ−ｓ÷（ｗ＋ｓ）｝ ｐはランドピッチ、ｄはランド径、ｗはパターン幅、ｓ
はパターン間スペースである。
【００１４】上記の、の条件で与えられている本願
の場合も、このｍについての条件にしたがって配線パタ
ーンを設計することになる。本願発明では最近接位置に
あるランド間には１本も配線を通すことができないか
ら、通常の配線の引き出し方であれば、各配線層ごと、
ランドが配列されている最外周列から１列ずつ配線を引
き出すことになる。この方法によると、ｎ×ｎの格子状
にランドが配列されているとすると、ｎ／２程度の層数
が必要になる。この層数は、ランド間に１本のみ配線を
通すことができる場合に要する層数と比較すると２倍程
度の層数となり、製造工程や製造コストを考慮すると、
格子数（ｎ値）が小さい場合は別としても、有効な配線
の引き出し方にならない。
の場合も、このｍについての条件にしたがって配線パタ
ーンを設計することになる。本願発明では最近接位置に
あるランド間には１本も配線を通すことができないか
ら、通常の配線の引き出し方であれば、各配線層ごと、
ランドが配列されている最外周列から１列ずつ配線を引
き出すことになる。この方法によると、ｎ×ｎの格子状
にランドが配列されているとすると、ｎ／２程度の層数
が必要になる。この層数は、ランド間に１本のみ配線を
通すことができる場合に要する層数と比較すると２倍程
度の層数となり、製造工程や製造コストを考慮すると、
格子数（ｎ値）が小さい場合は別としても、有効な配線
の引き出し方にならない。
【００１５】そこで、本発明では、より現実的で効率的
な配線の引き出し方として、格子状に配列するランドの
配列を、まず、最外周列のランドについて、一定の周期
（一定数のランドごと）でランドを配置しない部位（空
位）を設けるようにすることを特徴とする。このように
格子状配列のうちでランドを配置しない空位を設けるの
は、最外周列のランドから配線を引き出すと同時に、最
外周列よりも内側のランドからも配線を引き出せるよう
にするためである。そして、ランドを配置しない部位の
配置を工夫することによって、当該配線層での配線の引
き出し効率を、ランド間に１本のみ配線を通すことがで
きる場合とほぼ等しくすることが可能になる。
な配線の引き出し方として、格子状に配列するランドの
配列を、まず、最外周列のランドについて、一定の周期
（一定数のランドごと）でランドを配置しない部位（空
位）を設けるようにすることを特徴とする。このように
格子状配列のうちでランドを配置しない空位を設けるの
は、最外周列のランドから配線を引き出すと同時に、最
外周列よりも内側のランドからも配線を引き出せるよう
にするためである。そして、ランドを配置しない部位の
配置を工夫することによって、当該配線層での配線の引
き出し効率を、ランド間に１本のみ配線を通すことがで
きる場合とほぼ等しくすることが可能になる。
【００１６】格子状にランドを配列する場合で、このよ
うにランドを配置しない空位を設けるのは、もちろん最
外周列の格子位置のランドに限らず、内側の格子位置の
ランドについても同様である。すなわち、ランドの空位
は格子状配列のうちの列方向と行方向にともに所定の周
期で設ける。実際の設計上、ランドを配置しない空位の
全体のランド数に対する割合は、全格子数のうち１０％
程度以下で十分に有効である。また、格子状配列のう
ち、中央部側のランドについて電源あるいはグランド用
とする場合にはこれらのランドから配線を引き出す必要
がないからさらにランドを配置しない空位の全体のラン
ド数に対する割合は低くなる。
うにランドを配置しない空位を設けるのは、もちろん最
外周列の格子位置のランドに限らず、内側の格子位置の
ランドについても同様である。すなわち、ランドの空位
は格子状配列のうちの列方向と行方向にともに所定の周
期で設ける。実際の設計上、ランドを配置しない空位の
全体のランド数に対する割合は、全格子数のうち１０％
程度以下で十分に有効である。また、格子状配列のう
ち、中央部側のランドについて電源あるいはグランド用
とする場合にはこれらのランドから配線を引き出す必要
がないからさらにランドを配置しない空位の全体のラン
ド数に対する割合は低くなる。
【００１７】格子状にランドを配列するうちでどのラン
ドを空位とするかは、上述したｍについての式に基づい
てもっとも効率的になるように決めればよい。すなわ
ち、ランドピッチとランド径、および配線パターンのパ
ターン幅、パターン間スペースに基づいて、もっとも効
率的に配線を引き出すことができる配置に空位を設定
し、配線パターンの配置を設計すればよい。
ドを空位とするかは、上述したｍについての式に基づい
てもっとも効率的になるように決めればよい。すなわ
ち、ランドピッチとランド径、および配線パターンのパ
ターン幅、パターン間スペースに基づいて、もっとも効
率的に配線を引き出すことができる配置に空位を設定
し、配線パターンの配置を設計すればよい。
【００１８】
【実施例】（実施例１）図１、２はランド間には１本も
配線を通すことができず、対角方向には１本の配線を通
すことができる条件で、かつ、ランドの２ピッチ分（中
間の１つのランドを除いたとき）のランド間隔に３本の
配線を通すことができる条件での配線パターンの配置例
を示す。このような条件があてはまるのは、ランド径、
ランドピッチ等がたとえば以下のように与えられている
ときである。 ランドピッチ ：１８０μｍ、ランド径 ：１００μｍ、 パターン幅 ：３０μｍ、 パターン間スペース：３０μｍ ランドピッチ ：１６０μｍ、ランド径 ： ８０μｍ、 パターン幅 ：３０μｍ、 パターン間スペース：３０μｍ ランドピッチ ：２５０μｍ、ランド径 ：１１０μｍ、 パターン幅 ：５０μｍ、 パターン間スペース：５０μｍ
配線を通すことができず、対角方向には１本の配線を通
すことができる条件で、かつ、ランドの２ピッチ分（中
間の１つのランドを除いたとき）のランド間隔に３本の
配線を通すことができる条件での配線パターンの配置例
を示す。このような条件があてはまるのは、ランド径、
ランドピッチ等がたとえば以下のように与えられている
ときである。 ランドピッチ ：１８０μｍ、ランド径 ：１００μｍ、 パターン幅 ：３０μｍ、 パターン間スペース：３０μｍ ランドピッチ ：１６０μｍ、ランド径 ： ８０μｍ、 パターン幅 ：３０μｍ、 パターン間スペース：３０μｍ ランドピッチ ：２５０μｍ、ランド径 ：１１０μｍ、 パターン幅 ：５０μｍ、 パターン間スペース：５０μｍ
【００１９】図１は第１層目での配線パターン１０の引
き出し方法を示す。図では一辺のみ配線パターン１０を
引き出した例を示す。本実施例はランドの最外周列につ
いて４つのランドごとに１つの空位を形成して配線パタ
ーン１０を引き出す方法である。上記条件下ではランド
の２ピッチ分で３本の配線パターン１０を引き出すこと
ができるから、図のような配線パターン１０の引き出し
方によって、最外周列とその内側の１列内に配置されて
いるランドからも配線パターン１０を引き出すことがで
きる。図の黒丸は配線パターン１０が引き出されている
ランドを示す。破線の丸はランドを配置しない空位２０
を示す。
き出し方法を示す。図では一辺のみ配線パターン１０を
引き出した例を示す。本実施例はランドの最外周列につ
いて４つのランドごとに１つの空位を形成して配線パタ
ーン１０を引き出す方法である。上記条件下ではランド
の２ピッチ分で３本の配線パターン１０を引き出すこと
ができるから、図のような配線パターン１０の引き出し
方によって、最外周列とその内側の１列内に配置されて
いるランドからも配線パターン１０を引き出すことがで
きる。図の黒丸は配線パターン１０が引き出されている
ランドを示す。破線の丸はランドを配置しない空位２０
を示す。
【００２０】図２は第２層目での配線パターン１０の引
き出し例を示す。第１層目で最外周列のランドとその内
側の１列のほぼ２列分のランドから配線パターン１０が
引き出されるから、第２層目では２列目で残っているラ
ンドと３列目のランドのほとんどから配線パターン１０
を引き出すことができている。したがって、第３層目の
配線パターン１０の引き出し方としては、第１層目でラ
ンドの空位２０を配置したと同様に、４つのランドごと
１つの空位を設定して配線パターンを引き出すようにす
ることで、効率的な配線パターンの引き出しが可能とな
る。この場合、多層配線基板は２層ごとに配線構造がほ
ぼ同一となる配線層が繰り返す構造となる。
き出し例を示す。第１層目で最外周列のランドとその内
側の１列のほぼ２列分のランドから配線パターン１０が
引き出されるから、第２層目では２列目で残っているラ
ンドと３列目のランドのほとんどから配線パターン１０
を引き出すことができている。したがって、第３層目の
配線パターン１０の引き出し方としては、第１層目でラ
ンドの空位２０を配置したと同様に、４つのランドごと
１つの空位を設定して配線パターンを引き出すようにす
ることで、効率的な配線パターンの引き出しが可能とな
る。この場合、多層配線基板は２層ごとに配線構造がほ
ぼ同一となる配線層が繰り返す構造となる。
【００２１】以上説明した空位２０の配置と配線パター
ン１０の引き出し方法からわかるように、本実施例の条
件下では、図３に示すようにランドの空位２０を格子状
配列の列方向ではランド４つごとに１つを空位とし、行
方向ではランド３つごとに１つを空位とすることで効率
的に配線パターン１０を引き出すことができる。この場
合、ランドの空位数は全体のランド数の１０％程度であ
り、全体のランドの１０％程度を空位にすることで、２
層でほぼ３列分のランドから配線パターンを引き出せる
ことは、最隣接ランド間に配線パターンを通すことがで
きないという条件下できわめて効率的に配線パターンを
引き出すことができているということができる。
ン１０の引き出し方法からわかるように、本実施例の条
件下では、図３に示すようにランドの空位２０を格子状
配列の列方向ではランド４つごとに１つを空位とし、行
方向ではランド３つごとに１つを空位とすることで効率
的に配線パターン１０を引き出すことができる。この場
合、ランドの空位数は全体のランド数の１０％程度であ
り、全体のランドの１０％程度を空位にすることで、２
層でほぼ３列分のランドから配線パターンを引き出せる
ことは、最隣接ランド間に配線パターンを通すことがで
きないという条件下できわめて効率的に配線パターンを
引き出すことができているということができる。
【００２２】（実施例２）図４、５は上記実施例１と同
一の条件で、ランド５つごとに１つの空位２０を設けて
配線パターン１０を引き出した例である。図４は第１層
目での配線パターンの引き出し例、図５は第２層目での
配線パターンの引き出し例である。図５からわかるよう
に、２層までの引き出しで、最外周列から３列目までの
ランドから配線パターン１０が引き出されている。すな
わち、この実施例の場合も２層でほぼ３列のランドから
配線パターンを引き出すことができる。
一の条件で、ランド５つごとに１つの空位２０を設けて
配線パターン１０を引き出した例である。図４は第１層
目での配線パターンの引き出し例、図５は第２層目での
配線パターンの引き出し例である。図５からわかるよう
に、２層までの引き出しで、最外周列から３列目までの
ランドから配線パターン１０が引き出されている。すな
わち、この実施例の場合も２層でほぼ３列のランドから
配線パターンを引き出すことができる。
【００２３】図６は本実施例の場合で、格子状配列のう
ち列方向にはランド５つごとに１つの空位２０を設け、
行方向にはランド２つごとに１つの空位を配置したこと
を示す。このようにランド５つごとに１つの空位を設け
るだけで、少なくとも２層で３列分のランドから配線パ
ターンを引き出すことができるようにすることは、まっ
たく空位を設けずに各層ごと最外周列のランドから順次
配線パターンを引き出す方法にくらべてはるかに効率的
に配線パターンを引き出すことが可能となる。なお、図
６に示した配置の場合も空位２０は全体のランド数に対
して１０％程度の割合である。
ち列方向にはランド５つごとに１つの空位２０を設け、
行方向にはランド２つごとに１つの空位を配置したこと
を示す。このようにランド５つごとに１つの空位を設け
るだけで、少なくとも２層で３列分のランドから配線パ
ターンを引き出すことができるようにすることは、まっ
たく空位を設けずに各層ごと最外周列のランドから順次
配線パターンを引き出す方法にくらべてはるかに効率的
に配線パターンを引き出すことが可能となる。なお、図
６に示した配置の場合も空位２０は全体のランド数に対
して１０％程度の割合である。
【００２４】（実施例３）上述した実施例でみたよう
に、前述した条件下では、空位２０を適当に配置するこ
とによって１層でほぼ２列のランドから配線パターンを
引き出すことが可能である。図７、８は図６に示した空
位２０の配列で、配線パターン１０の引き方を工夫して
各層でほぼ２列ずつ配線パターンを引き出した例であ
る。この実施例では列方向で５つのランドごと１つの空
位２０を配置し、行方向に２つのランドごと１つの空位
２０を配置することによって、各層ごとほぼ２列のラン
ドから配線パターンを引き出すことができている。
に、前述した条件下では、空位２０を適当に配置するこ
とによって１層でほぼ２列のランドから配線パターンを
引き出すことが可能である。図７、８は図６に示した空
位２０の配列で、配線パターン１０の引き方を工夫して
各層でほぼ２列ずつ配線パターンを引き出した例であ
る。この実施例では列方向で５つのランドごと１つの空
位２０を配置し、行方向に２つのランドごと１つの空位
２０を配置することによって、各層ごとほぼ２列のラン
ドから配線パターンを引き出すことができている。
【００２５】（実施例４）図９、１０は実施例１と同一
の条件での配線パターンの他の引き出し例で、空位とす
るランドを最外周の列方向にはランド５つごとに１つ配
置するとともに、ランドの配置領域の内側方向の列で２
つのランドを連続して空位２０とした例である。図９は
ランド配置領域の内側方向に向けてランド４つ分で２つ
のランドを連続して空位２０とした例、図１０はランド
配置領域の内側方向に向けてランド３つ分で２つのラン
ドを連続して空位２０とした実施例である。
の条件での配線パターンの他の引き出し例で、空位とす
るランドを最外周の列方向にはランド５つごとに１つ配
置するとともに、ランドの配置領域の内側方向の列で２
つのランドを連続して空位２０とした例である。図９は
ランド配置領域の内側方向に向けてランド４つ分で２つ
のランドを連続して空位２０とした例、図１０はランド
配置領域の内側方向に向けてランド３つ分で２つのラン
ドを連続して空位２０とした実施例である。
【００２６】いずれの実施例の場合もランドを空位とす
ることで、配線パターンが引き出されるランドが内側領
域からより早く引き出すことができ、層数が４層でおよ
そ内側方向に向けて８列分のランドから配線パターンを
引き出すことが可能となる。本実施例のように空位２０
を連続して配置することによって、内側領域のランドか
らより早く配線パターンを引き出せるようにすることも
有効な配線パターンの引き出し方法となる。
ることで、配線パターンが引き出されるランドが内側領
域からより早く引き出すことができ、層数が４層でおよ
そ内側方向に向けて８列分のランドから配線パターンを
引き出すことが可能となる。本実施例のように空位２０
を連続して配置することによって、内側領域のランドか
らより早く配線パターンを引き出せるようにすることも
有効な配線パターンの引き出し方法となる。
【００２７】（実施例５）図１１、１２は上述した各実
施例とは、ランド径、ランドピッチ等の条件が異なる場
合で、ランドの２ピッチ分（中間の１つのランドを除い
たとき）のランド間隔に２本の配線しか通すことができ
ない条件の場合の例である。なお、ランド間には１本も
配線を通すことができず、対角方向には１本の配線を通
すことができる条件は上記実施例と共通である。このよ
うな条件があてはまるのは、ランド径、ランドピッチ等
がたとえば以下のように与えられているときである。 ランドピッチ ：２５０μｍ、ランド径 ：１３０μｍ、 パターン幅 ：７０μｍ、 パターン間スペース：７０μｍ
施例とは、ランド径、ランドピッチ等の条件が異なる場
合で、ランドの２ピッチ分（中間の１つのランドを除い
たとき）のランド間隔に２本の配線しか通すことができ
ない条件の場合の例である。なお、ランド間には１本も
配線を通すことができず、対角方向には１本の配線を通
すことができる条件は上記実施例と共通である。このよ
うな条件があてはまるのは、ランド径、ランドピッチ等
がたとえば以下のように与えられているときである。 ランドピッチ ：２５０μｍ、ランド径 ：１３０μｍ、 パターン幅 ：７０μｍ、 パターン間スペース：７０μｍ
【００２８】図１１はランドの空位２０をランド３つご
とに１つ配置した場合、図１２はランドの空位２０をラ
ンド４つごとに１つ配置した場合である。いずれの場合
も、このように空位２０を配置することによって配線層
２層でほぼランド配置領域の外周列側の４列分のランド
から配線パターンを引き出すことができている。この実
施例の場合も、ランドの空位２０を所定周期で配置する
ことによって、効率的な配線の引き出しが可能となる。
とに１つ配置した場合、図１２はランドの空位２０をラ
ンド４つごとに１つ配置した場合である。いずれの場合
も、このように空位２０を配置することによって配線層
２層でほぼランド配置領域の外周列側の４列分のランド
から配線パターンを引き出すことができている。この実
施例の場合も、ランドの空位２０を所定周期で配置する
ことによって、効率的な配線の引き出しが可能となる。
【００２９】
【発明の効果】本発明に係る多層配線基板は、上述した
ように、最隣接ランド間では配線パターンを引き出すこ
とができない条件下の場合でも、ランド配列領域内でラ
ンドを配置しない空位を適宜周期で配置することによ
り、空位によって形成された配線スペースを利用して効
率的に配線パターンを引き出すことが可能となる。これ
らの空位とする配置数は全体のランドの配置数の１０％
程度で足りるから、空位を適当に配置することによって
配線パターンを効率的に引き出すことを可能とし、配線
基板を構成する配線層の数を減らすことができること
は、多層配線基板の製造工程が複雑になることを抑え、
信頼性の高い多層配線基板を提供できる点できわめて有
効である。
ように、最隣接ランド間では配線パターンを引き出すこ
とができない条件下の場合でも、ランド配列領域内でラ
ンドを配置しない空位を適宜周期で配置することによ
り、空位によって形成された配線スペースを利用して効
率的に配線パターンを引き出すことが可能となる。これ
らの空位とする配置数は全体のランドの配置数の１０％
程度で足りるから、空位を適当に配置することによって
配線パターンを効率的に引き出すことを可能とし、配線
基板を構成する配線層の数を減らすことができること
は、多層配線基板の製造工程が複雑になることを抑え、
信頼性の高い多層配線基板を提供できる点できわめて有
効である。
【図１】実施例１の１層目の配線パターンの引き出し方
法を示す説明図である。
法を示す説明図である。
【図２】実施例１の２層目の配線パターンの引き出し方
法を示す説明図である。
法を示す説明図である。
【図３】実施例１でのランド配列のうちの空位の配置を
示す説明図である。
示す説明図である。
【図４】実施例２の１層目の配線パターンの引き出し方
法を示す説明図である。
法を示す説明図である。
【図５】実施例２の２層目の配線パターンの引き出し方
法を示す説明図である。
法を示す説明図である。
【図６】実施例２でのランド配列のうちの空位の配置を
示す説明図である。
示す説明図である。
【図７】実施例３の１層目の配線パターンの引き出し方
法を示す説明図である。
法を示す説明図である。
【図８】実施例３の２層目の配線パターンの引き出し方
法を示す説明図である。
法を示す説明図である。
【図９】実施例４での配線パターンの引き出し方法を示
す説明図である。
す説明図である。
【図１０】実施例４での配線パターンの引き出し方法を
示す説明図である。
示す説明図である。
【図１１】実施例５での配線パターンの引き出し方法を
示す説明図である。
示す説明図である。
【図１２】実施例５での配線パターンの引き出し方法を
示す説明図である。
示す説明図である。
【図１３】フリップチップ接続の例を示す説明図であ
る。
る。
【図１４】ランドの外周側から配線パターンを引き出す
従来例を示す説明図である。
従来例を示す説明図である。
【図１５】多層配線基板に半導体素子を搭載した半導体
装置の構成を示す断面図である。
装置の構成を示す断面図である。
【図１６】ランド径、ランドピッチ等を示す説明図であ
る。
る。
４ 半導体素子 ５ 回路基板 ６ 電極 ７ 配線パターン １０ 配線パターン ２０ 空位
Claims (1)
- 【請求項１】 格子状に配列されたランドと、該ランド
に一端が接続され、他端が前記ランドが配列された領域
から外側に引き出された配線パターンとが形成された配
線層が、複数層設けられ、各々の配線層のランドピッチ
ｐ、ランド径ｄ、配線パターンのパターン幅ｗ、配線パ
ターンのパターン間スペースｓが、 ｐ−ｄ＜２ｓ＋ｗ および (√２) ｐ−ｄ≧２ｓ＋ｗ の条件下にある多層配線基板であって、 前記格子状に配列されたランドに一定周期ごとランドを
配置しない空位を設け、 各々の配線層で最外周列のすべてのランドから配線パタ
ーンを外側に引き出すとともに、前記空位によって生じ
た配線スペースに、前記最外周列よりも内側のランドに
接続する配線パターンを設けたことを特徴とする多層配
線基板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10341502A JP2000174153A (ja) | 1998-12-01 | 1998-12-01 | 多層配線基板 |
| US09/450,140 US6335493B1 (en) | 1998-12-01 | 1999-11-29 | Multilayer wiring board |
| KR1019990053448A KR20000047760A (ko) | 1998-12-01 | 1999-11-29 | 다층 배선 기판 |
| EP99309607A EP1006577A3 (en) | 1998-12-01 | 1999-11-30 | Multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10341502A JP2000174153A (ja) | 1998-12-01 | 1998-12-01 | 多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000174153A true JP2000174153A (ja) | 2000-06-23 |
Family
ID=18346566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10341502A Pending JP2000174153A (ja) | 1998-12-01 | 1998-12-01 | 多層配線基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6335493B1 (ja) |
| EP (1) | EP1006577A3 (ja) |
| JP (1) | JP2000174153A (ja) |
| KR (1) | KR20000047760A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024143318A1 (ja) * | 2022-12-28 | 2024-07-04 | 京セラ株式会社 | 配線基板及びプローブカード |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7107673B2 (en) * | 2000-06-19 | 2006-09-19 | Nortel Networks Limited | Technique for accommodating electronic components on a multiplayer signal routing device |
| US7725860B1 (en) | 2000-06-19 | 2010-05-25 | Herman Kwong | Contact mapping using channel routing |
| US20040212103A1 (en) * | 2000-06-19 | 2004-10-28 | Herman Kwong | Techniques for pin arrangements in circuit chips |
| US7069646B2 (en) * | 2000-06-19 | 2006-07-04 | Nortel Networks Limited | Techniques for reducing the number of layers in a multilayer signal routing device |
| US7281326B1 (en) | 2000-06-19 | 2007-10-16 | Nortel Network Limited | Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device |
| US7259336B2 (en) | 2000-06-19 | 2007-08-21 | Nortel Networks Limited | Technique for improving power and ground flooding |
| US6388890B1 (en) * | 2000-06-19 | 2002-05-14 | Nortel Networks Limited | Technique for reducing the number of layers in a multilayer circuit board |
| JP3825252B2 (ja) * | 2000-12-21 | 2006-09-27 | Ｎｅｃエレクトロニクス株式会社 | フリップチップ型半導体装置 |
| KR20030065698A (ko) * | 2002-01-30 | 2003-08-09 | 삼성전자주식회사 | 볼의 피치가 작은 반도체 패키지의 테스트를 용이하게 할수 있는 반도체 패키지 테스트 보드 |
| US7196908B2 (en) * | 2003-06-05 | 2007-03-27 | International Business Machines Corporation | Dual pitch contact pad footprint for flip-chip chips and modules |
| JP4245578B2 (ja) * | 2004-05-31 | 2009-03-25 | パナソニック株式会社 | 半導体装置 |
| FR2879813A1 (fr) * | 2004-12-17 | 2006-06-23 | St Microelectronics Sa | Dispositif de connexion electrique d'une puce de circuits integres sur une plaque principale |
| EP1978560A1 (fr) * | 2007-04-04 | 2008-10-08 | Stmicroelectronics SA | Plaque de connexion électrique et assemblage d'une telle plaque et d'un composant semi-conducteur comprenant une puce de circuits intégrés. |
| WO2022162330A1 (en) * | 2021-01-29 | 2022-08-04 | Cirrus Logic International Semiconductor Limited | A chip scale package |
| GB2603216B (en) | 2021-01-29 | 2024-06-05 | Cirrus Logic Int Semiconductor Ltd | A chip scale package |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4495377A (en) * | 1982-12-30 | 1985-01-22 | International Business Machines Corporation | Substrate wiring patterns for connecting to integrated-circuit chips |
| JPH09232465A (ja) * | 1996-02-27 | 1997-09-05 | Fuji Kiko Denshi Kk | 半導体実装用プリント配線板 |
| JPH10303562A (ja) * | 1997-04-30 | 1998-11-13 | Toshiba Corp | プリント配線板 |
| JP3386977B2 (ja) | 1997-06-05 | 2003-03-17 | 新光電気工業株式会社 | 多層回路基板 |
| US6008532A (en) * | 1997-10-23 | 1999-12-28 | Lsi Logic Corporation | Integrated circuit package having bond fingers with alternate bonding areas |
| JP3466443B2 (ja) | 1997-11-19 | 2003-11-10 | 新光電気工業株式会社 | 多層回路基板 |
| JP3380151B2 (ja) | 1997-12-22 | 2003-02-24 | 新光電気工業株式会社 | 多層回路基板 |
| JP3462385B2 (ja) | 1998-03-11 | 2003-11-05 | 新光電気工業株式会社 | 多層回路基板 |
| JPH11297885A (ja) | 1998-04-14 | 1999-10-29 | Shinko Electric Ind Co Ltd | 多層回路基板 |
-
1998
- 1998-12-01 JP JP10341502A patent/JP2000174153A/ja active Pending
-
1999
- 1999-11-29 US US09/450,140 patent/US6335493B1/en not_active Expired - Lifetime
- 1999-11-29 KR KR1019990053448A patent/KR20000047760A/ko not_active Application Discontinuation
- 1999-11-30 EP EP99309607A patent/EP1006577A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024143318A1 (ja) * | 2022-12-28 | 2024-07-04 | 京セラ株式会社 | 配線基板及びプローブカード |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1006577A3 (en) | 2001-05-16 |
| EP1006577A2 (en) | 2000-06-07 |
| KR20000047760A (ko) | 2000-07-25 |
| US6335493B1 (en) | 2002-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3380151B2 (ja) | 多層回路基板 | |
| JP3466443B2 (ja) | 多層回路基板 | |
| JP3386977B2 (ja) | 多層回路基板 | |
| JP2000174153A (ja) | 多層配線基板 | |
| KR101218011B1 (ko) | 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법 | |
| JPH10303562A (ja) | プリント配線板 | |
| US6407344B1 (en) | Multilayer circuit board | |
| EP1714530B1 (en) | Method for increasing a routing density for a circuit board and such a circuit board | |
| JP3610262B2 (ja) | 多層回路基板及び半導体装置 | |
| KR101033169B1 (ko) | 다층 배선 기판 | |
| JP5085296B2 (ja) | 多層配線基板および半導体装置 | |
| JPH11297885A (ja) | 多層回路基板 | |
| JP3462385B2 (ja) | 多層回路基板 | |
| JP2005243942A (ja) | 配線基板 | |
| JPH11260955A (ja) | 多層回路基板 | |
| JP3008887U (ja) | Ｉｃピッチ変換基板 | |
| JP2000012727A (ja) | 半導体装置 | |
| JP2003273286A (ja) | 配線基板 | |
| JPH07146328A (ja) | バーンインボード |