JPH07146328A

JPH07146328A - バーンインボード

Info

Publication number: JPH07146328A
Application number: JP5293603A
Authority: JP
Inventors: 弘之 ▲吉▼岡; Hiroyuki Yoshioka
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-11-24
Filing date: 1993-11-24
Publication date: 1995-06-06
Anticipated expiration: 2020-06-29
Also published as: JP3664743B2

Abstract

(57)【要約】【目的】本発明は半導体装置の試験に使用されるバー
ンインボードに関し、ノイズ干渉の低減、低コスト化を
図り、製造容易とすることを目的とする。【構成】両面に引き出しパターン３３，電源べた面が
形成された第１〜第５の基板２４〜２７を信号系、電源
系に分けて重ねて配置する。そして、ＩＣソケット２２
のリードピン３１ａ〜３１ｅを第１〜第５の基板２４〜
２７にそれぞれ対応させて上方から順次はんだ接続して
不要の長さ部分を切断除去してＩＣソケット２２を実装
する構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の試験に使
用されるバーンインボードに関する。

【０００２】近年、半導体装置はゲートアレイ型の多ピ
ン化、高速化に伴い高発熱デバイスが増加すると共に、
小型化が要求されてパッケージピンの狭ピッチ化が進ん
でいる。これにより、製造時の種々なプロセス障害やア
センブリ障害が増えており、バーンインを行う必要がで
てきている。

【０００３】また、同一のパッケージで電源ピンの配置
が異なるデバイスが増えてきており、バーンイン時に使
用するバーンインボードの多層化を余儀なくされてデバ
イスの供給納期の短縮に沿えずその対応が要求されてい
る。

【０００４】このため、実装個数を減少させずに特性を
維持するバーンインボードを提供する必要がある。

【０００５】

【従来の技術】半導体装置の多ピン化が進むと、そのパ
ッケージがＰＧＡ（Pin Grid Array）型となり、バーン
インを行うためのバーンインボードもこれに応じて多層
化される。そして、ピンの狭ピッチによるノイズ緩和の
ために、各層毎にグランド（ＧＮＤ）を介在させてい
る。

【０００６】例えば、ピンが0.3 mmピッチで配列された
ＰＧＡ型の半導体装置用のバーンインボードは６層で構
成され、ピン配列が水平垂直で１００ミル（2.54mm）、
対角で約７０ミル（1.796mm ）のＰＧＡ型の半導体装置
用のバーンインボードは１０層で構成される。

【０００７】そこで、図１０に、従来のバーンインボー
ドのパターン構成図を示す。図１０（Ａ），（Ｂ）はバ
ーンインボード上の半導体装置が挿入されるＩＣソケッ
トの複数のフットパターンのうちの一つであり、図１０
（Ａ）は６層（母体基板上に５層）の場合を示してお
り、図１０（Ｂ）は１０層（母体基板上に９層）の場合
を示している。

【０００８】図１０（Ａ）において、４つの領域１１ａ
〜１１ｄのそれぞれに規則的に0.3mmピッチでピンパタ
ーン（例えばφ0.7 mm）１２が配列されて形成されてお
り、外側２列が１層目で引き出しパターン１３ａが形成
され、順次１列ごとに２層目から５層目で引き出しパタ
ーン１３ｂ〜１３ｅが形成される。これら引き出しパタ
ーン１３ａ〜１３ｅはピンパターン１２間で１本形成さ
れる。

【０００９】そして、ピンパターン１２にＩＣソケット
のピンが挿入され、半田接続される。

【００１０】また、図１０（Ｂ）において、空領域１４
の周囲にピンパターン１５が水平垂直１００ミル、対角
約７０ミルのピッチで配列される。そして、外側２列が
１層目で引き出しパターン１６ａ（例えば、幅0.35mm，
以下同じ）が形成され、順次２層目から８層目まで１列
ごとに引き出しパターン１６ａ〜１６ｈが形成されると
共に、内側２列が９層目で引き出しパターン１６ｉが形
成される。この場合も引き出しパターン１６ａ〜１６ｉ
はピンパターン１５間で１本形成される。

【００１１】従って、通常６層目から９層目までのピン
パターン１５が電源ピンとして割り当てた場合に、電源
パターンとなる引き出しパターン１６ｆ〜１６ｉの幅が
信号用の引き出しパターン１６ａ〜１６ｅと同様の例え
ば0.35mmとなる。

【００１２】

【発明が解決しようとする課題】しかし、上述のよう
に、よりピンの狭ピッチ、高発熱デバイス用のバーンイ
ンボードを製作する場合、ボードの積層数を増加して、
電源層を増加させるが、又はデバイスの実装個数を減少
させるかの対応しかとることができず、製造工程の増加
やバーンインボードの個数の増加を招きコスト高になる
という問題がある。また、バーンインボードを多層板化
するとリピート製作時に日数を要するという問題があ
る。

【００１３】さらに、電源用の引き出しパターン１６ｆ
〜１６ｉを信号用の引き出しパターン１６ａ〜１６ｅと
同じ幅でしか形成することができないことから、電源電
流変動によるノイズの影響を受け易いという問題があ
る。

【００１４】そこで、本発明は上記課題に鑑みなされた
もので、ノイズ干渉の低減、低コスト化を図り、製造容
易とするバーンインボードを提供することを目的とす
る。

【００１５】

【課題を解決するための手段】上記課題は、バーンイン
が行われる半導体デバイスを保持する所定数の保持部
の、下方に延出する複数のリードピンの挿入されるリー
ド孔が形成され、該リード孔に対応する配線パターンが
形成されるバーンインボードにおいて、前記保持部を実
装するためのものであって、総ての前記リード孔が形成
されると共に、該リード孔のうち所定列のリード孔に対
応する前記配線パターンが両面のそれぞれに形成され、
該配線パターンが形成されたリード孔に対応する前記リ
ードピンが不要長さ部分を切断除去されて挿入され接続
固定される第１の基板と、該リードピン挿入方向で該第
１の基板に重ねられて配置されるものであって、該第１
の基板の該配線パターンが形成された該リード孔を除く
前記リード孔が形成されると共に、形成された該リード
孔のうち総ての又は所定列のリード孔に対応する前記配
線パターンが両面のそれぞれに形成され、該配線パター
ンが形成されたリード孔に対応する前記リードピンが不
要長さ部分を切断除去されて挿入され接続固定される第
２の基板と、を有して構成することにより解決される。

【００１６】また、前記保持部のリードピンの個数に応
じて前記第２の基板の下方に所定枚数重ねられて配置さ
れる基板であって、上方に位置される所定数の基板に前
記配線パターンが形成されたリード孔を除く前記リード
孔が形成されると共に、形成された該リード孔のうち総
ての又は所定列のリード孔に対応する前記配線パターン
が両面のそれぞれに形成され、該配線パターンが形成さ
れたリード孔に対応する前記リードピンが不要長さ部分
を切断除去されて挿入され接続固定される。

【００１７】

【作用】上述のように、第１の基板以下に、リードピン
挿入方向に所定枚数の基板が重ねられて配置される。こ
れら基板は、上方に位置される基板に挿入されて接続固
定されて不要長さ部分を切断除去されたリードピン以外
のリードピンに対応するリード孔が形成される。また、
リード孔のうち、所定列のリード孔に対応する配線パタ
ーンが各基板の両面にそれぞれ形成され、該配線パター
ンが形成されたリード孔に対応するリードピンが不要長
さ部分を切断除去されて挿入され、接続固定されたもの
である。

【００１８】このように、配線パターンを両面に形成し
た基板を半導体デバイスに応じて重ねて配置することか
ら、実装個数を減らすことなく、一枚の基板で多層化す
るよりも低コストかつ製造容易で短期間で製造すること
が可能になる。また、各基板で信号系と電源系を分離す
ることが可能となり、電源用の配線パターンが十分な太
さで形成されて電源電流変動に伴うノイズ干渉を緩和す
ることが可能となる。

【００１９】

【実施例】図１に、本発明の一実施例の構成図を示す。
図１（Ａ）において、バーンインボード２１は、半導体
デバイス（図示せず）を挿入させて保持する保持部であ
るＩＣソケット２２が所定数実装される第１の基板２３
と、第１の基板２３の下方でＩＣソケット２２のリード
ピン（後述する）の挿入方向に第２の基板２４から第３
の基板２５，第４の基板２６，第５の基板２７まで重ね
られて配置される。

【００２０】これら第１〜第５の基板２３〜２７は、４
つのスペーサ２８をそれぞれ介在させてネジ２９で取り
付けられる。また、一端には、電源を供給し、信号の送
受を行うためのコネクタ（接続ピンでもよい）３０が設
けられる。なお、第１〜第５の基板２３〜２７はそれぞ
れ両面に配線パターンが形成される（図２〜図６におい
て説明する）。

【００２１】そこで、図１（Ｂ）に一つのソケット２２
の部分の拡大図が示されており、ＩＣソケット２２のリ
ードピン３１がバーンインボード２１に挿入されてい
る。すなわち、第１の基板２３には、図１（Ｃ）に示す
ようにＩＣソケット２２のリードピン３１の総てに対応
してリード孔３２が形成されており、リードピン３１の
外側３列のリードピン３１ａが該第１の基板２３に接続
固定され、不要な長さ部分が切断除去される。

【００２２】また、リードピン３１ａ以外のリードピン
３１のさらに外側３列のリードピン３１ｂが第２の基板
２４に接続固定されて不要な長さ部分が切断除去され
る。同様の残りのリードピン３１のうち外側１列のリー
ドピン３１ｃが第３の基板２５に接続固定されて不要な
長さ部分が切断除去され、さらに残りのリードピン３１
のうち外側１列のリードピン３１ｄが第４の基板２６に
接続固定されて不要な長さ部分が切断除去される。

【００２３】そして、最内側１列のリードピン３１ｅが
第５の基板２７に接続固定されて不要な長さ部分が切断
除去されるものである。

【００２４】ところで、上述のように図１（Ｃ）には第
１の基板２３に形成されたリード孔３２が示されてお
り、例えば、白抜き部分を信号系とし、黒塗り部分を電
源系とし、電源系のうち最内側の１列をグランド（ＧＮ
Ｄ）とする。そこで、図１（Ｂ）に示すＩＣソケット２
２のリードピン３１（３１ａ〜３１ｅ）に対応させる
と、外側３列のリード孔３２ａが当該第１の基板２３に
接続固定されるリードピン３１ａに対応する。またリー
ド孔３２ｂが下方に配置される第２の基板２４に接続固
定されるリードピン３１ｂに対応し、同様にリード孔３
２ｃがリードピン３１ｃに、リード孔３２ｄがリードピ
ン３１ｄに、リード孔３１ｅがリードピン３１ｅにそれ
ぞれ対応する。

【００２５】ここで、図１（Ｄ）は図１（Ｃ）の一部分
を示したもので、リード孔３２の形成ピッチ、及び配線
パターンについて説明する。

【００２６】図１（Ｃ），（Ｄ）において、リード孔３
２は例えば水平垂直方向にｄ₁＝１００ミル（2.54mm）
ピッチであり、対角方向にｄ₂＝約７０ミル（1.796 m
m）で配列形成される。また、信号系のリード孔３２
ａ，３２ｂより引き出される引き出しパターン３３は、
異なるデバイスによっては、信号系のリード孔３２ａ，
３２ｂが電源系となる場合もあり、例えば電源系のリー
ドピン３１ｃ，３１ｄで１ピン当たり４００mmＡの電流
が流れるとすると0.4 mm幅（１Ａ当たり１mm）で形成す
る。従って、引き出しパターン３３ａを幅0.4 mmで形成
した場合、リード孔３２ａ，３２ｂと引き出しパターン
３３との間隔ｄ₄は0.35mmとなる。

【００２７】そこで、図２〜図６に、図１の第１〜第５
の基板の両面パターンの説明図を示す。なお、図２〜図
６では、黒塗り部分がパターンの形成されるリード孔と
して示している。

【００２８】図２は第１の基板２３であり、図２（Ａ）
は部品面（ＩＣソケット２２が実装される面）を示して
おり、図２（Ｂ）ははんだ面（裏面）を示している。す
なわち、第１の基板２３には、実装されるＩＣソケット
２２の総てのリードピン３１（３１ａ〜３１ｅ）に対応
するリード孔３２（３２ａ〜３２ｅ）が形成される。な
お、形成されるリード孔３２には基板両面ではんだによ
る接続固定するためのランド部（図示せず）が形成され
る（以下においても同様である）。

【００２９】図２（Ａ）に示す部品面では外側２列のリ
ード孔３２ａに信号ラインとなる引き出しパターン３３
が形成され、図２（Ｂ）に示すはんだ面では外側から３
列目のリード孔３２ａに引き出しパターン３３が形成さ
れる。なお、上述のランド部と引き出しパターンとが基
板上の配線パターンとなる。

【００３０】そして、図１（Ｂ）に示すように、ＩＣソ
ケット２２のリードピン３１がリード孔３２に挿入さ
れ、はんだにより接続固定されると共に、リードピン３
１ａの不要な長さ部分が切断除去されるものである。

【００３１】図３は第２基板２４であり、図３（Ａ）が
部品面、図３（Ｂ）がはんだ面を示している。図３
（Ａ），（Ｂ）に示される第２の基板２４には、上方に
位置される第１の基板２３で引き出しパターン３３が形
成されたリード孔３２ａ以外のリード孔３２ｂ〜３２ｅ
が形成される。

【００３２】図３（Ａ）に示す部品面では、外側２列の
リード孔３２ｂに信号ラインとなる引き出しパターン３
３が形成され、図３（Ｂ）に示すはんだ面では外側から
３列目のリード孔３２ｂに引き出しパターン３３が形成
される。そして、図１（Ｂ）に示すように、ＩＣソケッ
ト２２のリードピン３１ｂが該引き出しパターン３３が
形成されたリード孔３２ｂに挿入されて、はんだにより
接続固定され、不要な長さ部分が切断除去される。

【００３３】図４は第３基板であり、図４（Ａ）が部品
面、図４（Ｂ）がはんだ面を示している。図４（Ａ），
（Ｂ）に示される第３の基板２５には、上方に位置され
た第１及び第２の基板２３，２４で引き出しパターン３
３が形成されたリード孔３２ａ，３２ｂ以外のリード孔
３２ｃ〜３２ｅが形成される。

【００３４】図４（Ａ）に示す部品面及び図４（Ｂ）に
示すはんだ面では外側１列のリード孔３２ｃのみを含ん
で配線パターンとして電源べた面３４がそれぞれ形成さ
れる。そして、図１（Ｂ）に示すように、ＩＣソケット
２２のリードピン３１ｃが該電源べた面３４が形成され
たリード孔３２ｃに挿入されてはんだにより接続固定さ
れ、不要な長さ部分が切断除去される。

【００３５】図５は第４基板２６であり、図５（Ａ）が
部品面、図５（Ｂ）がはんだ面を示している。図５
（Ａ），（Ｂ）に示される第４の基板２６には、上方に
位置された第１〜第３の基板２３〜２５で引き出しパタ
ーン３３が形成されたリード孔３２ａ〜３２ｃ以外のリ
ード孔３２ｄ，３２ｅが形成される。

【００３６】図５（Ａ）に示す部品面及び図５（Ｂ）に
示すはんだ面では外側１列のリード孔３２ｄのみを含ん
で配線パターンとして電源べた面３４がそれぞれ形成さ
れる。そして、図１（Ｂ）に示すように、ＩＣソケット
２２のリードピン３１が該電源べた面３４が形成された
リード孔３２ｄに挿入されて、はんだにより接続固定さ
れ、不要な長さ部分が切断除去される。

【００３７】図６は第５基板２７であり、図６（Ａ）が
部品面、図６（Ｂ）がはんだ面を示している。図６
（Ａ），（Ｂ）に示される第５の基板２７には、上方に
位置された第１〜第４の基板２３〜２６で引き出しパタ
ーン３３が形成されたリード孔３２ａ〜３２ｄ以外の内
側のリード孔３２ｅが形成される。

【００３８】図６（Ａ）に示す部品面及び図６（Ｂ）に
示すはんだ面では外側１列のリード孔３２ｅのみを含ん
で配線パターンとして電源べた面３４がそれぞれ形成さ
れる。

【００３９】そして、図１（Ｂ）に示すように、ＩＣソ
ケット２２のリードピン３１ｅが該電源べた面３４が形
成されたリード孔３２ｅに挿入されてはんだにより接続
固定されるものである。

【００４０】なお、図２〜図６に示す第１〜第５の基板
２３〜２７で構成されるバーンインボード２１にＩＣソ
ケット２２を実装するにあたり、第１の基板２３にまず
ＩＣソケット２２を挿入してはんだ付けした後にリード
ピン３１ａを切断し、次に第２の基板２４に残りのリー
ドピン３１ｂ〜３１ｅを挿入してはんだ付けした後にリ
ードピン３１ｂを切断するように順次はんだ付けとリー
ド切断を行うことにより実装してもよい。

【００４１】また、第１〜第５の基板２３〜２７を重ね
て組立てておき、一方でＩＣソケット２２のリードピン
３１を予め所定の長さに切断しておいて、当該ＩＣソケ
ット２２を重ねられた第１〜第５の基板２３〜２７のリ
ード孔３２ａ〜３２ｅにそれぞれに挿入して、はんだリ
フロー等によりはんだ接続をすることにより実装しても
よい。

【００４２】このように、多ピン狭ピッチ、高発熱の半
導体デバイスのバーンインを行うにあたり、実装個数を
減らすことなく両面基板を重ねて配置させることによ
り、一枚の基板を多層化するよりも低コストかつ製造容
易で短期間で製造することができる。また、第１〜第５
の基板２３〜２７で信号系と電源系（グランドＧＮＤを
含む）を分離することができ、電源用の配線パターンを
電源べた面３４で形成することができることにより電源
電流変動に伴うノイズ干渉を緩和することができるもの
である。

【００４３】次に、図７に、本発明の他の実施例の構成
図を示す。図７は、バーンインボード２１の一部分（Ｉ
Ｃソケット１個分）を示したもので、それぞれ両面に配
線パターン（図８及び図９で説明する）が形成された第
１の基板４１及び第２の基板４２で構成され、これらに
ＩＣソケット４３が実装される。この場合、ＩＣソケッ
ト４３のリードピン４４のうち外側３列のリードピン４
４ａが第１の基板４１に挿入されてはんだにより接続固
定され、不要な長さ部分が切断除去される。そして、残
り３列のリードピン４４ｂが第２の基板４２に挿入され
てはんだにより接続固定されるものである。

【００４４】これにより、上記実施例と同様に低コスト
かつ製造容易で短期間で製造することができる。

【００４５】そこで、図８及び図９に、図７の第１及び
第２の基板の両面パターンの説明図を示す。

【００４６】図８は第１の基板４１であり、図８（Ａ）
は部品面、図８（Ｂ）ははんだ面を示している。第１の
基板４１にはＩＣソケット４３のリードピン４４の総て
に対応して４つの領域４５ａ〜４５ｄに例えば0.3 mmピ
ッチで径0.7 mmのリード孔４６が形成される。

【００４７】図８（Ａ）の部品面ではリード孔４６の外
側２列のリード孔４６ａに配線パターンとして引き出し
パターン４７がそれぞれ形成され、図８（Ｂ）のはんだ
面では外側から３列目のリード孔４６ａに引き出しパタ
ーン４７が形成される。この両面のリード孔４６ａがＩ
Ｃソケット４３のリードピン４４ａに対応する。

【００４８】すなわち、このリード孔４６ａにＩＣソケ
ット４３のリードピン４４ａが挿入されてはんだにより
接続固定され、不要の長さ部分が切断除去される。

【００４９】図９は第２の基板４２であり、図９（Ａ）
は部品面、図９（Ｂ）ははんだ面を示している。第２の
基板４２には、４つの領域４５ａ〜４５ｄにおいてＩＣ
ソケット４３のリードピン４４に対応するリード孔４６
のうち、第１の基板４２で引き出しパターン４７が形成
されたリード孔４６ａ以外のリード孔４６ｂが形成され
る。このリード孔４６ｂはＩＣソケット４３のリードピ
ン４４ｂに対応する。

【００５０】図９（Ａ）の部品面ではリード孔４６ｂの
外側２列のリード孔４６ｂに配線パターンとして引き出
しパターン４７がそれぞれ形成され、図９（Ｂ）のはん
だ面では最内側の列のリード孔４６ｂに引き出しパター
ン４７が形成される。

【００５１】そして、このリード孔４６ｂにＩＣソケッ
ト４３のリードピン４４ｂが挿入されてはんだにより接
続固定されるものである。

【００５２】

【発明の効果】以上のように本発明によれば、バーンイ
ンを行う半導体デバイスに応じて両面に配線パターンが
形成される基板を所定数重ねて配置し、保持部のリード
ピンを各基板に順次接続固定して不要長さ部分を切断除
去させて実装させる構成とすることにより、ノイズ干渉
の低減、低コスト化を図ることができると共に、製造容
易となって短期間の製造を行うことができるものであ
る。

【図面の簡単な説明】

【図１】本発明の一実施例の構成図である。

【図２】図１の第１の基板の両面パターンの説明図であ
る。

【図３】図１の第２の基板の両面パターンの説明図であ
る。

【図４】図１の第３の基板の両面パターンの説明図であ
る。

【図５】図１の第４の基板の両面パターンの説明図であ
る。

【図６】図１の第５の基板の両面パターンの説明図であ
る。

【図７】本発明の他の実施例の構成図である。

【図８】図７の第１の基板の両面パターンの説明図であ
る。

【図９】図７の第２の基板の両面パターンの説明図であ
る。

【図１０】従来のバーンインボードのパターン構成図で
ある。

【符号の説明】

２１バーンインボード２２，４３ＩＣソケット２３，４１第１の基板２４，４２第２の基板２５第３の基板２６第４の基板２７第５の基板２８スペーサ２９ネジ３０コネクタ３１，４４リードピン３２，４６リード孔３３，４７引き出しパターン３４電源べた面

Claims

【特許請求の範囲】

【請求項１】バーンインが行われる半導体デバイスを
保持する所定数の保持部（２２，４３）の、下方に延出
する複数のリードピン（３１，４４）の挿入されるリー
ド孔（３２，４６）が形成され、該リード孔（３２，４
６）に対応する配線パターン（３３，３４，４７）が形
成されるバーンインボードにおいて、前記保持部（２２，４３）を実装するためのものであっ
て、総ての前記リード孔（３２，４６）が形成されると
共に、該リード孔（３２，４６）のうち所定列のリード
孔（３２ａ，４６ａ）に対応する前記配線パターン（３
３，４７）が両面のそれぞれに形成され、該配線パター
ン（３３，４７）が形成されたリード孔（３２ａ，４６
ａ）に対応する前記リードピン（３１ａ，４４ａ）が不
要長さ部分を切断除去されて挿入され接続固定される第
１の基板（２３，４１）と、該リードピン挿入方向で該第１の基板（２３，４１）に
重ねられて配置されるものであって、該第１の基板（２
３，４１）の該配線パターン（３３，４７）が形成され
た該リード孔（３２ａ，４６ａ）を除く前記リード孔が
形成されると共に、形成された該リード孔のうち総ての
又は所定列のリード孔（３２ｂ，４６ｂ）に対応する前
記配線パターン（３３，４７）が両面のそれぞれに形成
され、該配線パターン（３３，４７）が形成されたリー
ド孔（３２ｂ，４６ｂ）に対応する前記リードピン（３
１ｂ，４４ｂ）が不要長さ部分を切断除去されて挿入さ
れ接続固定される第２の基板（２４，４２）と、を有することを特徴とするバーンインボード。
【請求項２】前記保持部（２２）のリードピン（３
１）の個数に応じて前記第２の基板（２４）の下方に所
定枚数重ねられて配置される基板（２５〜２７）であっ
て、上方に位置される所定数の基板に前記配線パターン
が形成されたリード孔を除く前記リード孔が形成される
と共に、形成された該リード孔のうち総ての又は所定列
のリード孔に対応する前記配線パターン（３３，３４）
が両面のそれぞれに形成され、該配線パターン（３３，
３４）が形成されたリード孔（３２ｃ〜３２ｅ）に対応
する前記リードピン（３１ｃ〜３１ｅ）が不要長さ部分
を切断除去されて挿入され接続固定されることを特徴と
する請求項１記載のバーンインボード。
【請求項３】前記何れかの基板に形成される配線パタ
ーンは、前記リードピン（３１，４４）を接続固定する
ためのランド部と、信号ライン（３３，４７）と、電源
ライン又は電源べた面（３４）との少なくとも何れかを
含んで形成されることを特徴とする請求項１又は２記載
のバーンインボード。
【請求項４】重ねられた前記第１の基板（２３，４
１）及び以下の基板（２４〜２７，４２）に、電源を供
給し、信号の送受を行う接続部（３０）が設けられるこ
とを特徴とする請求項１又は２記載のバーンインボー
ド。